未选定子块的编程依赖偏置的制作方法

未选定子块的编程依赖偏置


背景技术：

1.半导体存储器广泛用于各种电子设备，诸如蜂窝电话、数码相机、个人数字助理、医疗电子器件、移动计算设备、服务器、固态驱动器、非移动计算设备和其他设备。半导体存储器可以包括非易失性存储器或易失性存储器。即使当非易失性存储器未连接到电源(例如，电池)时，非易失性存储器也允许存储和保留信息。
2.一种类型的非易失性存储器具有非易失性存储器单元串，该非易失性存储器单元在串的每一端处具有选择晶体管。通常，此类串称为nand串。nand串可以在一端处具有漏极侧选择晶体管，该漏极侧选择晶体管将该串连接到位线。nand串可以在一端处具有源极侧选择晶体管，该源极侧选择晶体管将该串连接到源极线。非易失性存储器单元也可以称为非易失性存储器单元晶体管，其中非易失性存储器单元晶体管的沟道统称为nand串沟道。
附图说明
3.类似编号的元件是指不同的图中的共同部件。
4.图1是存储器设备的功能框图。
5.图2a至图2b是描绘存储器系统的实施方案的框图。
6.图3是单片三维存储器结构的一个实施方案的一部分的透视图。
7.图4a是具有两个平面的存储器结构的框图。
8.图4b描绘了存储器单元的块的一部分的顶视图。
9.图4c描绘了堆叠的实施方案，示出了沿着图4b的线aa的剖视图。
10.图4d描绘了图4c的堆叠435的选择栅极层和字线层的替代视图。
11.图4e描绘了图4c的区域445的视图。
12.图4f是多个nand串的示意图，示出了多个水平子块。
13.图4g是多个nand串的示意图，示出了一个水平子块。
14.图4h是延伸穿过多个竖直子块的nand串的示意图。
15.图5示出了当每个存储器单元存储三位数据时用于存储器阵列的示例性阈值电压分布。
16.图6a至图6b示出了连接的子块和对应的偏置方案的示例。
17.图7a至图7d示出了包括在未选定子块的不同字线上施加不同电压的方法。
18.图8a至图8c示出了查找位于开放子块的编程部分与未编程部分之间的边界的方法。
19.图9是用于沿着选定字线对存储器单元进行编程的示例性时序图。
20.图10是用于沿着选定字线对存储器单元进行感测的示例性时序图。
具体实施方式
21.提供了用于访问选定竖直子块中的字线的技术，该字线连接到一个或多个未选定子块，使得未选定子块的字线根据这些字线是连接到编程存储器单元还是连接到未编程存
储器单元而接收不同的电压。向未选定子块的连接到未编程(擦除的)存储器单元的字线施加的电压可低于向该未选定子块的编程存储器单元施加的电压，向该未选定子块的编程存储器单元施加的该电压可低于向所选定子块的未选定存储器单元施加的电压。在偏置未选定子块的字线之前，可查找位于子块的编程部分与未编程部分之间的边界(例如，从控制信息或通过搜索未选定子块的字线)。该边界任一侧上的字线偏置于不同的电压(例如，在未编程侧上的字线上施加较低电压、在编程侧上的字线上施加较高电压)。
22.在一些存储器结构中，nand串位于被划分为竖直子块的块中。在一个实施方案中，nand串垂直穿过交替的水平导电层和水平介电层的堆叠。在一个实施方案中，堆叠包括层级(也称为竖直子块)。因此，该块中的每个nand串驻留在多个竖直子块中。在一个实施方案中，存在两个这样连接的竖直子块。在一个实施方案中，存在至少三个竖直子块。
23.在一个实施方案中，出于擦除/编程目的，可将不同的竖直子块视为单独的单元。例如，不同竖直子块中的数据可在逻辑上不相关，使得连接子块(由共享nand串连接的子块)可在不同时间被编程和擦除。可独立擦除一个竖直子块中的存储器单元，同时将有效数据保留在其他连接竖直子块中。然后，可编程该擦除竖直子块中的存储器单元，同时将有效数据保留在其他竖直子块中。因此，不同的连接子块可具有不同数量的写入擦除周期。一个竖直子块中的数据可保留一段时间，在此期间，连接竖直子块被重复写入和擦除，这可能会使该数据受到严重干扰。由于有效数据位于其他竖直子块中，因此对选定竖直子块中的存储器单元进行编程存在技术挑战。这在特定存储器系统中可能是特别具有挑战性的(例如，在每个单元存储多于一位数据的存储器单元中可能是更具挑战性的)。
24.在一个实施方案中，在访问选定竖直子块中的选定字线的同时，向一些存储器单元施加过驱动电压，并且向连接到所选定竖直子块的一个或多个未选定竖直子块的另一些存储器单元施加旁路电压。过驱动电压在本文中被定义为具有幅值的电压，使得当该过驱动电压被施加到存储器单元的控制栅极时，不管该存储器单元是处于编程状态还是处于擦除状态，该存储器单元都将作为通过栅极操作(例如，传导电流或“接通”)。旁路电压在本文中被定义为具有幅值的电压，使得当该旁路电压被施加到存储器单元的控制栅极时，如果该存储器单元处于擦除状态，则该存储器单元将作为通过栅极操作(例如，传导电流或“接通”)，但对于至少一个编程状态，该存储器单元将不作为通过栅极操作。施加到未选定竖直子块中的存储器单元的过驱动电压可不同于(例如，小于)施加到选定竖直子块中的存储器单元的过驱动电压。施加到未选定竖直子块中的存储器单元的旁路电压可不同于(例如，小于)施加到选定竖直子块中的存储器单元的旁路电压。
25.图1至图4h描述了可用于实现本文提出的技术的存储器系统的示例。图1是示例性存储器系统100的功能框图。图1中描绘的部件为电路。存储器系统100包括一个或多个存储器管芯108。一个或多个存储器管芯108可以是完整存储器管芯或部分存储器管芯。在一个实施方案中，每个存储器管芯108包括存储器结构126、控制电路110和读/写电路128。存储器结构126能够经由行解码器124由字线来寻址，并且经由列解码器132由位线来寻址。读/写/擦除电路128包括多个感测块150并且允许存储器单元页面被并行读取或并行编程，这些感测块包括sb1、sb2、...、sbp(感测电路)。而且，可以并行擦除许多存储器单元串。
26.在一些系统中，控制器122被包括在与一个或多个存储器管芯108相同的封装(例如，可移动存储卡)中。然而，在其他系统中，控制器可与存储器管芯108分离。在一些实施方
案中，控制器将位于不同于存储器管芯108的管芯上。在一些实施方案中，一个控制器122将与多个存储器管芯108通信。在其他实施方案中，每个存储器管芯108具有其自己的控制器。命令和数据经由数据总线120在主机140和控制器122之间传输，并且经由线118在控制器122和一个或多个存储器管芯108之间传输。在一个实施方案中，存储器管芯108包括连接到线118的一组输入和/或输出(i/o)引脚。
27.控制电路110与读/写电路128配合以在存储器结构126上执行存储器操作(例如，写入、读取、擦除等)，并且包括状态机112、芯片上地址解码器114和功率控制电路116。在一个实施方案中，控制电路110包括缓冲器，诸如寄存器、rom熔丝和用于存储默认值(诸如基极电压和其他参数)的其他存储设备。
28.芯片上地址解码器114将主机140或控制器122使用的地址之间的地址接口提供给解码器124和解码器132使用的硬件地址。功率控制电路116控制在存储器操作期间提供给字线、位线和选择线的功率和电压。在一个实施方案中，功率控制电路116包括电压电路。功率控制电路116可包括用于产生电压的电荷泵。感测块包括位线驱动器。在一个实施方案中，功率控制电路116在状态机112的控制下执行。
29.状态机112和/或控制器122(或等效功能电路)与图1中描绘的其他电路的全部或子集的结合可以认为是执行本文描述的各种功能的控制电路。
30.控制电路可以仅包括硬件或者包括硬件和软件(包括固件)的组合。例如，由固件编程以执行本文描述的功能的控制器是控制电路的一个示例。
31.控制电路可以包括处理器、pga(可编程门阵列)、fpga(现场可编程门阵列)、asic(专用集成电路)、集成电路或其他类型的电路。
32.(芯片上或芯片外)控制器122(在一个实施方案中为电路)可包括一个或多个处理器122c、rom 122a、ram 122b、存储器接口(mi)122d和主机接口(hi)122e，所有这些都是互连的。存储设备(rom 122a、ram122b)存储诸如一组指令(包括固件)的代码(软件)，并且一个或多个处理器122c可操作以执行该组指令来提供本文描述的功能。另选地或除此之外，一个或多个处理器122c可从存储器结构中的存储设备访问代码，诸如连接到一个或多个字线的存储器单元的保留区域。ram 122b可以用于存储针对控制器122的数据，包括高速缓存程序数据(下面讨论)。与rom122a、ram 122b和处理器122c通信的存储器接口122d是在控制器122与一个或多个存储器管芯108之间提供电接口的电路。例如，存储器接口122d可改变信号的格式或定时、提供缓冲区、与浪涌隔离、锁存i/o等。一个或多个处理器122c可通过存储器接口122d向控制电路110(或存储器管芯108的另一个部件)下命令。主机接口122e提供与主机140数据总线120的电接口，以便从主机140接收命令、地址和/或数据以向主机140提供数据和/或状态。
33.在一个实施方案中，存储器结构126包括非易失性存储器单元的三维存储器阵列，其中多个存储器级形成在单个衬底诸如晶圆上方。存储器结构可以包括在存储器单元阵列的一个或多个物理层中单片地形成的任何类型的非易失性存储器，其具有设置在硅(或其他类型)衬底上方的有源区域。在一个示例中，非易失性存储器单元包括具有电荷俘获材料的垂直nand串。
34.在另一个实施方案中，存储器结构126包括非易失性存储器单元的二维存储器阵列。在一个示例中，非易失性存储器单元是利用浮动栅极的nand闪存存储器单元。也可使用
218中的一者或两者可位于控制器内。在又一些实施方案中，ram和rom的部分可位于控制器122内和该控制器外。此外，在一些具体实施中，控制器122、ram216和rom 218可位于单独的半导体管芯上。
41.前端模块208包括主机接口220和提供与主机或下一级存储控制器的电接口的物理层接口(phy)222。可以取决于所使用的存储器的类型来选择主机接口220的类型。主机接口220的示例包括但不限于sata、sata express、sas、光纤通道、usb、pcie以及nvme。主机接口220通常有利于传送数据、控制信号和定时信号。
42.后端模块210包括错误校正代码(ecc)引擎224，该ecc引擎对从主机接收的数据字节进行编码，并且对从非易失性存储器读取的数据字节进行解码和错误校正。命令定序器226生成命令序列，诸如编程命令序列和擦除命令序列，以传输到非易失性存储器管芯108。raid(独立管芯的冗余阵列)模块228管理raid奇偶校验的生成和故障数据的恢复。raid奇偶校验可用作写入到非易失性存储器系统100中的数据的附加级的完整性保护。在一些情况下，raid模块228可以是ecc引擎224的一部分。应当注意，raid奇偶校验可作为额外的一个或多个管芯添加，如公共名称所暗示的那样，但也可在存在的管芯内添加，例如，作为额外的平面、或额外的块、或块内的额外wl。存储器接口230向非易失性存储器管芯108提供命令序列并从非易失性存储器管芯108接收状态信息。在一个实施方案中，存储器接口230可以是双倍数据速率(ddr)接口，诸如切换模式200、400或800接口。闪存控制层232控制后端模块210的整体操作。
43.图2a所示的系统100的附加部件包括媒体管理层238，该媒体管理层执行非易失性存储器管芯108的存储器单元的损耗均衡。系统100还包括其他分立部件240，诸如外部电接口、外部ram、电阻器、电容器或可与控制器122交接的其他部件。在另选的实施方案中，物理层接口222、raid模块228、媒体管理层238和缓冲区管理/总线控制器214中的一者或多者是控制器122中不需要的任选的部件。
44.闪存转换层(ftl)或媒体管理层(mml)238可被集成为可处理闪存错误并与主机交接的闪存管理的一部分。具体地讲，mml可以是闪存管理中的模块，并且可以负责nand管理的内部。具体地讲，mml 238可包括存储器设备固件中的算法，该算法将来自主机的写入转换为对存储器管芯108的存储器126的写入。可能需要mml 238，因为：1)存储器可能具有有限的耐久性；2)该存储器126可以只写入多个页面；和/或3)除非将存储器126作为块(或在一些实施方案中作为块内的层)擦除，否则可以不写入存储器。mml 238理解存储器126的这些潜在限制，这些限制可能对主机不可见。因此，mml 238尝试将来自主机的写入转换为到存储器126中的写入。
45.控制器122可以与一个或多个存储器管芯108进行交接。在一个实施方案中，控制器122和多个存储器管芯(一起包括非易失性存储系统100)实现固态驱动器(ssd)，其可以模拟、替换或代替主机(如nas设备)内、笔记本电脑中、平板电脑中、服务器中等的硬盘驱动器使用。附加地，ssd不需要作为硬盘驱动器工作。
46.非易失性存储系统的一些实施方案将包括连接到一个控制器122的一个存储器管芯108。然而，其他实施方案可以包括与一个或多个控制器122通信的多个存储器管芯108。在一个示例中，多个存储器管芯可以被分组为一组存储器封装件。每个存储器封装件包括与控制器122通信的一个或多个存储器管芯。在一个实施方案中，存储器封装件包括其上安
装有一个或多个存储器管芯的印刷电路板(或类似结构)。在一些实施方案中，存储器封装件可以包括模制材料以包封存储器封装件的存储器管芯。在一些实施方案中，控制器122在物理上与任何存储器封装件分离。
47.在一个实施方案中，控制电路(例如，控制电路110)形成在称为控制管芯的第一管芯上，并且存储器阵列(例如，存储器结构126)形成在称为存储器管芯的第二管芯上。例如，与存储器相关联的一些或所有控制电路(例如，控制电路110、行解码器124、列解码器132和读/写电路128)可形成在同一控制管芯上。控制管芯可以接合到一个或多个对应的存储器管芯以形成集成存储器组件。控制管芯和存储器管芯可具有被布置用于彼此电连接的接合焊盘。控制管芯和存储器管芯的接合焊盘可通过多种接合技术中的任何一种对准并接合在一起，部分取决于接合焊盘尺寸和接合焊盘间隔(即，接合焊盘间距)。在一些实施方案中，在所谓的cu-cu接合工艺中，接合焊盘在没有焊料或其他附加材料的情况下直接彼此接合。在一些示例中，管芯以一对一布置接合(例如，一个控制管芯对一个存储器管芯)。在一些示例中，在集成存储器组件中可存在多于一个控制管芯和/或多于一个存储器管芯。在一些实施方案中，集成存储器组件包括多个控制管芯和/或多个存储器管芯的堆叠。在一些实施方案中，控制管芯连接到存储器控制器或以其他方式与存储器控制器通信。例如，存储器控制器可接收要编程到存储器阵列中的数据。存储器控制器将数据转发到控制管芯，使得控制管芯可以将该数据编程到存储器管芯上的存储器阵列中。
48.图2b示出了图2a的布置的另选布置，该另选布置可使用晶圆对晶圆接合来实现，以提供接合管芯对。图2b描绘了集成存储器组件307的一个实施方案的功能框图。一个或多个集成存储器组件307可用于存储系统100中的存储器封装件中。集成存储器组件307包括两种类型的半导体管芯(或更简洁地，“管芯”)。存储器管芯301包括存储器阵列326(存储器结构326，其可为如关于存储器结构126所述的任何合适的存储器)。存储器阵列326可包含非易失性存储器单元。
49.控制管芯311包括列控制电路364、行控制电路320和系统控制逻辑部件360(包括状态机312、功率控制模块316、存储装置366和存储器接口368)。在一些实施方案中，控制管芯311被配置为连接到存储器管芯301中的存储器阵列326。图2b示出了外围电路的示例，其包括形成于外围电路或控制管芯311中的控制电路，这些控制电路耦接到形成于存储器管芯301中的存储器阵列326。系统控制逻辑部件360、行控制电路320和列控制电路364位于控制管芯311中。在一些实施方案中，列控制电路364的全部或一部分以及行控制电路320的全部或一部分位于存储器管芯301上。在一些实施方案中，系统控制逻辑部件360中的一些电路位于存储器管芯301上。
50.系统控制逻辑部件360、行控制电路320和列控制电路364可由常规工艺(例如，cmos工艺)形成，使得添加更常见于存储器控制器102上的元件和功能诸如ecc可能需要很少的附加工艺步骤或不需要附加工艺步骤(即，用于制造控制器102的相同工艺步骤也可用于制造系统控制逻辑部件360、行控制电路320和列控制电路364)。因此，尽管移走管芯(诸如，存储器管芯301)中的此类电路可减少制造此类管芯所需的步骤数量，但向管芯(诸如，控制管芯311)添加此类电路可能不需要许多附加的工艺步骤。
51.图2b示出了控制管芯311上的包括感测块350的列控制电路364，该列控制电路通过电路径370耦接到存储器管芯301上的存储器阵列326。例如，电路径370可在列解码器
332、驱动电路372、块选择器373与存储器阵列(或存储器结构)326的位线之间提供电连接。电路径可从控制管芯311中的列控制电路364延伸穿过控制管芯311上的焊盘，这些焊盘接合到存储器管芯301的对应焊盘，这些对应焊盘连接到存储器结构326的位线。存储器结构326的每条位线都可在电路径370中具有对应的电路径，包括连接到列控制电路364的一对接合焊盘。类似地，行控制电路320(包括行解码器324、阵列驱动器374和块选择器376)通过电路径308耦接到存储器阵列326。电路径308中的每条电路径可以对应于字线、虚设字线或选择栅极线。也可在控制管芯311与存储器管芯301之间提供附加的电路径。
52.在一些实施方案中，集成存储器组件307中存在多于一个控制管芯311和/或多于一个存储器管芯301。在一些实施方案中，集成存储器组件307包括多个控制管芯311和多个存储器管芯301的堆叠。在一些实施方案中，每个控制管芯311附连(例如，接合)到存储器管芯301中的至少一个存储器管芯。
53.包括在存储器结构326中的存储器阵列架构或存储器单元的确切类型不限于上述示例。许多不同类型的存储器阵列架构或存储器单元技术可用于形成存储器结构326。实现本文提出的要求保护的新实施方案不需要特定的非易失性存储器技术。适用于存储器结构326的存储器单元的技术的其他示例包括reram存储器、磁阻存储器(例如，mram、自旋转移扭矩mram、自旋轨道扭矩mram)、相变存储器(例如，pcm)等。用于存储器结构326的架构的合适技术的示例包括二维阵列、三维阵列、交叉点阵列、堆叠二维阵列、竖直位线阵列等。
54.reram、或pcmram、交叉点存储器的一个示例包括可逆电阻切换元件，其布置在由x线和y线(例如，字线和位线)访问的交叉点阵列中。在另一个实施方案中，存储器单元可包括导电桥存储器元件。导电桥存储器元件也可称为可编程金属化单元。基于固体电解质内的离子的物理重新定位，导电桥存储器元件可用作状态改变元件。在一些情况下，导电桥存储器元件可包括两个固体金属电极，一个是相对惰性的(例如，钨)，而另一个是电化学活性的(例如，银或铜)，在这两个电极之间具有固体电解质的薄膜。随着温度升高，离子的迁移率也增加，这导致导电桥存储器单元的编程阈值降低。因此，导电桥存储器元件可在整个温度范围内具有宽范围的编程阈值。
55.磁阻存储器(mram)通过磁存储元件存储数据。元件由两个铁磁板形成，每个铁磁板可保持磁化，由薄的绝缘层隔开。这两个板中的一个板是设置为特定极性的永磁体；可以改变另一个板的磁化以匹配外磁场的磁化来存储内存。存储器设备由此类存储器单元的网格构建。在用于编程的一个实施方案中，每个存储器单元位于一对写入线之间，该对写入线被布置成彼此成直角，与单元平行，一个在单元上方并且一个在单元下方。当电流通过它们时，产生感应磁场。
56.相变存储器(pcm)利用了硫属化合物玻璃的独特性能。一个实施方案使用gete-sb2te3超晶格，通过简单地用激光脉冲(或来自另一个源的光脉冲)改变锗原子的配位状态来实现非热相变。因此，编程的剂量是激光脉冲。可以通过阻止存储器单元接收光来抑制存储器单元。应当注意，在该文件中使用“脉冲”不需要正方形脉冲，但包括声音、电流、电压光或其他波的(连续或非连续)振动或脉冲串。
57.本领域普通技术人员将认识到，本文所述的技术不限于单个特定存储器结构，但涵盖了在本文所述和如本领域普通技术人员所理解的技术实质与范围内的许多相关的存储器结构。
58.图3是可包括存储器结构126或326的单片三维存储器阵列的一个示例性实施方案的一部分的透视图，该存储器结构包括多个非易失性存储器单元。例如，图3示出了存储器的一个块的一部分。所描绘的结构包括一组位线bl，其位于交替的介电层和导电层的堆叠上方。例如，将介电层中的一个介电层标记为d，并且将导电层中的一个导电层(也被称为字线层)标记为w。交替的介电层和导电层的数量可基于特定具体实施要求而变化。一组实施方案包括介于108个至300个交替的介电层和导电层。一个示例实施方案包括96个数据字线层、8个选择层、6个虚设字线层和110个介电层。也可使用多于或少于108个至300个层。数据字线层具有数据存储器单元。虚设字线层具有虚设存储器单元。如将在下面所解释，交替的介电层和导电层被局部互连件li划分为四个“指状部”。图3示出了两个指状部和两个局部互连件li。源极线层sl位于交替的介电层和字线层下方。在交替的介电层和导电层的堆叠中形成存储器孔。例如，将这些存储器孔中的一个存储器孔标记为mh。应当注意，在图3中，介电层被描绘为透视图，使得读者可看到定位在交替的介电层和导电层的堆叠中的存储器孔。在一个实施方案中，通过用包括电荷俘获材料的材料填充存储器孔以形成存储器单元的竖直列来形成nand串。每个存储器单元可以存储一个或多个数据位。下面关于图4a至图4h提供了包括存储器结构126或326的三维单片存储器阵列的更多细节。
59.局部互连件li中的一个局部互连件将块分成两个水平子块hsb0、hsb1。块包括多个竖直子块vsb0、vsb1、vsb2。竖直子块vsb0、vsb1、vsb2也可称为“层级”。在一个实施方案中，每个竖直子块跨块延伸。块中的每个水平子块hsb0、hsb1是竖直子块vsb0的一部分。同样，块中的每个水平子块hsb0、hsb1是竖直子块vsb1的一部分。同样，块中的每个水平子块hsb0、hsb1是竖直子块vsb2的一部分。出于讨论的目的，竖直子块vsb0将被称为下部竖直子块，竖直子块vsb1将被称为中间竖直子块，并且vsb2将被称为上部竖直子块。在一个实施方案中，在块中存在两个竖直子块。块中可能存在四个或更多个竖直子块。
60.可在一个或多个水平子块中的存储器单元上执行用于竖直子块的存储器操作。例如，竖直子块vsb0中的存储器单元的编程操作可包括：在水平子块hsb0中编程存储器单元，但不在水平子块hsb1中编程存储器单元；在水平子块hsb1中编程存储器单元，但不在水平子块hsb0中编程存储器单元；或者在水平子块hsb0和水平子块hsb1两者中编程存储器单元。
61.在一个实施方案中，出于擦除/编程目的，将不同的竖直子块vsb0、vsb1、vsb2视为单独的单元。例如，可擦除一个竖直子块中的存储器单元，同时将有效数据保留在其他竖直子块中。然后，可编程该擦除竖直子块中的存储器单元，同时将有效数据保留在其他竖直子块中。在一些情况下，当下部竖直子块vsb0和/或上部竖直子块vsb2中存在有效数据时，对中间竖直子块vsb1中的存储器单元进行编程。
62.图4a是解释存储器结构126或326的一个示例性组织的框图，该存储器结构被划分为两个平面302和304。然后，将每个平面划分为m个块。在一个示例中，每个平面具有约2000个块。然而，也可以使用不同数量的块和平面。在一个实施方案中，存储器单元的块是擦除单位。即，一个块的所有存储器单元一起被擦除。在其他实施方案中，可出于其他原因将存储器单元分组为块，诸如为了组织存储器结构126以启用信令和选择电路。在一些实施方案中，块表示一组连接的存储器单元，因为块的存储器单元共享一组公共的字线。
63.图4b至图4f描绘了示例性三维(“3d”)nand结构，其对应于图3的结构，并且可用于
实现图2a的存储器结构126或图2b的存储器结构326。图4b是描绘来自存储器结构126的一个块的一部分的顶视图的框图。图4b中描绘的块的部分对应于图4a的块2中的部分306。从图4b中可看出，图4b中描绘的块沿332的方向延伸。在一个实施方案中，存储器阵列具有许多层；然而，图4b仅示出了顶层。
64.图4b描绘了表示竖直列的多个圆圈。这些竖直列中的每个竖直列包括多个选择晶体管(也称为选择栅极或选取栅极)和多个存储器单元。在一个实施方案中，每个竖直列实现一个nand串。例如，图4b描绘了竖直列422、432、442和452。竖直列422实现nand串482。竖直列432实现nand串484。竖直列442实现nand串486。竖直列452实现nand串488。下面提供了这些竖直列的更多细节。由于图4b中描绘的块沿箭头333的方向延伸，因此该块包括比图4b中描绘的更多的竖直列。
65.图4b还描绘了一组位线415，包括位线411、412、413、414、...、419。图4b示出了二十四个位线，因为仅描绘了该块的一部分。设想的是，多于二十四个位线连接到该块的竖直列。表示竖直列的每个圆圈都有一个“x”以指示其与一个位线连接。例如，位线414连接到竖直列422、432、442和452。
66.图4b中描绘的块包括一组局部互连件402、404、406、408和410，该组局部互连件将各个层连接到在竖直列下方的源极线。局部互连件402、404、406、408和410还用于将块的每个层划分为四个区域；例如，图4b中描绘的顶层被划分为区域420、430、440和450，这些区域被称为指状部。在实现存储器单元的块的层中，这四个区域被称为字线指状部，这些区域由局部互连件隔开。在一个实施方案中，在块的公共级上的字线指状部连接在一起以形成单一字线。在另一个实施方案中，在同一级上的字线指状部不连接在一起。在一个示例性具体实施中，位线仅连接到区域420、430、440和450中的每一者中的一个竖直列。在该具体实施中，每个块具有十六行活动列，并且每个位线连接到每个块中的四个行。在一个实施方案中，连接到公共位线的所有四个行都连接到相同的字线(经由连接在一起的在同一级上的不同字线指状部)；因此，系统使用源极侧选择线和漏极侧选择线来选择四个中的要进行存储器操作(编程、验证、读取和/或擦除)的一个(或另一个子集)。
67.尽管图4b示出了在块中每个区域具有四行竖直列、四个区域和十六行竖直列，但这些确切数字是示例性具体实施。其他实施方案可以包括每一块更多或更少的区域、每一区域更多行或更少行的竖直列、以及每一块更多行或更少行的竖直列。
68.图4b还示出了竖直列是交错的。在其他实施方案中，可使用不同交错模式。在一些实施方案中，竖直列不交错。
69.图4c描绘了堆叠435的实施方案，示出了沿着图4b的线aa的剖视图。除了数据字线层wll0至wll95之外，还提供两个sgd层(sgd0,sdg1)、两个sgs层(sgs0,sgs1)和六个虚设字线层dwld0、dwld1、dwlm1、dwlm0、dwls0和dwls1。每个nand串在sgd0层处具有漏极侧选择晶体管并且在sgd1层处具有漏极侧选择晶体管。在操作中，可向每个层(sgd0,sgd1)施加相同的电压，使得每个晶体管的控制端子接收相同的电压。每个nand串在sgs0层处具有源极侧选择晶体管并且在sgs1层处具有漏极侧选择晶体管。在操作中，可向每个层(sgs0,sgs1)施加相同的电压，使得每个晶体管的控制端子接收相同的电压。还描绘了介电层dl0
–
dl106。
70.在多层堆叠中描绘了存储器单元的列432、434。该堆叠包括衬底303、衬底上的绝缘膜250和源极线sl的一部分。还描绘了位线414的一部分。应当注意，nand串484连接到位
线414。nand串484在堆叠的底部处具有源极端439，并且在堆叠的顶部处具有漏极端438。源极端439连接到源极线sl。导电通孔441将nand串484的漏极端438连接到位线414。还描绘了来自图4b的局部互连件404和406。
71.堆叠435被划分为三个竖直子块(vsb0,vsb1,vsb2)。竖直子块vsb0包括wll0至wll31。以下层也可被认为是竖直子块vsb0(sgs0,sgs1,dwls0,dwls1)的一部分。竖直子块vsb1包括wll32至wll63。竖直子块vsb2包括wll64至wll95。以下层也可被认为是竖直子块vsb2(sgd0,sgd1,dwld0,dwld1)的一部分。每个nand串具有每个竖直子块中的一组数据存储器单元。虚设字线层dmlm0位于竖直子块vsb0与竖直子块vsb1之间。虚设字线层dmlm1位于竖直子块vsb1与竖直子块vsb2之间。虚设字线层具有虚设存储器单元，这些虚设存储器单元可用于在存储器操作期间(例如，擦除操作或编程操作)，将存储器串内的第一组存储器单元晶体管(例如，对应于竖直子块vsb0字线wll0至wll31)与存储器串内的第二组存储器单元晶体管(例如，对应于竖直子块vsb1字线wll32至wll63)电隔离。
72.在另一个实施方案中，使用一个或多个中间接合晶体管层将堆叠435划分为竖直子块。包含接合晶体管的中间接合晶体管层不一定包含电荷存储区域。因此，通常不认为接合晶体管是虚设存储器单元。接合晶体管和虚设存储器单元两者都可在本文中称为“非数据晶体管”。如本文中所使用的术语，非数据晶体管是nand串上的晶体管，其中该晶体管被配置为不存储用户数据或系统数据，或者以该晶体管不用于存储用户数据或系统数据的方式操作。连接到非数据晶体管的字线在本文中称为非数据字线。非数据字线的示例包括但不限于，虚设字线和中间接合晶体管层中的选择线。
73.堆叠435可具有多于三个竖直子块。例如，堆叠435可被划分为四个、五个或更多个竖直子块。每个竖直子块包含至少一个数据存储器单元。可存在类似于中间虚设字线层dwlm的附加层，以便将堆叠435划分为附加竖直子块。在一个实施方案中，该堆叠具有两个竖直子块。
74.图4d描绘了图4c的堆叠435的sg层和字线层的替代视图。sgd层sgd0和sgd0(漏极侧sg层)各自包括与一组nand串的漏极侧相关联的平行sg线行。例如，sgd0包括与图4b一致的漏极侧sg区域420、430、440和450。
75.在sgd层下面是漏极侧虚设字线层。在一种方法中，每个虚设字线层表示字线，并且在堆叠中的给定高度处连接到一组虚设存储器单元。例如，dwld0包括字线层区域451、453、455和457。虚设存储器单元(也称为非数据存储器单元)不存储数据并且无法存储数据，而数据存储器单元有资格存储数据。此外，虚设存储器单元的vth通常在制造时固定或者可周期性地调整，而数据存储器单元的vth更频繁地改变，例如，在数据存储器单元的擦除和编程操作期间。
76.虚设字线层下面是数据字线层。例如，wll95包括字线层区域471、472、473和474。
77.数据字线层下面是源极侧虚设字线层。
78.源极侧虚设字线层下面是sgs层。sgs层sgs0和sgs1(源极侧sg层)各自包括与一组nand串的源极侧相关联的平行sg线行。例如，sgs0包括源极侧sg线475、476、477和478。在一种方法中，每条sg线可以被独立控制。或者，这些sg线可被连接并共同地控制。
79.图4e描绘了图4c的区域445的视图。数据存储器单元晶体管520和521位于虚设存储器单元晶体管522上方。数据存储器单元晶体管523和524位于虚设存储器单元晶体管522
下方。可例如使用原子层沉积沿着存储器孔444的侧壁(sw)和/或在每个字线层内沉积多个层。例如，每个列(例如，由存储器孔内的材料形成的柱)可以包括阻挡氧化物/块高k材料470、电荷俘获层或膜463(诸如sin或其他氮化物)、隧道层464、多晶硅体或沟道465、以及介电芯466。字线层可包括作为控制栅极的导电金属462(诸如钨)。例如，提供控制栅极490、491、492、493和494。在该示例中，除了金属之外的所有层都在存储器孔中提供。在其他方法中，层中的一些层可以在控制栅极层中。在不同的存储器孔中类似地形成附加柱。柱可以形成nand串的柱状有源区域(aa)。
80.当对数据存储器单元晶体管进行编程时，电子存储在与数据存储器单元晶体管相关联的电荷俘获层的一部分中。这些电子从沟道被吸引到电荷俘获层中，并且穿过隧道层。数据存储器单元晶体管的vth与存储的电荷量成比例地增加。在擦除操作期间，电子返回到沟道。
81.非数据晶体管(例如，选择晶体管、虚设存储器单元晶体管)还可以包括电荷俘获层463。在图4e中，虚设存储器单元晶体管522包括电荷俘获层463。因此，还可以通过从电荷俘获层463存储或移除电子来调整至少一些非数据晶体管的阈值电压。并不需要所有非数据晶体管都具有可调整的vth。例如，电荷俘获层463不需要存在于每个选择晶体管中。
82.存储器孔中的每个存储器孔可填充有多个环形层，这些环形层包括阻挡氧化物层、电荷俘获层、隧道层和沟道层。存储器孔中的每个存储器孔的核心区域填充有主体材料，并且多个环形层位于存储器孔中的每个存储器孔中的核心区域和wll之间。
83.在一些情况下，隧道层464可包括多个层，诸如以氧化物-氮化物-氧化物配置的形式。
84.图4f是图3至图4e中描绘的存储器的一部分的示意图。图4f示出了跨整个块延伸的物理字线wl0至wl95。图4f的结构对应于图4a至图4e的块2中的部分306，包括位线411、412、413、414、...、419。在该块内，每个位线连接到四个nand串。漏极侧选择线sgd0、sgd1、sgd2和sgd3用于确定四个nand串中的哪一个连接到相关联的位线。源极侧选择线sgs0、sgs1、sgs2和sgs3用于确定四个nand串中的哪一个连接到公共源极线。还可考虑将该块划分为四个水平子块hsb0、hsb1、hsb2和hsb3。水平子块hsb0对应于那些由sgd0和sgs0控制的竖直nand串，水平子块hsb1对应于那些由sgd1和sgs1控制的竖直nand串，水平子块hsb2对应于那些由sgd2和sgs2控制的竖直nand串，并且水平子块hsb3对应于那些由sgd3和sgs3控制的竖直nand串。
85.图4g是水平子块hsb0的示意图。水平子块hsb1、hsb2和hsb3具有类似的结构。图4g示出了跨整个子块s0延伸的物理字线wl0至wl95。将子块s0的所有nand串连接到sgd0和sgs0。图4g仅描绘了六个nand串501、502、503、504、505和506；然而，水平子块hsb0将具有数千个nand串(例如，15,000个或更多个)。
86.图4g用于解释选定存储器单元的概念。存储器操作是出于使用存储器的目的而设计的操作，并且包括读取数据、写入/编程数据、擦除存储器单元、刷新存储器单元中的数据等中的一者或多者。在任何给定存储器操作期间，存储器单元的子集将被识别为经受存储器操作的一个或多个部分。被识别为经受存储器操作的这些存储器单元被称为选定存储器单元。未被识别为经受存储器操作的这些存储器单元被称为未选定存储器单元。根据存储器架构、存储器类型和存储器操作，可主动地或被动地将未选定存储器单元排除在经受存
储器操作之外。
87.作为选定存储器单元和未选定存储器单元的示例，在编程过程中，旨在采用新的电特性(或其他特性)以反映改变的编程状态的一组存储器单元被称为所选定存储器单元，而并非旨在采用新的电特性(或其他特性)以反映改变的编程状态的存储器单元被称为未选定存储器单元。在某些情况下，未选定存储器单元可与选定存储器单元连接到相同的字线。未选定存储器单元也可与选定存储器单元连接到不同的字线。类似地，在读取过程中，待读取的一组存储器单元被称为所选定存储器单元，而并非旨在读取的存储器单元被称为未选定存储器单元。
88.为了更好地理解选定存储器单元和未选定存储器单元的概念，假设待执行编程操作，并且仅出于示例性目的，字线wl94和水平子块hsb0被选定用于编程(参见图4g)。这意味着连接到水平子块hsb1、hsb2和hsb3(其他水平子块)中的wl94的所有存储器单元都是未选定存储器单元。在水平子块hsb0中连接到wl94的一些存储器单元是选定存储器单元，并且在水平子块hsb0中连接到wl94的一些存储器单元是未选定存储器单元，这取决于如何执行编程操作和如何编程数据模式。例如，用于保持在擦除状态s0中的那些存储器单元将是未选定存储器单元，因为这些存储器单元的编程状态不会改变，以便存储期望的数据模式，而旨在采用新的电特性(或其他特性)以反映改变的编程状态(例如，被编程到状态s1至s7)的那些存储器单元是选定存储器单元。参见图4g，假设出于示例性目的，存储器单元511和514(这些存储器单元连接到字线wl94)保持处于擦除状态；因此，存储器单元511和514是未选定存储器单元(图4g中标记为unsel)。另外，假设出于示例性目的，存储器单元510、512、513和515(这些存储器单元连接到字线wl94)将被编程到数据状态s1至s7中的任一种；因此，存储器单元510、512、513和515是选定存储器单元(图4g中标记为sel)。虽然沿着wl94的一些存储器单元可被认为是未选定存储器单元，因为这些存储器单元用于保持处于擦除状态，但在这种情况下，wl94可被认为是“选定字线”，因为选定存储器单元510、512、513和515被连接到wl94并且经由wl94被访问。
89.图4h是nand串的示意图。nand串600类似于图4c中的nand串484，但具有中间接合晶体管以隔开竖直子块。nand串600包括：nand串的第一部分(例如，对应于竖直子块vsb0)、nand串的第二部分(例如，对应于竖直子块vsb1)、nand串的第三部分(对应于竖直子块vsb2)、布置在nand串的第一部分与nand串的第二部分之间的中间接合晶体管(mjt1)614，以及布置在nand串的第二部分与nand串的第三部分之间的中间接合晶体管(mjt2)620。
90.nand串的第一部分具有连接到字线wll0至wll31的存储器单元610至612。nand串的第二部分具有连接到字线wll32至wll63的存储器单元616至618。nand串的第三部分具有连接到字线wll64至wll96的存储器单元622至624。在图4h中并非描绘了nand串600的所有存储器单元。nand串600上还包括：连接到sgs0的第一源极侧选择栅极晶体管602，连接到sgs1的第二源极侧选择栅极晶体管604，分别连接到dwls0和dwls1的两个虚设存储器单元晶体管606、608，分别连接到dwld0和dwld1的两个虚设存储器单元晶体管626、628，连接到sgd1的漏极侧选择栅极晶体管630，连接到sgd0的漏极侧选择栅极晶体管632。漏极侧选择栅极晶体管632连接到位线(bl)。第一源极侧选择栅极晶体管602连接到源极线(sl)。在一个实施方案中，每个中间接合晶体管614、618的每一侧上存在虚设存储器单元晶体管。
91.根据不同实施方案，每个中间接合晶体管614、618可以是可编程晶体管(诸如浮动
栅极晶体管或电荷俘获晶体管)，或非可编程晶体管(诸如nmos晶体管或pmos晶体管)。每个中间接合晶体管614、618可包括不带有在nmos晶体管的沟道与nmos晶体管的栅极之间的电荷俘获层的nmos晶体管。在某些实施方案中，一个中间接合晶体管614、618可包括可编程晶体管，并且另一个中间接合晶体管614、618可包括非可编程晶体管。每个中间接合晶体管614、618可具有与用于存储器单元晶体管的晶体管沟道长度不同的晶体管沟道长度。该沟道长度可大于用于存储器单元晶体管的任何晶体管沟道长度。例如，该沟道长度可比用于存储器单元晶体管的晶体管沟道长度大两倍。当中间接合晶体管被设置为非导电状态时，每个中间接合晶体管614、618可将不同竖直子块中的存储器单元晶体管电隔离。
92.虽然图3至图4h的示例性存储器系统是包括具有电荷俘获材料的竖直nand串的三维存储器结构，但其他(2d和3d)存储器结构也可与本文所述的技术一起使用。下文描述的用于访问非易失性存储器单元中的数据的不同操作(例如，读取、编程、编程验证)可应用于上文关于图1至图4h描述的示例存储器系统中的一者或多者。
93.通常，在编程操作期间(经由选定字线)施加到控制栅极的编程电压被施加为一系列编程脉冲。在编程脉冲之间的是一组验证脉冲以执行验证。在许多具体实施中，编程脉冲的幅值随每个连续脉冲而增大预确定的步长。
94.在一个实施方案中，被选择为编程的一组存储器单元(在本文中被称为所选定存储器单元)被同时编程并且全部连接到相同的字线(所选定字线)。可能有其他未选定用于进行编程的存储器单元(未选定存储器单元)也连接到所选定字线。也就是说，所选定字线也将连接到应该禁止编程的存储器单元。例如，当数据被写入一组存储器单元时，一些存储器单元将需要存储与擦除状态相关联的数据，使得这些存储器单元将不被编程。此外，当存储器单元达到它们预期的目标数据状态时，它们将被禁止进一步编程。这些nand串(例如，未选定nand串)使其信道升压以禁止编程，这些串包括连接到所选定字线的要被禁止编程的存储器单元。当沟道具有升高的电压时，沟道与字线之间的电压差不足以引起编程。
95.图5示出了八个数据状态s0至s7的阈值电压分布，对应于每个单元的三位数据(三个级单元或tlc)。还示出了用于从存储器单元读取数据的七个读取参考电压vr1、vr2、vr3、vr4、vr5、vr6和vr7。通过测试(例如，执行感测操作)给定存储器单元的阈值电压是高于还是低于七个读取参考电压，系统可以确定存储器单元所处于的数据状态(即，s0、s1、s2、s3、...)。
96.图5还示出了在编程操作期间，在读取验证步骤中使用的七个验证参考电压vv1、vv2、vv3、vv4、vv5、vv6和vv7。当将存储器单元编程为数据状态s1时，系统将测试这些存储器单元是否具有大于或等于vv1的阈值电压。当将存储器单元编程为数据状态s2时，系统将测试存储器单元是否具有大于或等于vv2的阈值电压。当将存储器单元编程为数据状态s3时，系统将确定存储器单元是否具有大于或等于vv3的阈值电压。当将存储器单元编程为数据状态s4时，系统将测试这些存储器单元是否具有大于或等于vv4的阈值电压。当将存储器单元编程为数据状态s5时，系统将测试这些存储器单元是否具有大于或等于vv5的阈值电压。当将存储器单元编程为数据状态s6时，系统将测试这些存储器单元是否具有大于或等于vv6的阈值电压。当将存储器单元编程为数据状态s7时，系统将测试这些存储器单元是否具有大于或等于vv7的阈值电压。图6还示出了vev，其是用于测试存储器单元是否已经被正确擦除(例如，存储器单元是否处于s0数据状态)的电压电平。
97.在被称为全序列编程的一个实施方案中，存储器单元可从擦除的数据状态s0直接编程到编程数据状态s1至s7中的任一种。例如，可首先擦除要被编程的存储器单元的群体，使得该群体中的所有存储器单元处于擦除数据状态s0。然后，使用编程过程来将存储器单元直接编程到数据状态s1、s2、s3、s4、s5、s6和/或s7中。例如，虽然一些存储器单元正在从数据状态s0编程到数据状态s1，但其他存储器单元正在从数据状态s0编程到数据状态s2和/或从数据状态s0编程到数据状态s3，以此类推。图5的箭头表示全序列编程。在一些实施方案中，数据状态s1至s7可重叠，其中控制器122依赖错误校正来识别正在存储的正确数据。
98.除了全序列编程之外，本文所述的技术还可与其他类型的编程(包括但不限于多级编程/多相编程)一起使用。在多级编程/多相编程的一个实施方案中，在第一阶段中，要以数据状态s4至s7中的任一种结束的所有存储器单元被编程到不高于s4的中间状态。在第一阶段中，要以数据状态s0至s3中的任一种结束的存储器单元不接收编程。在第二阶段中，要以任一种数据状态s2或s3结束的存储器单元被编程到不高于s2的状态；要以任一种数据状态s6或s7结束的存储器单元被编程到不高于s6的状态。在第三阶段中，这些存储器单元被编程到它们的最终状态。在一个实施方案中，在第一阶段中编程第一页面，在第二阶段中编程第二页面，并且在第三阶段中编程第三页面。本文中，一旦一个页面已经被编程到一组存储器单元中，则可返回读取存储器单元以检索该页面。因此，与多相编程相关联的中间状态在本文中被认为是编程状态。
99.一般来讲，在验证操作和读取操作的感测期间，将所选定字线连接到电压(参考信号的一个示例)，该电压的电平被指定用于每个读取操作(例如，参见图5的读取比较电平vr1、vr2、vr3、vr4、vr5、vr6和vr7)或者验证操作(例如，参见图5的验证目标电平vv1、vv2、vv3、vv4、vv5、vv6和vv7)指定，以便确定相关的存储器单元的阈值电压是否已经达到这个电平。在施加字线电压之后，测量存储器单元的传导电流以确定该存储器单元是否响应于施加到字线的电压而接通(被传导电流)。如果传导电流被测量为大于特定值，那么假设存储器单元被接通并且施加到字线的电压大于存储器单元的阈值电压。如果传导电流未测量为大于特定值，那么假设存储器单元未接通并且施加到字线的电压不大于存储器单元的阈值电压。在读取或验证过程期间，未选定存储器单元在其控制栅极处被提供有一个或多个读取通过电压(也称为旁路电压)，使得这些存储器单元将作为通过栅极操作(例如，不管这些存储器单元是被编程还是被擦除都传导电流)。
100.存在许多方法用于在读取或验证操作中的感测期间测量存储器单元的传导电流。在一个示例中，以存储器单元对感测放大器中的专用电容器放电或充电的速率来测量该存储器单元的传导电流。在另一个示例中，所选定存储器单元的传导电流允许(或不允许)包括存储器单元的nand串向对应位线放电。在某时间段之后测量位线上的电压，以查看其是否已经放电。应当注意，本文所述的技术可与本领域中已知的不同方法一起用于在验证或读取操作期间进行感测。也可以使用本领域中已知的其他读取和验证技术。
101.图5还示出了过驱动电压v_od1和v_od2的两个示例，该过驱动电压可被施加到数据存储器单元的控制栅极。两个过驱动电压均高于所有数据状态s0至s7。因此，这些过驱动电压将高于处于数据状态s0至s7中的任一种数据状态的数据存储器单元的阈值电压。在存储器访问期间(例如，在编程操作的编程步骤或编程验证步骤期间，或在读取操作的读取步
骤期间)，当将过驱动电压施加到数据存储器单元的控制栅极时，不管该存储器单元是处于编程状态(例如，s1至s7)还是处于擦除状态(例如，s0)，这些过驱动电压都足以使该存储器单元作为通过栅极操作(例如，传导电流或“接通”)。在一些示例中，在编程或感测(读取或验证)操作期间，向连接到相同nand串的不同字线施加两个不同的过驱动电压(例如，v_od1和v_od2)。例如，在访问连接到所选定子块中的所选定字线的存储器单元时，可向选定子块中连接到存储器单元的未选定字线施加第一过驱动电压v_od1，同时可向一个或多个未选定子块中连接到编程存储器单元的未选定字线施加第二(例如，较低)过驱动电压v_od2。
102.在一个实施方案中，系统在存储器访问期间使用一个或多个“旁路电压”。在一个实施方案中，旁路电压至少为vev，但不大于vv7。例如，这些旁路电压可以是vr1、vv1、vv2等。因此，在编程操作的预充电阶段期间，当旁路电压被施加到数据存储器单元的控制栅极时，如果该存储器单元处于擦除状态，则这些旁路电压将使该存储器单元作为通过栅极操作(例如，变成导电的或“接通”)，但对于至少一个编程状态，该存储器单元将不作为通过栅极操作。
103.图6a示出了存储器结构的一部分(例如，存储器结构126或326的一部分)的示例，该存储器结构包括两个竖直子块vsb0和vsb1，这两个竖直子块包括串联连接在nand串811、815、817、819中的非易失性存储器单元。第一竖直子块vsb0包括第一字线wl0至wl5。第二竖直子块vsb1包括第二字线wl6至wl11。第一字线wl0至wl5和第二字线wl6至wl11是数据字线，并且该第一字线和该第二字线由非数据字线(虚设字线dwl1)隔开，该非数据字线耦接到非数据晶体管。nand串811、815、817、819连接到在顶部处的位线(bl)并且连接到在底部处的源极线(sl)。
104.在图6a的示例中，第一竖直子块vsb0包括选定字线wl3，并且可因此被称为选定子块。vsb0包括连接到编程存储器单元的未选定字线wl4和wl5，以及连接到未编程存储器单元(沿着选定字线wl3的存储器单元可被编程、未编程或部分编程，例如，wl3可正在经历编程操作，该编程操作可包括编程步骤和验证步骤)的未选定字线wl0至wl2。
105.在该示例中，第二竖直子块vsb1是未选定子块。因为nand串811、815、817、819延伸通过第一子块vsb0和第二子块vsb1，所以这些子块是连接的，并且在访问所选定子块时，可适当地偏置两个子块(不仅是所选定子块)。例如，在访问vsb0中的所选定字线wl3时，可向vsb1的第二字线wl6至wl11施加适当的电压，以确保nand串811、815、817、819充分导电。类似地，在访问vsb1中的字线时，可向第一字线wl0至wl5施加适当的电压，以确保nand串811、815、817、819充分导电。
106.沿着nand串访问(例如，读取或编程)存储器单元可能会影响沿着该nand串的其他存储器单元。在包括了在两个或更多个子块之间延伸的nand串的结构中，访问一个子块中的存储器单元可能会影响连接子块中的存储器单元。例如，重复读取(读取干扰)或重复写入(写入干扰)可能会导致存储数据受到干扰。当子块被单独管理(例如，包含逻辑上不相关的数据并且被独立地写入和擦除)时，这些影响可能特别成问题。在这种情况下，可重复写入、读取和擦除一个子块，同时连接子块继续存储相同的数据，这可能会因为重复访问该连接子块的相邻子块而受到干扰。干扰可能对每个单元存储多于一位的存储器结构具有更大影响(例如，因为不同数据状态的阈值电压范围较窄)。因此，减少干扰影响可能特别有益于这种结构：布置在子块中，并且布置在每个单元存储多于一位的存储器结构中(例如，图5中
示出的tlc布置)。
107.图6a示出了可施加到选定子块(vsb0)和未选定子块(vsb1)两者的未选定字线以便缓解子块之间的相互作用的电压的示例。例如，根据本文示出的示例使用偏置方案可解决具有多个子块的存储器结构中存在干扰的技术问题。施加到不同线的电压显示在对应线的左侧。在所选定子块中，所有未选定字线(wl0至wl2和wl4至wl5)接收所施加的第一过驱动电压v_od1，使得沿着这些未选定字线的所有存储器单元都被接通(不管存储器单元是否被编程)。v_od1可以是相对高的电压，其沿着所选定子块中的所选定字线wl3的任一侧使沟道电压升高。
108.在未选定子块vsb1中，向连接到编程存储器单元的所有字线(wl6至wl8)施加第二过驱动电压v_od2。第二过驱动电压v_od2可以是比第一过驱动电压v_od1更低的电压(例如，如图5所示)。连接到未编程存储器单元的字线(wl9至wl11)接收旁路电压(vbypass)，该旁路电压足以接通沿着wl9至wl11找到的未编程存储器单元。如图所示，在未选定子块vsb1中使用相对低的电压(v_od2小于v_od1，并且vbypass小于v_od2和v_od1)通常可减少子块之间不需要的交互作用，并且导致较少的干扰，从而提供较低的错误率(特别是在每个单元存储多于一位的存储器结构中)。
109.虽然图6a示出了以中间输出序列进行编程(从dwl1编程)的两个连接子块的示例，vsb0和vsb1，但本技术的各方面可应用于任何合适的存储器，例如，任何数量的连接子块、每个子块任何数量的字线、每个单元存储任何数量的位，以及使用任何合适的编程序列。
110.图6b示出了存储器结构的一部分(例如，存储器结构126或326的一部分)的示例，其包括延伸穿过三个竖直子块vsb0、vsb1和vsb2的nand串811、815、817、819。第一竖直子块vsb0包括第一字线wl0至wl5。第二竖直子块vsb1包括第二字线wl6至wl11。第三竖直子块vsb2包括第三字线wl12至wl17。第一字线wl0至wl5和第二字线wl6至wl11是数据字线，并且该第一字线和该第二字线由非数据字线(虚设字线dwl1)隔开，该非数据字线耦接到非数据晶体管。第三字线wl12至wl17是数据字线，并且通过非数据字线(虚设字线dwl2)与第二字线wl6至wl11隔开，该非数据字线耦接到非数据晶体管。nand串811、815、817、819连接到在顶部处的位线(bl)并且连接到在底部处的源极线(sl)。
111.在图6b中示出的示例中，所选定字线wl7(例如，出于读取或写入的目标)位于vsb1中，使得vsb1为所选定子块，并且vsb0和vsb2为未选定子块。控制电路将第一过驱动电压v_od1施加在所选定子块的未选定字线(vsb1的wl6和wl8至wl11)上，以接通对应的存储器单元并且使所选定子块vsb1中的沟道升压。在未选定子块vsb0和vsb2两者中，连接到编程存储器单元的字线接收第二过驱动电压v_od2，并且连接到未编程存储器单元的字线接收旁路电压vbypass。例如，在vsb0中，wl0至wl3接收v_od2，而wl4至wl5接收vbypass。在vsb2中，wl12至wl14接收v_od2，而wl15至wl17接收vbypass。因此，在该示例中，将相同的偏置方案应用于所有未选定子块(对于编程的存储器单元和未编程的存储器单元，偏置方案具有不同的电压)。在其他示例中，可将不同偏置施加到不同子块的字线。此类偏置方案可扩展到任何数量的子块，每个子块包含任何数量的字线、nand串和其他部件，并且本技术不限于所示的示例。
112.图7a示出了访问任何合适存储器结构(例如，存储器结构126或326)的选定竖直子块中的选定字线的示例，该存储器结构向一个或多个未选定竖直子块的字线(例如，如图6a
至图6b所示)施加至少两个不同的电压。这种方法和下文所述其他方法所示的步骤可由一个或多个合适的控制电路(例如，控制电路110和/或读/写电路128；系统控制逻辑部件360、行控制电路320和/或列控制电路364；或其他合适的控制电路，这些控制电路可能与正在访问的存储器结构位于同一管芯上、可能位于不同管芯上或者某些组合)来执行。该方法包括步骤：识别选定子块中的选定字线7002(例如，连接到待编程或待读取的存储器单元的字线)，以及识别连接到所选定子块的未选定子块7004(例如，如图6a至图6b所示)。该方法还包括：查找位于未选定子块的写入部分与未写入部分之间的边界7006；向未选定子块的写入部分的字线施加第一电压7008；向未选定子块的未写入部分的字线施加第二电压7010。可通过任何合适的方法查找边界，并且下文描述了示例。在一些情况下，子块可被完全写入或完全未写入，在这种情况下，可向子块的所有字线施加单个电压(视情况而定，第一电压或第二电压)。该方法还包括：访问所选定子块中的所选定字线7012，同时向未选定块的字线施加第一电压和第二电压(虽然步骤7008、7010和7012以序列示出，但在包括访问所选定子块的一段时间内保持第一电压和第二电压)。访问可意指：例如沿着所选定字线对存储器单元进行编程(例如，通过向所选定字线施加一个或多个编程脉冲)，或者沿着所选定字线对存储器单元进行感测(例如，作为编程操作期间的编程验证步骤，或作为读取操作的一部分以获得由读取命令所请求的数据)。在此类访问操作期间，可向其他部件(例如，所选定子块的未选定字线、虚设字线、选择线、位线以及选择线)施加合适的电压。
113.图7b示出了用于对连接到选定字线的存储器单元进行编程的图7a的方法的示例。步骤7002包括识别选定子块中的选定字线以用于编程(例如，响应于将存储器结构中的特定字线指定为数据存储目的地的编程命令)。该方法包括：识别连接到所选定子块的未选定子块7004；查找位于未选定子块的写入部分与未写入部分之间的边界7006；向未选定子块的写入部分的字线施加第一电压7008；以及如前所述，向未选定子块的未写入部分的字线施加第二电压7010。该方法还包括：在向未选定子块的字线施加第一电压和第二电压的同时，在所选定字线上施加一系列编程脉冲7014。例如，在施加v_od2和vbypass(如图6a至图6b所示)的同时，施加一个或多个编程脉冲以升高存储器单元的阈值电压(如图5所示)。
114.图7c示出了用于对连接到选定字线的存储器单元进行验证或读取的图7a的方法的示例。步骤7002包括识别选定子块中的选定字线以用于验证或读取。例如，在诸如图7b所示的编程步骤之后，在对连接到所选定字线的存储器单元进行编程期间，可发生此类验证步骤，使得由编程命令来指示所选定字线。可交替地执行此类编程步骤和验证步骤，直到完成编程操作为止。可通过读取命令(例如，用于沿着特定字线读取和返回存储在存储器单元中的数据的命令)指示用于读取的选定字线。该方法包括：识别连接到所选定子块的未选定子块7004；查找位于未选定子块的写入部分与未写入部分之间的边界7006；向未选定子块的写入部分的字线施加第一电压7008；以及如前所述，向未选定子块的未写入部分的字线施加第二电压7010。该方法还包括：在向未选定子块的字线施加第一电压和第二电压的同时，感测连接到所选定字线的存储器单元。例如，在如图6a至图6b所示施加v_od2和vbypass的同时，通过在所选定字线上施加图5的一个或多个验证电压vv1至vv7，同时在验证步骤中感测通过nand串811、815、817、819电流，或者通过在所选定字线上施加一个或多个读取电压vr1至vr7，同时在读取步骤中感测通过nand串811、815、817、819电流，从而沿着所选定字线感测存储器单元。
115.图7d示出了在诸如图6a至图6b的示例所示的结构中使用本技术的方法的示例。该方法包括：在包括延伸穿过两个或更多个竖直子块的nand串的非易失性存储器阵列中，识别连接到选定竖直子块的一个或多个未选定竖直子块7020；查找位于该一个或多个未选定竖直子块的编程部分与未编程部分之间的边界7022；并且在对所选定竖直子块中的非易失性存储器单元进行编程或感测期间，向该未选定竖直子块的连接到编程非易失性存储器单元的字线施加第一电压，以及向该未选定竖直子块的连接到未编程非易失性存储器单元的字线施加第二电压7024。
116.图7d中示出的步骤可由任何合适的控制电路执行，这些合适的控制电路包括例如控制电路110和/或读/写电路128；系统控制逻辑部件360、行控制电路320和/或列控制电路364。此类控制电路可被认为是用于以下的装置：在第一组数据字线的选定字线上施加读取电压或编程脉冲，以用于沿着所选定字线读取或编程存储器单元，同时向第二组数据字线中所有编程数据字线施加过驱动电压，以及向该第二组数据字线中所有未编程数据字线施加旁路电压。
117.可以任何合适的方式查找位于未选定子块的写入部分与未写入部分之间的边界。在一些存储器系统中，可保持控制信息以指示关于子块的特定信息。例如，控制信息可指示块是否完全编程(闭合)、部分编程(开放)或完全未编程(擦除)。在闭合或擦除未选定子块的情况下，可类似地处理所有字线，并且可向所有此类字线施加相同的电压(例如，可向闭合块的所有字线施加合适的过驱动电压(诸如v_od2)，并且可向擦除块的所有字线施加合适的旁路电压(诸如vbypass))。在开放子块的情况下，控制信息可指示写入部分与未写入部分之间的边界位于何处。在这种情况下，查找边界可包括访问相关的控制信息。在其他情况下，此类控制信息不可用或不可靠(例如，在意外断电之后，当控制信息可能在断电之前没有从易失性存储器保存到非易失性存储器时)，并且可搜索未选定子块以查找边界。
118.图8a示出了搜索连接到选定子块的未选定子块的方法(例如，用于查找图7a至图7c的步骤7006中的边界的方法)的第一示例。该方法包括向所选定子块的所有字线施加过驱动电压830(例如，向图6b中vsb1的wl6至wl11施加第一过驱动电压v_od1)。也可向除所搜索子块之外的任何其他未选定子块的所有字线施加过驱动电压(例如，7伏)，使得在所搜索子块之外的连接的nand串的所有存储器单元都导电(例如，当在图6a的未选定子块vsb0中搜索边界时，未选定子块vsb2的字线wl12至wl17可接收过驱动电压诸如v_od1或v_od2)。该方法包括：将变量“n”设置为零(n＝0)832，其中n指示被检查为编程/未编程的字线；向未选定子块的wln施加旁路电压(例如，0伏)834；以及向未选定子块的所有其他字线施加过驱动电压(例如，7伏)836。然后确定nand串是否正在导电838(例如，通过测量流过nand串811、815、817、819的电流)。因为即使在对存储器单元进行编程时，一些存储器单元也仍保持处于s0数据状态，所以单个导电nand串可能不足以指示沿着字线的存储器单元的未编程状态。可使用感测多个nand串的结果(例如，平均电流、超过预期电流的nand串的数量，或结果的一些其他组合)。如果nand串在wln上施加旁路电压时导电，则该wln连接到未编程存储器单元，并且边界位于wln和wln-1之间840。如果nand串在n＝0(子块的第一个字线)时导电，则在访问所选定子块的所选定字线时，擦除块，并且可向未选定子块的所有字线施加旁路电压(例如，vbypass)。如果nand串不导电，则确定字线wln是否为子块的最后一个字线，n＝最大值？842。如果n＝最大值，则未选定子块被完全编程(闭合)844，并且可在访问所选定子
块的所选定字线的同时，向未选定子块的所有字线施加过驱动电压(例如，v_od2)。如果wln不是最后一个字线(n≠最大值)，则n递增到n 1 846，并且检查下一个字线，直到找到边界或到达最后一个字线。
119.检查字线的顺序按编程顺序进行。因此，例如，在图6b中，在未选定子块vsb0中检查的第一个字线可以是wl0，然后是wl1、wl2等，使得所示编号指示检查的顺序。施加到wl0至wl3中的任一者的旁路电压不足以使nand串811、815、817、819导电(至少平均)，因为这些nand串被编程并且具有较高的阈值电压(例如，对应于图5的数据状态s1至s7)。施加到wl4的旁路电压足以使nand串811、815、817、819导电，因为只有未编程的存储器单元连接到wl4。因此，将图8a的方法应用于图6b的vsb0包括递增n直到n＝4，以及查找位于wl3至wl4之间的边界。在未选定子块vsb2中搜索边界时，wl12可以是被检查的第一个字线，然后是wl13、wl14等。可相应地偏置n的值(例如，可将n初始化为12而不是零)。在一些情况下(例如，使用中心输出编程)，可按不同的顺序检查字线，其中一些子块根据编程顺序从最低字线到最高字线进行检查，另一些子块根据编程顺序从最高字线到最低字线进行检查(例如，在一些子块中，n可以是偏置的并且可以是递减的而不是递增的)。
120.如图8a所示，虽然一次按顺序进行一个字线是查找边界的一种方式，但查找边界的另一种方式使用二进制搜索树，这可减少查找边界的步骤数。根据该方法，首先检查了子块居中处的字线，以确定该子块的哪一半包含边界。然后，检查该一半子块居中处的字线以确定哪个四分之一包含边界。连续的步骤将搜索区域减小一半，直到找到边界为止。
121.图8b示出了具有34个字线的子块，这些字线包括连接到编程存储器单元的7个字线(0至6)和连接到未编程存储器单元的25个字线(7至33)。使用顺序搜索可能需要对应于字线0至7的七个感测操作(按来自字线0的编程顺序进行)。如果边界较高，则将需要更多的步骤数(例如，如果边界位置是随机的，那么平均来看，边界将位于字线16至17之间，需要18个顺序步骤才能找到)。相反，使用二进制搜索方法包括在子块居中处，即在字线16处进行的第一次检查，该子块未被编程，指示边界位于子块的下半部分(位于0至16之间)。在下半部分居中处，即在字线8处进行的第二次检查，指示边界位于子块的下部四分之一(位于0至8之间)。在下部四分之一的居中处，即在字线4处进行的第三次检查，指示边界位于下部四分之一的上部部分(位于4至8之间)。在下部四分之一的上部部分的居中处，即在字线6处进行的第四次检查，指示边界高于字线6(位于6至8之间)。字线7的第五次检查指示边界低于字线7，使得边界被确定为位于字线6至字线7之间(例如，字线0至6连接到编程存储器单元，并且字线7至33连接到未编程存储器单元)。
122.图8c示出了实现二进制搜索操作的方法(例如，将图8b中示出的二进制搜索操作应用于图6a或图6b的未选定子块)。该方法包括：向选定子块(例如，包含用于编程或感测的所选定字线的子块)的所有字线施加过驱动电压850；以及将第一变量l设置为0并且将第二变量h设置为n：设置l＝0并且设置h＝n 852。这些变量分别对应于待搜索范围内的最低字线(wll)和待搜索范围内的最高字线(wlh)。可将这些变量初始化为子块中的最低字线(wl0)和子块中的最高字线(wln，其中子块中存在n 1个字线，例如，在图8b的示例中n＝33)。因此，待搜索的初始范围包括子块的所有字线。确定l 1是否小于h 854，并且如果是(例如，在初始化时l 1＝1，1《34)，则将变量n(对应于待检查的字线)设置为(l h)/2 856(例如，wl16，其是图8a中第一次检查的目标)。该方法包括：向wln施加旁路电压(例如，0伏)
858；向未选定子块的所有其他字线施加过驱动电压(例如，7伏)860；以及确定nand串是否导电862(例如，通过感测通过nand串的电流)。如果nand串导电，则wln连接到未编程存储器单元，使得边界位于wln下方，并且通过设置h＝n来将下一个搜索区域的上边界设置在wln处864。如果nand串不导电，则wln连接到编程存储器单元，使得边界位于wln上方，并且通过设置l＝n来将下一个搜索区域的下边界设置在wln处866。然后用h或l的新值确定是否l 1《h 854。如果l 1保持小于h(例如，在图8b的第一次检查之后，1《16)，则将n设置为具有新值的(l h)/2(例如，对于图8b的第二次检查，n＝8)，并且通过向wln施加旁路电压858、向未选定子块的所有其他字线施加过驱动电压860，以及确定nand串是否导电862，从而感测wln。如果nand串导电，则将h设置为n 846(例如，在图8b的第二次检查之后，将n设置为8，使得范围为wl0至wl8)，并且如果nand串不导电，则将l设置为n 866(例如，在图8a的wl4的第三次检查之后，将l设置为4，使得范围从wl4至wl8)。该方法继续进行，直到在步骤854处确定l 1《h不是真的(例如，当第五次检查后将h设置为7，并且第四次检查后将l设置为6时，则l 1＝h)，然后确定边界位于wll至wlh之间868(例如，位于图8b的wl6至wl7之间)。
123.在一些实施方案中，可存储边界搜索的结果，使得不必重复搜索(例如，如图8a至图8c所示)。例如，在包括多个编程步骤和验证步骤的编程操作中，一旦在子块中找到边界，则可在整个编程操作中使用该边界(例如，该边界的位置可由控制电路存储并且根据需要进行检索)。控制电路(诸如控制电路110和/或读/写电路128)可被配置为存储此类位置信息，并且根据所存储的位置信息来施加字线电压。
124.图9是示出了可由控制电路(例如，由控制电路110和/或读/写电路128；系统控制逻辑部件360、行控制电路320和/或列控制电路364；或其他合适的控制电路，这些控制电路可能与正在访问的存储器结构位于同一管芯上、可能位于不同管芯上或者某些组合)施加以对存储器结构中的存储器单元进行编程的特定电压的示例性时序图。所示的电压包括：向选定竖直子块的字线施加的电压，以及向连接到所选定竖直子块的一个或多个未选定竖直子块的字线施加的电压(例如，如图6a至图6b所示)。一开始，在时间t0处，所有图示的电压均为0伏。随后，在时间t1处，位线电压(bl或vbl)增加到vddsa(例如，约2伏至2.5伏)，漏极选择栅极电压(sgd或vsgd)增加到vsgd(例如，2.5伏)，源极选择栅极电压sgs保持在0伏，并且源极线电压(celsrc或vcsrc)增加到vddsa(例如，约2伏至2.5伏)。
125.在所选定竖直子块(例如，图6a的vsb0)中，所选定字线(例如，wl3)上的电压增加到vpgm(例如，编程脉冲)，编程字线(例如，连接到编程存储器单元的字线wl4至wl5)上的电压增加到第一过驱动电压v_od1(例如，介于8伏至10伏之间或约9伏)，并且未编程字线(例如，连接到未编程存储器单元的字线wl0至wl2)上的电压也增加到v_od1。在其他示例中，可向所选定子块中连接到编程存储器单元的字线和连接到未编程存储器单元的字线施加不同电压。
126.在未选定竖直子块(例如，图6a的vsb1)中，连接到编程存储器单元的字线(例如，wl6至wl8)和连接到未编程存储器单元的字线(例如，wl9至wl11)接收不同的电压。可通过任何合适的方法来识别此类未选定子块的编程部分和未编程部分，这些方法包括如关于图8a至图8c所述的搜索。在编程字线上施加过驱动电压v_od2(例如，小于第一过驱动电压v_od1的电压，诸如介于6伏至8伏之间，或约7伏)。在未编程字线上施加旁路电压(例如，介于4伏至6伏之间或约5伏)。所有图示的电压在时间t2处返回到0伏，并且保持在0伏，直到达到
至少时间t3，此时可执行后续步骤(例如，用于确定编程步骤是否足够或是否需要另一个编程步骤的验证步骤)。
127.图10是示出了可由控制电路(例如，由控制电路110和/或读/写电路128；系统控制逻辑部件360、行控制电路320和/或列控制电路364；或其他合适的控制电路，这些控制电路可能与正在访问的存储器结构位于同一管芯上、可能位于不同管芯上或者某些组合)施加以对存储器结构中的存储器单元(例如，在读取或验证期间)进行感测的特定电压的示例性时序图。所示的电压包括：向选定子块的字线施加的电压，以及向连接到所选定子块的一个或多个未选定子块的字线施加的电压(例如，如图6a至图6b所示)。一开始，在时间t0处，所有图示的电压均为0伏。随后，在时间t1处，位线电压(bl或vbl)增加到vbl(例如，约3伏)，漏极选择栅极电压(sgd或vsgd)增加到vsg(例如，8伏)，源极选择栅极电压sgs也增加到vsg，并且源极线电压(celsrc或vcsrc)保持在0伏。
128.在所选定竖直子块(例如，图6a的vsb0)中，所选定字线(例如，wl3)上的电压增加到vcg(例如，读取电压vr1至vr7或验证电压vv1至vv7，在该示例中为1伏)，编程字线(例如，连接到编程存储器单元的字线wl4至wl5)上的电压增加到过驱动电压v_od2(例如，介于6伏至8伏之间或约7伏)，并且未编程字线(例如，连接到未编程存储器单元的字线wl0至wl2)上的电压也增加到v_od2。在其他示例中，可向所选定子块中连接到编程存储器单元的字线和连接到未编程存储器单元的字线施加不同电压。
129.在未选定竖直子块(例如，图6a的vsb1)中，连接到编程存储器单元的字线(例如，wl6至wl8)和连接到未编程存储器单元的字线(例如，wl9至wl11)接收不同的电压。可通过任何合适的方法来识别此类未选定子块的编程部分和未编程部分，这些方法包括如关于图8a至图8c所述的搜索。在编程字线上施加过驱动电压v_od2(例如，介于6伏至8伏之间，或约7伏)。在未编程字线上施加旁路电压(例如，介于2伏至4伏之间或约3伏)。所有图示的电压在时间t2处返回到0伏，并且保持在0伏，直到达到至少时间t3，此时可执行后续步骤(例如，如果验证指示需要进一步编程，则执行后续编程步骤；或者使用处于不同电平的vcg来执行后续读取步骤)。
130.一个实施方案包括一种装置，该装置包括控制电路，该控制电路被配置为连接到第一竖直子块的第一字线和第二竖直子块的第二字线，该第一竖直子块和该第二竖直子块包括串联连接在nand串中的存储器单元，每个nand串包括与连接到第二字线的存储器单元串联的耦接到第一字线的存储器单元，该控制电路被配置为：沿着该第一竖直子块的选定第一字线编程或感测存储器单元，同时向该第二竖直子块中连接到编程存储器单元的一个或多个第二字线施加第一电压，以及向该第二竖直子块中连接到未编程存储器单元的一个或多个第二字线施加第二电压。
131.该控制电路可被进一步配置为识别位于该第二竖直子块的连接到编程存储器单元的第二字线与连接到未编程存储器单元的第二字线之间的边界。该控制电路可被进一步配置为通过在这些第二字线的二进制搜索中感测该第二竖直子块的第二字线来识别边界。该控制电路可被进一步配置为通过在这些第二字线的顺序搜索中感测该第二竖直子块的第二字线来识别边界。第一电压可以是过驱动电压，该过驱动电压足以接通被编程到所有数据状态的存储器单元，并且第二电压可以是旁路电压，该旁路电压足以接通未编程存储器单元，但不足以接通被编程到一个或多个数据状态的存储器单元。该控制电路可被进一
步配置为向第一竖直子块的未选定第一字线施加第三电压，该第三电压可以是过驱动电压，该过驱动电压足以接通被编程到所有数据状态的存储器单元，并且该第三电压可大于第一电压。该控制电路可被进一步配置为沿着第一竖直子块的所选定第一字线对存储器单元进行编程，同时施加约6伏至8伏的第一电压、约4伏至6伏的第二电压和约8伏至10伏的第三电压。该控制电路可被进一步配置为沿着第一竖直子块的所选定第一字线感测存储器单元，同时施加约6伏至8伏的第一电压、约2伏至4伏的第二电压和约6伏至8伏的第三电压。该控制电路可被进一步配置为独立地擦除第一竖直子块和第二竖直子块，并且被配置为将逻辑上不相关的数据分配给第一竖直子块和第二竖直子块，使得第一竖直子块和第二竖直子块的写入擦除周期计数彼此独立。
132.示例性方法包括：在包括延伸穿过两个或更多个竖直子块的nand串的非易失性存储器阵列中，识别连接到选定竖直子块的一个或多个未选定竖直子块；查找位于该一个或多个未选定竖直子块的编程部分与未编程部分之间的边界；并且在对所选定竖直子块中的非易失性存储器单元进行编程或感测期间，向未选定竖直子块的在编程部分中的字线施加第一电压，以及向未选定竖直子块的在未编程部分中的字线施加第二电压。
133.第一电压可能高于第二电压。该方法还可包括在对非易失性存储器单元进行编程期间，向所选定竖直子块的选定字线施加一个或多个编程脉冲，同时向所选定竖直子块的未选定字线施加第三电压，该第三电压高于第一电压和第二电压。该方法还可包括在感测非易失性存储器单元时，向所选定竖直子块的未选定字线施加第三电压，该第三电压等于或大于第一电压。该方法还可包括在编程或感测期间，向连接到编程非易失性存储器单元的字线施加第一电压，以及向连接到一个或多个附加竖直子块中的未编程非易失性存储器单元的字线施加第二电压，该一个或多个附加竖直子块与所选定竖直子块共享nand串。查找边界可包括对未选定竖直子块的字线执行二进制搜索。查找边界可包括对未选定竖直子块的字线执行顺序搜索。
134.示例性非易失性存储设备包括：存储器单元的多个nand串，每个nand串具有第一组数据存储器单元、第二组数据存储器单元和位于该第一组数据存储器单元与该第二组数据存储器单元之间的第一非数据晶体管；多个字线，这些字线连接到数据存储器单元，这些字线包括连接到该第一组数据存储器单元的第一组数据字线和连接到该第二组数据存储器单元的第二组数据字线；和用于以下的装置：在该第一组数据字线的选定字线上施加读取电压或编程脉冲，以沿着所选定字线读取或编程存储器单元，同时向该第二组数据字线中的所有编程数据字线施加过驱动电压，以及向该第二组数据字线中的所有未编程数据字线施加旁路电压。
135.非易失性存储设备还可包括用于以下的装置：通过以串行或二进制搜索模式来搜索该第二组数据字线，从而识别该第二组数据字线中的编程数据字线和未编程数据字线。所述多个nand串中的每个nand串还可包括至少第三组数据存储器单元和位于该第二组数据存储器单元与该第三组数据存储器单元之间的第二非数据晶体管；所述多个字线还可包括连接到该第三组数据存储器单元的第三组数据字线。过驱动电压可为约7伏，并且旁路电压可在约3伏至约5伏的范围内。
136.出于本文件的目的，说明书中提到“实施方案”、“一个实施方案”、“一些实施方案”或“另一个实施方案”可用于描述不同的实施方案或相同的实施方案。
137.出于本文件的目的，连接可为直接连接或间接连接(例如，经由一个或多个其他部件)。在一些情况下，当元件被提及连接或耦接到另一个元件时，该元件可直接连接到另一个元件，或者经由居间元件间接连接到另一个元件。当元件被提及直接连接到另一个元件时，则在该元件与另一个元件之间没有居间元件。如果两个设备是直接连接或间接连接的，则两个设备是“通信”的，使得它们能够在它们之间进行电子信号通信。
138.出于本文档的目的，术语“基于”可理解为“至少部分地基于”。
139.出于本文档的目的，在没有附加上下文的情况下，诸如“第一”对象、“第二”对象和“第三”对象的数字术语的使用可能不意味着对象的排序，而是可用于识别目的以识别不同的对象。
140.出于本文档的目的，对象的术语“组”可指一个或多个对象的“组”。
141.出于说明和描述的目的，已提供了上述详细描述。其并非旨在详尽的或旨在限制本发明所公开的精确形式。根据以上教导内容，很多修改和变型都是可能的。选择所述实施方案以便最好地解释所建议的技术的原理及其实际应用，从而使本领域的其他技术人员能够在各种实施方案中和适合于设想的具体使用的各种修改中最好地利用它。本发明的范围旨在由所附权利要求书限定。