多层陶瓷电子组件的制作方法

多层陶瓷电子组件
1.本技术是申请日为2018年12月13日、申请号为201811523884.3的发明专利申请“多层陶瓷电子组件”的分案申请。
技术领域
2.本公开涉及多层陶瓷电子组件。


背景技术：

3.多层陶瓷电子组件已经广泛用作计算机、个人数字助理(pda)、蜂窝电话等的信息技术(it)组件，原因在于其具有小尺寸、实现高电容、可易于安装且已经广泛用作电子组件，并且因为其具有高可靠性和高强度特性。
4.包括在多层陶瓷电子组件中的陶瓷主体的防潮可靠性和硬度可能在内电极烧结之后因收缩而劣化。


技术实现要素：

5.本公开的一方面可提供一种多层陶瓷电子组件，所述多层陶瓷电子组件通过在陶瓷主体中相比内电极更靠近外部的区域(宽度方向上的边缘区域和/或覆盖区域)中包括第二相，根据所述第二相的物理交联效应和磷酸基型的低温化学烧结效应，能够提高防潮可靠性和硬度。
6.根据本公开的一方面，一种多层陶瓷电子组件可包括：陶瓷主体，包括介电层以及第一内电极和第二内电极，所述介电层设置在所述第一内电极与所述第二内电极之间，所述第一内电极和所述第二内电极交替地堆叠并分别暴露于一个侧表面和另一侧表面；以及第一外电极和第二外电极，设置在所述陶瓷主体的外表面上，以分别连接到所述第一内电极和所述第二内电极，其中，所述陶瓷主体包括所述第一内电极和所述第二内电极在厚度方向上重叠的重叠区域，以及位于所述重叠区域的在宽度方向上的一侧和另一侧上的宽度方向上的边缘区域，并且所述宽度方向上的边缘区域包括磷酸基第二相。
7.根据本公开的另一方面，一种多层陶瓷电子组件可包括：陶瓷主体，包括介电层以及第一内电极和第二内电极，所述介电层设置在所述第一内电极与所述第二内电极之间，所述第一内电极和第二内电极交替地堆叠并分别暴露于一个侧表面和另一侧表面；以及第一外电极和第二外电极，设置在所述陶瓷主体的外表面上，以分别连接到所述第一内电极和所述第二内电极，其中，所述陶瓷主体包括所述第一内电极和所述第二内电极在厚度方向上重叠的重叠区域，以及位于所述重叠区域的在厚度方向上的一侧和另一侧上的覆盖区域，并且所述覆盖区域包括磷酸基第二相。
附图说明
8.通过以下结合附图进行的详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：
9.图1是示出根据本公开的示例性实施例的多层陶瓷电子组件的透视图；
10.图2是沿图1的线a-a’截取的截面图；
11.图3是图2的区域s的放大视图；
12.图4a至图4g是示出根据本公开的示例性实施例的多层陶瓷电子组件的第二相的各种分布的示图；
13.图5是示出根据本公开的示例性实施例的多层陶瓷电子组件的安装形式的透视图；
14.图6a是示出不包括磷酸基第二相的宽度方向上的边缘区域的扫描电子显微镜(sem)图；
15.图6b是示出包括磷酸基第二相的宽度方向上的边缘区域的sem图；
16.图6c是示出不包括磷酸基第二相的覆盖区域的电子探针显微分析(epma)映射图；以及
17.图6d是示出包括磷酸基第二相的覆盖区域的epma映射图。
具体实施方式
18.在下文中，现将参照附图详细地描述本公开的示例性实施例。
19.图1是示出根据本公开的示例性实施例的多层陶瓷电子组件的透视图，图2是沿图1的线a-a’截取的截面图，并且图3是图2的区域s的放大视图。
20.参照图1至图3，根据本公开的示例性实施例的多层陶瓷电子组件100可包括陶瓷主体110以及第一外电极131和第二外电极132。
21.陶瓷主体110可成形为六面体，该六面体具有在长度方向l上的两个侧面、在宽度方向w上的两个侧面以及在厚度方向t上的两个侧面。可通过沿着厚度方向t堆叠多个介电层111然后烧结所述多个介电层111而形成陶瓷主体110。陶瓷主体110的形状和尺寸以及堆叠的介电层111的数量(一个或更多个)不限于本公开的示例性实施例中所示出的。
22.设置在陶瓷主体110中的所述多个介电层111可处于烧结状态中。相邻的介电层111可彼此一体化，使得在不使用扫描电子显微镜(sem)的情况下介电层之间的边界不是显而易见的。
23.例如，陶瓷主体110可成形为具有八个圆的顶点的六面体。因此，可提高陶瓷主体110的耐久性和可靠性，并且可提高第一外电极131和第二外电极132在角部处的结构可靠性。
24.介电层111的厚度可根据多层陶瓷电子组件(例如，多层陶瓷电容器)100的电容设计而任意改变，并且介电层111可包括高k(介电常数)的陶瓷粉末，例如，钛酸钡(batio3)基粉末或钛酸锶(srtio3)基粉末。然而，介电层111的材料不限于此。此外，为了本公开的目的，可将各种陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等添加到陶瓷粉末中。
25.用于形成介电层111的陶瓷粉末的平均粒径不受特别限制，但可被调节，以实现本公开的目的。例如，陶瓷粉末的平均粒径可被调节为400nm或更小。因此，根据本公开的示例性实施例的多层陶瓷电子组件100可用作对小型化和高容量有很高要求的部件(如it部件)。
26.例如，可通过将利用诸如，钛酸钡(batio3)的粉末形成的浆料涂覆到载体膜并使
浆料干燥而制备多个陶瓷片来形成介电层111。可通过混合陶瓷粉末、粘合剂和溶剂来制作浆料并通过刮刀法将浆料制成具有几μm厚度的片状来制造陶瓷片，但陶瓷片的制造方法不限于此。
27.第一内电极121和第二内电极122可具有至少一个第一内电极121和至少一个第二内电极122，所述至少一个第一内电极121与所述至少一个第二内电极122具有彼此不同的极性，并且第一内电极121和第二内电极122可形成为具有预定厚度，并且，沿着陶瓷主体110的厚度方向t堆叠的所述多个介电层111被分别设置在第一内电极121与第二内电极122之间。
28.可通过印刷包括导电金属的导电膏而形成第一内电极121和第二内电极122，使第一内电极121和第二内电极122沿着介电层111的堆叠方向交替地堆叠并分别暴露于陶瓷主体110的在长度方向l上的一侧和另一侧，并且可通过设置在第一内电极121与第二内电极122之间的介电层111而使第一内电极121与第二内电极122彼此电绝缘。
29.也就是说，第一内电极121和第二内电极122可通过分别暴露于陶瓷主体110的在长度方向上的两个侧面的相应部分而分别电连接到第一外电极131和第二外电极132，第一外电极131和第二外电极132形成陶瓷主体110的在长度方向上的两个侧面上。
30.例如，第一内电极121和第二内电极122可利用用于内电极的导电膏形成，所述导电膏包括具有0.1μm至0.2μm的平均粒径以及40％至50％的重量的导电金属粉末，但第一内电极121和第二内电极122不是必须如上所述地形成。
31.可通过印刷方法等将用于内电极的导电膏涂敷在陶瓷片上以形成内电极图案。作为印刷导电膏的方法，可使用丝网印刷方法、凹版印刷方法等。然而，印刷导电膏的方法不限于此。其上印有内电极图案的陶瓷片可堆叠200层至300层，然后被压缩和烧结以制造陶瓷主体110。
32.因此，如果将电压施加到第一外电极131和第二外电极132，则电荷可在彼此面对的第一内电极121和第二内电极122之间累积。在这种情况下，多层陶瓷电子组件100的电容可与第一内电极121和第二内电极122彼此重叠的区域的面积成比例。
33.也就是说，即使在尺寸相同的电子组件(例如，电容器)中，当第一内电极121和第二内电极122彼此重叠的区域的面积尽可能地大时，电容也可尽可能地大。
34.可根据用途确定第一内电极121和第二内电极122中的每个的平均厚度，并且第一内电极121和第二内电极122中的每个的平均厚度可以是例如0.4μm或更小。此外，第一内电极121和第二内电极122的层数可以是400层或更多。因此，根据本公开的示例性实施例的多层陶瓷电子组件100可用作对小型化和高电容有很高要求的部件(如it部件)。
35.可根据用途确定介电层111的平均厚度，并且介电层111的平均厚度可以是例如0.4μm或更小。由于介电层111的厚度对应于第一内电极121和第二内电极122之间的间隙，所以多层陶瓷电子组件100的电容可随着介电层111的厚度减小而增大。
36.同时，在形成第一内电极121和第二内电极122的导电膏中所包括的导电金属可利用镍(ni)、铜(cu)、钯(pd)、银(ag)、铅(pb)、铂(pt)等单独形成或利用它们的合金形成。然而，导电金属不限于此。
37.第一外电极131和第二外电极132中的每个可设置在陶瓷主体110的外表面上，以便分别连接到第一内电极121和第二内电极122，并且可被配置为分别在第一内电极121与
基板之间进行电连接和在第二内电极122与基板之间进行电连接。
38.为了结构可靠性、易于安装在基板上、抵抗外部的耐用性、耐热性和等效串联电阻(esr)中的至少一些，第一外电极131和第二外电极132的每个可包括第一镀覆层131c和第二镀覆层132c。
39.例如，可通过溅射或电解沉积形成第一镀覆层131c和第二镀覆层132c。然而，第一镀覆层131c和第二镀覆层132c不是必须如上所述地形成。
40.例如，第一镀覆层131c和第二镀覆层132c可包含最多的镍，并且第一镀覆层131c和第二镀覆层132c可利用铜(cu)、钯(pd)、铂(pt)、金(au)、银(ag)或铅(pb)等单独形成或利用它们的合金形成，但不受限制。
41.同时，第一外电极131和第二外电极132还可分别包括第一基底电极层131a和第二基底电极层132a，第一基底电极层131a设置在第一内电极121与第一镀覆层131c之间，并且至少部分地接触陶瓷主体110的外侧，第二基底电极层132a设置在第二内电极122与第二镀覆层132c之间，并且至少部分地接触陶瓷主体110的外侧。
42.第一基底电极层131a和第二基底电极层132a相对于第一镀覆层131c和第二镀覆层132c可容易地结合到第一内电极121和第二内电极122，使得对第一内电极121和第二内电极122的接触电阻可降低。
43.第一基底电极层131a可设置在第一外电极131中的第一镀覆层131c的内部的区域中，并且第二基底电极层132a可设置在第二外电极132中的第二镀覆层132c的内部的区域中。
44.例如，可利用第一镀覆层131c(或第一镀覆层131c和其他导电层)覆盖第一基底电极层131a，以使第一基底电极层131a不会暴露到多层陶瓷电子组件100的外部，并且可利用第二镀覆层132c(或第二镀覆层132c和其他导电层)覆盖第二基底电极层132a，以使第二基底电极层132a不会暴露到多层陶瓷电子组件100的外部。
45.例如，可通过在在陶瓷主体110的厚度方向t上的至少一个表面上印刷包括导电金属的导电膏的方法或者浸渍包括金属成分的膏体的方法而形成第一基底电极层131a和第二基底电极层132a，并且还可通过片转印法和垫转印法而形成第一基底电极层131a和第二基底电极层132a。
46.例如，第一基底电极层131a和第二基底电极层132a可利用铜(cu)、镍(ni)、钯(pd)、铂(pt)、金(au)、银(ag)、铅(pb)等单独形成或利用它们的合金形成。
47.第一外电极131还可包括设置在第一基底电极层131a与第一镀覆层131c之间的第一导电树脂层131b，第二外电极132还可包括设置在第二基底电极层132a与第二镀覆层132c之间的第二导电树脂层132b。
48.由于第一导电树脂层131b和第二导电树脂层132b比第一镀覆层131c和第二镀覆层132c具有相对更高的柔性，所以第一导电树脂层131b和第二导电树脂层132b可保护受到外部物理冲击或弯曲冲击的多层陶瓷电子组件100，并且通过吸收在基板上进行安装时施加的应力或拉应力而防止外电极破裂。
49.例如，第一导电树脂层131b和第二导电树脂层132b可具有这样的结构：在该结构中，导电颗粒(诸如，铜(cu)、镍(ni)、钯(pd)、金(au)、银(ag)和铅(pb))被包含在具有高柔性的树脂(诸如，玻璃和环氧树脂)中，因此可具有高柔性和高导电性。
50.第一外电极131还可包括设置在第一镀覆层131c的外表面上的第一锡镀层131d，第二外电极132还可包括设置在第二镀覆层132c的外表面上的第二锡镀层132d。第一锡镀层131d和第二锡镀层132d可进一步提高结构可靠性、安装在基板上的容易性、抵抗外部的耐用性、耐热性和等效串联电阻值中的至少一些。
51.图4a至图4g是示出根据本公开的示例性实施例的多层陶瓷电子组件的第二相的各种分布的示图。
52.图4b、图4d和图4f是沿图4a的线i-i'截取的截面图，并且图4c、图4e和图4g是沿图4a的线ii-ii'截取的截面图。
53.参照图4a和图4b，陶瓷主体110包括：第一内电极121和第二内电极122在厚度方向上重叠的重叠区域la，以及位于重叠区域la的在宽度方向上的一侧和另一侧上的宽度方向上的边缘区域mw。
54.宽度方向上的边缘区域mw可包括磷酸基第二相sw。例如，宽度方向上的边缘区域mw可具有在宽度方向上的小的厚度(如10μm或更小)。当宽度方向上的边缘区域mw的宽度方向的厚度小时，重叠区域la与陶瓷主体110的面积比可增大，因此多层陶瓷电子组件100的电容可增大。
55.当宽度方向上的边缘区域mw的宽度方向上的厚度小时，宽度方向上的边缘区域mw的防潮可靠性和硬度通常会劣化。然而，根据本公开的示例性实施例的多层陶瓷电子组件包括包含磷酸基第二相sw的宽度方向上的边缘区域mw，使得即使宽度方向上的边缘区域mw的宽度方向上的厚度小，也可防止防潮可靠性和硬度劣化。
56.磷酸基第二相sw可与相邻的磷酸基第二相物理地交叉，以物理地关联到相邻的磷酸基第二相。因此，陶瓷主体110可很好地承受外部物理冲击，并且可封挡湿气进入陶瓷主体110中的渗透路径。
57.此外，根据磷酸类的低温化学烧结效应，磷酸基第二相sw可提高陶瓷主体110的晶粒密度。因此，陶瓷主体110可很好地承受外部物理冲击，并且可以封挡湿气进入陶瓷主体110中的渗透路径。
58.也就是说，磷酸基第二相sw可比其它第二相更大程度地提高陶瓷主体110的防潮可靠性和硬度。
59.磷酸基第二相sw可具有针形形状或菱形形状，所述针形形状或菱形形状具有长轴d1和短轴d2。当长轴d1的长度为大于等于0.5μm且小于等于2μm时，磷酸基第二相sw可大大提高陶瓷主体110的防潮可靠性和硬度。
60.例如，可通过调节在形成陶瓷主体110时的氧分压来调节磷酸基第二相sw的长轴d1的长度，但不限于此。例如，可通过根据添加元素(诸如，ba和si)的含量是多少调节p的含量和/或调节添加元素的含量，来调节磷酸基第二相sw的长轴d1的长度。
61.磷酸基第二相sw还可包括ba和si，其中，ba和si可提高磷酸基第二相sw的长轴d1的长度和/或磷酸基第二相sw的分布率的控制可靠性。磷酸基第二相的分布率可指在一个单位体积中磷酸基第二相的数量。
62.陶瓷主体110可包括覆盖区域lc，所述覆盖区域lc位于重叠区域la的在厚度方向上的一侧和另一侧上。
63.参照图4c，覆盖区域lc可包括磷酸基第二相sc。例如，覆盖区域lc可具有厚度方向
上的小的厚度(如20μm或更小)。当覆盖区域lc的厚度方向的厚度小时，重叠区域la与陶瓷主体110的面积比可增大，因此陶瓷主体110的电容可增大。
64.当覆盖区域lc的厚度方向上的厚度小时，覆盖区域lc的防潮可靠性和硬度通常会劣化。然而，根据本公开的示例性实施例的多层陶瓷电子组件包括包含磷酸基第二相sc的覆盖区域lc，使得即使覆盖区域lc的厚度方向上的厚度小时，也可防止防潮可靠性和硬度劣化。
65.覆盖区域lc中所包括的磷酸基第二相sc的防潮可靠性和硬度的改进原理、长轴的长度以及添加元素可类似于宽度方向上的边缘区域mw中所包括的磷酸基第二相sw的防潮可靠性和硬度的改进原理、长轴的长度以及添加元素。
66.参照图4d和图4e，陶瓷主体110包括：包含磷酸基第二相sw的宽度方向上的边缘区域mw、包含磷酸基第二相sc的覆盖区域lc、以及长度方向上的边缘区域m
l
。在长度方向上的边缘区域m
l
中，仅第一内电极121彼此重叠或仅第二内电极122彼此重叠。边缘区域m
l
可包括磷酸基第二相s
l
，使得即使边缘区域m
l
的长度方向上的厚度相对小，防潮可靠性和硬度也不会劣化。
67.因此，可进一步提高陶瓷主体110的防潮可靠性和硬度。
68.参照图4f和图4g，宽度方向上的边缘区域mw的磷酸基第二相sw的分布率和/或厚度方向上的覆盖区域lc的磷酸基第二相sc的分布率大于重叠区域la的磷酸基第二相sa的分布率，和/或，长度方向上的边缘区域m
l
的磷酸基第二相s
l
的分布率大于第一内电极121和第二内电极122彼此重叠的区域的磷酸基第二相sa的分布率。
69.因此，可进一步增大防潮可靠性和硬度相对于用于形成陶瓷主体110的磷酸基第二相的成本的改善率。
70.同时，第一外电极131和第二外电极132的厚度可小至20μm或更小。结果是，多层陶瓷电子组件可小型化，并且可降低多层陶瓷电子组件的制造成本。
71.当第一外电极131和第二外电极132的厚度小时，陶瓷主体110的防潮可靠性和硬度通常会劣化。然而，陶瓷主体110包括磷酸基第二相，使得即使第一外电极131和第二外电极132的厚度小时，也可防止防潮可靠性和硬度劣化。
72.图5是示出根据本公开的示例性实施例的多层陶瓷电子组件的安装形式的透视图。
73.参照图5，根据本公开的示例性实施例的多层陶瓷电子组件100可电连接到基板210，基板210包括分别连接到第一外电极131和第二外电极132的第一焊料和第二焊料230。
74.例如，基板210可包括第一电极焊盘221和第二电极焊盘222，并且第一焊料和第二焊料230可分别设置在第一电极焊盘221和第二电极焊盘222上。
75.如果陶瓷主体110的角部是圆的，则当第一焊料和第二焊料230填充到与陶瓷主体110的圆的角部相对应的额外空隙中时，第一焊料和第二焊料230可稳固地连接到第一外电极131和第二外电极132。
76.根据回流焊工艺，第一焊料和第二焊料230还可紧固地结合到第一外电极131和第二外电极132。根据本公开的示例性实施例的多层陶瓷电子组件100可具有安装可靠性，同时还具有相对薄的第一外电极131和第二外电极132，以防止第一焊料和第二焊料230在回流焊期间断开连接。
77.图6a是示出不包括磷酸基第二相的宽度方向上的边缘区域的扫描电子显微镜(sem)图，图6b是示出包括磷酸基第二相的宽度方向上的边缘区域的sem图，图6c是示出不包括磷酸基第二相的覆盖区域的电子探针显微分析(epma)映射图，并且图6d是示出包括磷酸基第二相的覆盖区域的epma映射图。
78.由于在陶瓷主体中的一些区域(例如，根据图6b的宽度方向上的边缘区域以及根据图6d的覆盖区域)中的磷酸基第二相，因此，分别与图6a和图6c中示出的示例相比，多层陶瓷电子组件可提高防潮可靠性和硬度。
79.如上所述，根据本公开的示例性实施例，通过在陶瓷主体中比内电极更靠近外部的区域(边缘区域和/或覆盖区域)中包括磷酸基第二相，根据磷酸基第二相的物理交联效应和磷酸型的低温化学烧结效应，多层陶瓷电子组件可提高防潮可靠性和硬度。
80.虽然以上已经示出并描述了示例性实施例，但是对于本领域技术人员而言显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。