显示面板及其数据驱动电路、驱动方法和电子设备与流程

1.本技术属于显示技术领域，具体涉及一种显示面板及其数据驱动电路、驱动方法和电子设备。


背景技术：

2.随着显示技术的日趋发展，有机发光二极管(organiclight-emittingdiode，oled)显示面板逐渐成为主流。现有技术中的oled面板设置有像素电路和数据驱动电路，其中数据驱动电路输出的数据信号可以为像素电路中的存储电容提供充电信号。但受驱动电路中伽马模块以及面板rc(电阻电容)的运行延时影响，导致存储电容的充电时间不足，由此影响了显示面板的显示效果。


技术实现要素：

3.本技术旨在提供一种显示面板及其数据驱动电路、驱动方法和电子设备，旨在改善延时导致的存储电容充电时间不足的问题，提升面板的显示效果。
4.第一方面，本技术实施例提出了一种数据驱动电路，包括信号输入模块、信号处理模块和电连接于像素电路的信号输出模块；其中，
5.信号输入模块，可以用于获取图像数据，图像数据可以包括串行的第一组元数据和第二组元数据；
6.信号处理模块，可以与信号输入模块电连接，信号处理模块可以用于在接收到第一使能信号的情况下，从信号输入模块获取第二组元数据，并对第二组元数据进行处理，得到第一数据信号，第一使能信号的使能时段位于第一时段内，第一时段为信号输出模块向像素电路输出第二数据信号的延时时段，第二数据信号为信号处理模块对第一组元数据进行处理所得到的数据信号。
7.第二方面，本技术实施例提出了一种显示面板，显示面板包括如上述第一方面的数据驱动电路。
8.第三方面，本技术实施例提出了一种电子设备，电子设备包括如上述第一方面的数据驱动电路或者如上述第二方面的显示面板。
9.第四方面，本技术实施例还提出了一种显示面板的驱动方法，方法包括：
10.在对第一组元数据进行处理后的第一时段内且接收到第一使能信号的情况下，从图像数据中获取第二组元数据，并对第二组元数据进行处理，得到第一数据信号；
11.其中，第一时段为向像素电路输出第二数据信号的延时时段，第二数据信号为对第一组元数据进行处理所得到的数据信号，图像数据包括串行的第一组元数据和第二组元数据。
12.在本技术的实施例中，通过在数据驱动电路中设置信号输入模块、信号处理模块和电连接于像素电路的信号输出模块，其中，信号输入模块，能够获取图像数据，该图像数据中可以包括串行的第一组元数据和第二组元数据；信号处理模块，与信号输入模块电连
接，能够在接收到第一使能信号的情况下，从信号输入模块获取第二组元数据，并对第二组元数据进行处理，得到第一数据信号。而因为第一使能信号的使能时段位于信号输出模块向像素电路输出第二数据信号的延时时段内，该第二数据信号又是信号处理模块对第一组元数据进行处理所得到的数据信号，该第一组元数据与第二组元数据串行。因此能够在向像素电路输出第二数据信号的延时时段内，触发信号处理模块实现下一组数据信号的获取，由此考虑了数据驱动电路输出数据信号时的延时影响，通过提前处理信号增加了存储电容的充电时间，帮助改善显示面板的显示效果。
13.本技术的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本技术的实践了解到。
附图说明
14.本技术的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
15.图1是根据本技术实施例的数据驱动电路所涉及的像素电路的一个电路结构示意图；
16.图2是根据本技术实施例的数据驱动电路所涉及的像素电路的一个信号时序图；
17.图3是根据本技术实施例的数据驱动电路的一个模块结构示意图；
18.图4是根据本技术实施例的数据驱动电路的信号时序图；
19.图5是根据本技术实施例的数据驱动电路的另一个模块结构示意图。
20.附图标记：
21.像素电路10；驱动模块11；发光控制模块12；初始化模块13；数据写入模块14；补偿模块15；复位模块16；
22.发光元件20；
23.信号输入模块31；信号处理模块32；信号输出模块33；开关模块34；缓存器311；主逻辑处理器312；移位寄存器313；
24.第一使能信号1st-latch-en；第二使能信号2nd
–
latch
–
en；
25.驱动晶体管t0；第一晶体管t1；
26.数据信号source；第一扫描信号s1；
27.复位/置位触发器latch；模数转换器dac；运算放大器amp。
具体实施方式
28.下面将详细描述本技术的实施例，实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能理解为对本技术的限制。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
29.本技术的说明书和权利要求书中的术语“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，除非另有说明，“多个”的含义是两个或两个以上。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。
30.在本技术的描述中，需要理解的是，术语“中心”、“深度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
31.随着显示技术的发展，显示面板广泛用于手机、电视、笔记本和电脑等电子设备中。该显示面板可以是oled显示面板。示例性地，该oled显示面板可以是有源矩阵有机发光二极体(activematrix/organiclightemittingdiode，amoled)面板。该显示面板可以包括像素电路、发光元件以及为像素电路提供各种信号的驱动电路。
32.其中，像素电路可以为2t1c、7t1c、8t1c或者8t2c等电路结构。上述发光元件可以是发光二极管(light-emittingdiode，led)、oled或者其他。驱动电路可以包括栅极驱动电路、发光控制驱动电路以及数据驱动电路中的至少一种。
33.请参看图1，以常见7t1c结构对像素电路进行举例说明，即该像素电路10由7个薄膜晶体管(thinfilmtransistor，tft)和1个电容(capacitance，c)组成。
34.该像素电路10可以用于为显示面板的发光元件20提供驱动电流，像素电路10还可以与数据信号线(图未示)连接。数据信号线可以将数据驱动电路输出的数据信号source传输至像素电路10中。
35.上述像素电路10可以包括驱动模块11、发光控制模块12、初始化模块13、数据写入模块14、补偿模块15以及复位模块16。其中驱动模块11可以包括驱动晶体管t0，可以由驱动晶体管t0的栅极接收数据驱动电路写入的数据信号source。
36.数据写入模块14，可以用于选择性地为驱动晶体管t0提供数据信号source；该数据写入模块14可以包括第一晶体管t1。其中第一晶体管t1的漏极可以连接于驱动晶体管t0的源极，第一晶体管t1的源极可以连接于数据信号线，可以接收数据信号source，第一晶体管t1的控制端可以连接于第一扫描信号线(图未示)，可以用于接收第一扫描信号s1，第一扫描信号s1可以控制第一晶体管t1的开启和关断。
37.需要说明的是，基于图1示出的显示面板的像素电路10和发光元件20的可选电路结构，为了使像素电路10能够有序向发光元件20提供驱动电流，需要保证各路信号特别是数据信号的精准控制，才能保证显示面板的显示效果。
38.但在显示面板的实际运行过程中，受制作工艺以及薄膜晶体管特性等影响，显示面板容易出现显示不均以及残影等显示异常现象。
39.特别结合图1和图2可以发现，在像素电路中仅为存储电容预留了一行时间作为充电时间。该行时间与显示面板的帧率和刷新率有关，该行时间的计算方式可以参考下述式(1)。
40.行时间＝1
÷
帧率
÷
(有效行数 空行数)(1)
41.在实际应用时，由于数据驱动电路中伽马模块位数较高，示例性地，数据驱动电路中设置有10位伽马模块，而位数越高延时越大，由此在进行模拟信号处理时的延时较高，再加上面板面积增加、像素个数增加等原因，使得面板rc也存在一定的延时，因此使得在一行时间内，存储电容实际的充电时间不足。特别在较高分辨率和帧率的方案中，例如在分辨率
为3200x1440像素，刷新率120hz的显示面板中，受各方面延时导致的显示效果变差的问题越发明显。
42.为了解决上述技术问题，本技术实施例提供一种显示面板及其数据驱动电路、驱动方法和电子设备，以下先对本技术实施例提供的数据驱动电路进行说明。
43.请参看图3和图4，其中图3示出了本技术实施例的数据驱动电路的可选电路结构示意图，图4示出了图3的数据驱动电路中各个模块及信号的处理时序图。
44.该数据驱动电路可以为显示面板的驱动芯片。数据驱动电路中可以包括信号输入模块31、信号处理模块32和电连接于像素电路10的信号输出模块33。该信号处理模块32可以设置在信号输入模块31和信号输出模块33之间。
45.其中，信号输入模块31可以用于获取图像数据。其中，图像数据可以包括串行的第一组元数据和第二组元数据。
46.示例性地，请一并参看图3至图5，该信号输入模块31可以包括缓存器311、主逻辑处理器312和移位寄存器313。其中缓存器311可以用于缓冲图像数据，示例性地，缓存器311单次可以缓冲一帧的图像数据，该缓存器311可以是随机存取存储器(randomaccessmemory，ram)，例如静态随机存取存储器(staticrandom-accessmemory，sram)。主逻辑处理器312可以对图像数据进行处理，形成串行的m组元数据。该m组元数据经过移位寄存器313可以一行一行实现数据移位。
47.该信号输出模块33可以为驱动芯片的输出引脚，该输出引脚可以与数据信号线电连接，为各个像素电路10提供数据信号source。
48.请继续参看图3和图4，该信号处理模块32可以用于在接收到第一使能信号1st-latch-en的情况下，从信号输入模块31获取第二组元数据。
49.该第二组元数据可以是用于生成数据信号的一组元数据。需要说明的是，上述第一组元数据和第二组元数据是相对概念。示例性地，m-1组元数据为第一组元数据时，m组元数据是第二组元数据；m组元数据是第一组元数据时，m 1组元数据是第二组元数据。
50.信号处理模块32在得到第二组元数据后，还可以对第二组元数据进行处理，得到第一数据信号。示例性地，上述处理操作可以包括数模转换和电压调节等处理过程。
51.上述第一使能信号1st-latch-en的使能时段可以位于第一时段内，第一时段可以为信号输出模块33向像素电路10输出第二数据信号的延时时段。该延时时段可以指信号输出模块33已输出完第二数据信号，但受延时影响像素电路10仍未完全接收第二数据信号的时段。示例性地，该延时时段可以参考图4中的时段410。
52.其中上述第二数据信号可以为信号处理模块32对第一组元数据进行处理所得到的数据信号。即在前一行时间内，可以通过第一组元数据处理得到第二数据信号，而在向像素电路10输出完第二数据信号，但像素电路10仍在接收第二数据信号的延时时段内，通过第一使能信号1st-latch-en的触发，将第二组元数据对应转换为第一数据信号。
53.在这些实施例中，通过在数据驱动电路中设置信号输入模块31、信号处理模块32和电连接于像素电路10的信号输出模块33，其中，信号输入模块31，能够接收图像数据，该图像数据中可以包括串行的第一组元数据和第二组元数据；信号处理模块32，与信号输入模块31电连接，能够在接收到第一使能信号1st-latch-en的情况下，从信号输入模块31获取第二组元数据，并对第二组元数据进行处理，得到第一数据信号。而因为第一使能信号
1st-latch-en的使能时段位于信号输出模块33向像素电路10输出第二数据信号的延时时段内，第二数据信号又是信号处理模块32对第一组元数据进行处理所得到的数据信号，该第一组元数据和第二组元数据串行。因此能够在向像素电路10输出第二数据信号的延时时段内，触发信号处理模块32实现下一组元数据下一组数据信号(即第一数据信号)的获取，由此考虑了数据驱动电路输出数据信号时所受到的延时影响，通过提前处理信号提升了数据信号在一行时间的有效占比，间接增加了存储电容充电时间，帮助改善显示面板的显示效果。
54.在一些可选实施方式中，请继续参看图3和图4，在通过对第二组元数据进行预处理，弥补信号延时的基础上，为了避免提前处理得到的第一数据信号对当前行的信号产生干扰，还可以在信号处理模块32与信号输出模块33之间设置开关模块34。
55.在本实施例中，该开关模块34可以电连接于信号处理模块32与信号输出模块33之间。该开关模块34能够在信号处理模块32得到第一数据信号且未接收到行同步信号的情况下，保持截止状态。
56.其中，上述行同步信号的作用为选择有效行信号的区间，表示一行信号的开始，在该示例中，该行同步信号能够指示达到了第一数据信号的输出时间。
57.需要说明的是，当信号处理模块32获得第一数据信号时，通过设置开关模块34，并在未达到第一数据信号的输出时间(即未接收到行同步信号)的前提下，保持开关模块34处于截止状态，能够起到隔绝信号的作用，防止在第二数据信号的输出时间内，将第一数据信号经信号输出模块33输出到各个像素电路10中，能够保持当前行时间内数据信号的稳定，避免第一数据信号的提前处理影响当前显示面板的显示效果。
58.在一些可选实施方式中，请继续参看图3和图4，上述开关模块34还可以在信号处理模块32接收到行同步信号后的第二时段内保持导通状态。
59.其中，第二时段与第一数据信号的输出时长相关，即在接收到行同步信号后，开关模块34导通，开关模块34的导通时长可以与第一数据信号的输出时长一致。
60.需要说明的是，在接收到行同步信号后，表征达到第一数据信号对应的有效行时间，需要由信号输出模块33向像素电路10输出第一数据信号。此时，需要保证信号处理模块32与信号输出模块33之间连通，通过在第二时段内将开关模块34的状态保持为导通状态，能够保证在第二时段内通过信号输出模块33稳定输出第一数据信号，使得第一数据信号平稳输出至像素电路10，保证了显示面板的显示效果。
61.在一些可选实施方式中，请继续参看图3至图5，其中图5示出了信号处理模块32的可选细化电路结构示意图。该信号处理模块32可以包括复位/置位触发器latch、数模转换器dac、伽马模块(未标示)和运算放大器amp。
62.复位/置位触发器latch可以与信号输入模块31电连接，例如复位/置位触发器latch可以与信号输入模块31中的移位寄存器313电连接，进而从移位寄存器313中得到信号输入模块31中的目标元数据。
63.其中，该目标元数据可以是所有元数据中的任一组，示例性地，目标元数据可以是上述第二组元数据或者第一组元数据。
64.复位/置位触发器latch可以接收使能信号，并在接收到使能信号的情况下，触发接入目标元数据或者锁存目标元数据。需要说明的是，复位/置位触发器latch在接收到使
能信号的情况下，对目标元数据的锁存操作和触发接入操作是交替执行的，由此能够准确实现各数据信号的切换和稳定输出。
65.数模转换器dac可以与复位/置位触发器latch和伽马模块电连接，该数模转换器dac具有数模转换的功能。因为复位/置位触发器latch中接入或锁存的目标元数据为数字信号，通过数模转换器dac可以将目标元数据转换为模拟信号并输出。
66.上述伽马模块可以根据调节精度设定多组精密电阻串，这些精密电阻串通过分压可以对模拟信号进行电压调节，得到伽马电压(即数据信号)。该得到的伽马电压符合伽马曲线，能够帮助后续实现显示面板的亮度调节。
67.需要说明的是，由于伽马模块设置有多组精密电阻串，且是对模拟信号进行的调节，因此其调节过程相比数字电路的运行延时较多，是数据驱动电路的主要延时来源。因此，在进行数据信号的延时时段设置时，可以参考伽马模块的处理延时进行具体设置。
68.在通过伽马模块得到数据信号后，可以通过运算放大器amp对数据信号进行幅值调整后输出。可以理解的是，在信号处理模块32中，上述运算放大器amp的输入端可以与伽马模块和数模转换器dac的公共端电连接，运算放大器amp的输出端作为信号处理模块32的输出端与后续链路电连接。示例性地，请继续参看图5，运算放大器amp的输出端可以与开关模块34电连接。
69.可选地，上述对数据信号的幅值调整可以是对数据信号进行放大处理。
70.在一些可选示例中，在信号处理模块32中的复位/置位触发器latch接收到第一使能信号1st-latch-en时，复位/置位触发器latch可以触发从移位寄存器313中接入第二组元数据，同时信号处理模块32中的数模转换器dac、伽马模块和运算放大器amp会随着复位/置位触发器latch的运行一起联动，从而将得到的第二组元数据逐步转换为第一数据信号。
71.在这些实施例中，示出了信号处理模块32的可选电路结构，给出了从第二组元数据转换得到第一数据信号的实现过程。
72.在一些可选实施方式中，请继续参看图3至图5，上述复位/置位触发器latch可以具体用于在接收到第二使能信号2nd-latch-en的情况下，锁存第二组元数据，从而使信号处理模块32通过信号输出模块33稳定输出第一数据信号。
73.其中，第二使能信号2nd-latch-en的使能时段为t1，t1的起始时间可以根据上述行同步信号的起始时间确定，例如t1的起始时间可以与上述行同步信号的起始时间一致。
74.需要说明的是，在复位/置位触发器latch接收到第一使能信号1st-latch-en之后，由于开关模块34保持截止状态，信号处理模块32所获得的第一数据信号仍然保留在电路中，未经过信号输出模块33输出。而在达到第一数据信号的有效行时间(即接收到行同步信号)时，开关模块34从截止状态转为导通状态，此时可以经信号输出模块33向像素电路10输出第一数据信号。而在达到第一数据信号的有效行时间时，通过第二使能信号2nd-latch-en使能至复位/置位触发器latch，复位/置位触发器latch将从触发接入切换至锁存状态，可以锁存该第二组元数据，由此保证在当前行时间内数据信号经过运算放大器amp、开关模块34和信号输出模块33稳定输出，保证了当前行时间内显示面板的显示效果。
75.上文中结合图1至图5，详细描述了本技术实施例的数据驱动电路。在此基础上，本技术实施例还保护一种显示面板和电子设备，其中电子设备可以包括壳体和显示面板，该显示面板可以包括像素电路和上述任一示例中的数据驱动电路。
76.该电子设备可以包括显示面板或上述任一示例中的数据驱动电路。该电子设备可以是可穿戴设备、相机、手机、平板电脑、电视机、车载终端中的至少一项。该电子设备和显示面板包括上述实施例所提供的数据驱动电路，因此电子设备和显示面板具有上述数据驱动电路的全部有益效果。
77.基于上述数据驱动电路、显示面板和电子设备，本技术实施例还提供一种显示面板的驱动方法，该一实施例中，该方法可以包括：
78.a1，在对第一组元数据进行处理后的第一时段内且接收到第一使能信号的情况下，从图像数据中获取第二组元数据，并对第二组元数据进行处理，得到第一数据信号。
79.其中，第一时段为向像素电路输出第二数据信号的延时时段，第二数据信号可以为对第一组元数据进行处理所得到的数据信号，图像数据可以包括串行的第一组元数据和第二组元数据。
80.上述显示面板的驱动方法可以应用于驱动芯片，也可以应用于数据驱动电路中的信号处理模块，还可以应用于其他控制器。
81.在这些实施例中，因为第一使能信号的使能时段位于向像素电路输出第二数据信号的延时时段内，第二数据信号又是对第一组元数据进行处理所得到的数据信号，该第一组元数据和第二组元数据串行。因此能够在向像素电路输出第二数据信号的延时时段内，触发实现下一组数据信号的获取，由此考虑了输出数据信号时所受到的延时影响，通过提前处理信号提升了数据信号在一行时间的有效占比，间接增加了存储电容充电时间，帮助改善显示面板的显示效果。
82.在一些可选实施例中，上述a1之后，还可以包括以下步骤：
83.a2，在未接收到行同步信号的情况下，禁止向像素电路输出第一数据信号。
84.其中，上述行同步信号的作用为选择有效行信号的区间，表示一行信号的开始，在该示例中，该行同步信号能够指示达到了第一数据信号的输出时间。
85.在这些实施例中，在获得第一数据信号后，并在未达到第一数据信号的输出时间的前提下，通过禁止向像素电路输出第一数据信号，能够保持当前行时间内数据信号的稳定，避免第一数据信号的提前处理影响当前显示面板的显示效果。
86.需要说明的是，上述禁止向像素电路输出第一数据信号的实现方式，可以通过在像素电路与第一链路之间设置开关模块，并控制开关模块处于截止状态实现。其中，第一链路可以为产生第一数据信号的电路之后至像素电路之前的链路。
87.在一些可选实施例中，上述a1之后，还可以包括以下步骤：
88.a3，在接收到行同步信号的情况下，锁存第二组元数据，以向像素电路持续输出第一数据信号。
89.需要说明的是，在接收到第一使能信号之后，经过处理所获得的第一数据信号仍然保留未输出。而在接收到行同步信号时，可以向像素电路输出第一数据信号。此时可以通过第二使能信号使能，实现该第二组元数据的锁存，由此能够保证在当前行时间内第一数据信号的稳定输出，保证了当前行时间内显示面板的显示效果。
90.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本技术的至少一个实施例或示例中。在本说明书中，对上述术语的
示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
91.尽管已经示出和描述了本技术的实施例，本领域的普通技术人员可以理解：在不脱离本技术的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本技术的范围由权利要求及其等同物限定。