显示驱动器及其操作方法与流程

1.本发明总体来说涉及一种显示驱动器。更具体来说，本发明涉及一种适用于移动产业处理器接口高速接收器(mobile industry processor interface high-speed receiver，mipi hs-rx)的显示驱动器及其操作方法。


背景技术：

2.近来，移动产业处理器接口(mobile industry processor interface，mipi)在消费者电子产品中得到了广泛的传播。对于图像处理应用，mipi显示器串行接口(display serial interface，dsi)定义了处理器与显示模块之间的高速串行接口，且mipi dsi的d-phy是用于移动应用的高速源同步物理层。d-phy包括至少低功率发射器(low-power transmitter，lp-tx)、低功率接收器(low-power receiver，lp-rx)、高速发射器(high-speed transmitter，hs-tx)及高速接收器(high-speed receiver，hs-rx)。
3.传统上，在具有高帧率(例如120hz)的驱动器集成电路(integrated circuit，ic)中，为了将mipi hs-rx设计成支持最高mipi传输速度，hs-rx被设定为以高速接收能力进行驱动，高速接收能力代表着高驱动能力、高抗干扰性及高偏置电流。然而，如果在低帧率或低比特率的情况下应用具有高帧率的驱动器集成电路，则会由于hs-rx被固定为高驱动能力及高偏置电流而导致过大的功耗。


技术实现要素：

4.本发明旨在提供一种显示驱动器及所述显示驱动器的操作方法，其中将根据比特率来调节高速接收器的偏置电流。
5.本发明的实施例提供一种显示驱动器。显示驱动器包括接收器，接收器包括偏置电流控制电路。接收器接收图像数据。偏置电流控制电路计算图像数据的数据比特率，并根据数据比特率调节接收器的偏置电流。
6.本发明的实施例提供一种适用于显示驱动器的操作方法，显示驱动器具有包括偏置电流控制电路的接收器。操作方法包括：由接收器接收图像数据；由偏置电流控制电路计算图像数据的比特率；以及由偏置电流控制电路根据比特率调节接收器的偏置电流。
7.为使上述内容更易于理解，以下将结合附图详细阐述多个实施例。
附图说明
8.本文包括附图以提供对本公开的进一步理解，且附图被并入本说明书并构成本说明书的一部分。附图示出本公开的示例性实施例且与本说明一起用于阐释本公开的原理。
9.图1是示出根据本发明实施例的显示驱动器的示意性方块图。
10.图2是示出根据本发明实施例的显示驱动器的操作方法的流程图。
11.图3a是示出根据本发明实施例的在非突发模式下对像素数据的传输时间进行计数的时序图。
12.图3b是示出根据本发明实施例的在突发模式下对像素数据的传输时间进行计数的时序图。
13.图4是示出根据本发明实施例对比特率进行计算的流程图。
14.图5是示出根据本发明实施例的进行一次性调节的显示驱动器的操作方法的流程图。
15.图6是示出根据本发明实施例的进行一次性调节的显示驱动器的操作方法的时序图。
16.图7是示出根据本发明另一实施例的在固定帧率下进行动态调节的显示驱动器的操作方法的流程图。
17.图8是示出根据本发明另一实施例的在固定帧率下进行动态调节的显示驱动器的操作方法的时序图。
18.图9是示出根据本发明另一实施例的在非固定帧率下进行动态调节的显示驱动器的操作方法的时序图。
19.附图标号说明
20.10：显示驱动器
21.110：接收器
22.120：偏置电流控制电路
23.130：差分放大器
24.140：偏置电流源
25.150：显示面板
26.bllp：空白数据包
27.de、tl：传输时间
28.hbp：水平后沿
29.hfp：水平前沿
30.hs：水平同步数据包
31.i1：第一偏置电流
32.i2：第二偏置电流
33.i3a、i3b：第三偏置电流
34.i4a、i4b：第四偏置电流
35.rgb：像素数据
36.s210、s220、s230、s410、s420、s430、s510、s520、s530、s540、s550、s710、s720、s730、s740、s750、s760：步骤
具体实施方式
37.以下提供实施例来详细阐述本公开，但是本公开不限于所提供的实施例，并且所提供的实施例可进行适当地组合。在本技术的此说明书(包括权利要求书)中所使用的用语“耦合(coupling/coupled)”或“连接(connecting/connected)”可指代任意直接或间接的连接方式。举例来说，“第一装置耦合到第二装置”应被解释为“第一装置直接连接到第二装置”或“第一装置通过其他装置或连接方式间接连接到第二装置”。用语“信号”可指代电流、
电压、电荷、温度、数据、电磁波或任意一种或多种信号。另外，用语“和/或”可指代
“…
中的至少一个”。举例来说，“第一信号和/或第二信号”应被解释为“第一信号及第二信号中的至少一个”。
38.图1是示出根据本发明实施例的显示驱动器10的示意性方块图。图2是示出根据本发明实施例的显示驱动器10的操作方法的流程图。参考图1及图2，显示驱动器10至少包括接收器110，接收器110包括偏置电流控制电路120。在步骤s210中，接收器110接收图像数据。接下来，在步骤s220中，偏置电流控制电路120从接收器110接收图像数据并计算图像数据的比特率。在步骤s230中，偏置电流控制电路120根据比特率调节接收器110的偏置电流。
39.在本实施例中，接收器110可包括移动产业处理器接口(mipi)。另一方面，接收器110可包括mipi高速接收器(hs-rx)(未示出)并从mipi高速发射器(hs-tx)(未示出)接收图像数据。接收器110至少包括具有偏置电流源140的差分放大器130、以及偏置电流控制电路120。偏置电流控制电路120计算由接收器110接收的图像数据的比特率。比特率表示每单位时间传输的图像数据的比特的数量。在计算比特率之后，偏置电流控制电路120根据比特率调节接收器110中的差分放大器130的偏置电流源140的偏置电流。比特率计算的细节将在下文进行阐述。差分放大器130输出模拟驱动信号以驱动显示面板150的像素显示图像。
40.图3a是示出根据本发明实施例的在非突发模式下对像素数据的传输时间进行计数的时序图。图3b是示出根据本发明实施例的在突发模式下对像素数据的传输时间进行计数的时序图。参考图3a及图3b，偏置电流控制电路120基于时钟信号对图像数据的多个显示行中的一个显示行中的像素数据rgb的传输时间de进行计数，并根据传输时间de计算比特率。举例来说，在图3a所示的非突发模式下，在显示行的传输时间tl中，偏置电流控制电路120接收水平同步数据包hs、水平后沿hbp、像素数据rgb及水平前沿hfp。偏置电流控制电路120将像素数据rgb的传输时间de计数为100t(包括时钟信号的100个周期)。假定时钟信号的周期为0.04μs，则在非突发模式下像素数据rgb的传输时间de将为4μs。另一方面，在图3b所示的突发模式下，显示行的传输时间tl包括水平同步数据包hs、水平后沿hbp、像素数据rgb、空白数据包bllp以及水平前沿hfp。偏置电流控制电路120将像素数据rgb的传输时间de计数为70t(包括时钟信号的70个周期)。假定每一周期的时间长度为0.04μs，则在突发模式下像素数据rgb的传输时间de将为2.8μs。
41.图4是示出根据本发明实施例对比特率进行计算的流程图。在步骤s410中，接收器110接收图像数据。接下来，在步骤s420中，偏置电流控制电路120对图像数据的多个数据线中的一个数据线的像素数据rgb的传输时间de进行计数。在步骤s430中，偏置电流控制电路120计算通过单通道进行传输的mipi比特率(每通道)，如式(1)所示：
42.每通道的mipi比特率＝(h_分辨率*rgb比特)/(mipi通道数*de)
…
(1)
43.h_分辨率为像素的数目，rgb比特为每一像素的rgb比特数，mipi通道数为mipi通道的数目，且de为像素数据rgb的传输时间de。举例来说，假设传输时间de为4μs，h_分辨率为720像素，每一像素的rgb比特数为8(r) 8(g) 8(b)＝24比特，且通道数为4，则基于等式(1)计算出mipi比特率(每通道)为1080mbps。
44.偏置电流控制电路120将计算出的比特率输入到查找表表1中，以产生对应于比特率的控制信号s1，并根据控制信号s1调节接收器110中差分放大器130的偏置电流源140的偏置电流。举例来说，如果计算出比特率为1150mbps，则偏置电流控制电路120将把偏置电
流调节到大hs-rx偏置电流设定值(bias current setting)。
45.表1
46.mipi比特率(每通道)hs-rx偏置电流设定值1200～1300mbps极大1100～1200mbps大1000～1100mbps中高900～1000mbps中等800～900mbps中低
47.图5是示出根据本发明实施例的进行一次性调节的显示驱动器的操作方法的流程图。图6是示出根据本发明实施例的进行一次性调节的显示驱动器的操作方法的时序图。参考图5及图6，在步骤s510中休眠之后，偏置电流控制电路120首先为第一帧的第一显示行设定第一偏置电流i1，并在步骤s520中以第一偏置电流i1接收图像数据，其中第一偏置电流i1将为如表1中所定义的极大偏置电流一样的最大hs-rx偏置电流设定值，以避免由于开始时在偏置电流不足情况下比特率较快而不正确地接收第一数据。接下来，在步骤s530中，偏置电流控制电路120对图像数据的多个数据线中的一个数据线的像素数据rgb的传输时间de进行计数(例如106t)。在步骤s540中，偏置电流控制电路120根据所计数的传输时间de计算通过单通道传输的mipi比特率(每通道)(例如1018mbps)。接下来，在步骤s550中，偏置电流控制电路120将偏置电流调节成与第一显示行开始时所计算的mipi比特率对应的第二偏置电流i2，例如表1中所示的中高hs-rx偏置电流设定值。在此实施例中，偏置电流控制电路120仅调节偏置电流一次，因此在第一帧的第一显示行之后，偏置电流将被固定到第二偏置电流i2。应注意，第二偏置电流i2必须小于或等于第一偏置电流i1。
48.图7是示出根据本发明另一实施例的在固定帧率下进行动态调节的显示驱动器的操作方法的流程图。图8是示出根据本发明另一实施例的在固定帧率下进行动态调节的显示驱动器的操作方法的时序图。参考图7及图8，在步骤s710中休眠之后，偏置电流控制电路120首先为帧n的第一显示行设定第一偏置电流i1，并在步骤s720中以第一偏置电流i1接收图像数据，其中第一偏置电流i1将为如表1中所定义的极大偏置电流设定值一样的最大hs-rx偏置电流设定值。接下来，在步骤s730中，偏置电流控制电路120对图像数据的多个数据线中的一个数据线的像素数据rgb的传输时间de进行计数(例如90t)。在步骤s740中，偏置电流控制电路120根据所计数的传输时间de计算通过单通道传输的mipi比特率(每通道)，例如1200mbps。接下来，在步骤s750中，偏置电流控制电路120将偏置电流调节成与第一显示行开始时所计算的mipi比特率对应的第三偏置电流i3a(例如表1中所示的极大hs-rx偏置电流设定值)。在步骤s760中，在接收到mipi vsync(未示出)之后，偏置电流控制电路120从帧n切换到帧n 1。在帧n 1中，偏置电流控制电路120为帧n 1的第一显示行设定第一偏置电流i1，并以第一偏置电流i1接收图像数据。然后，偏置电流控制电路120对图像数据的多个数据线中的一个数据线的像素数据rgb的传输时间de进行计数(例如92t)。偏置电流控制电路120根据所计数的传输时间de计算通过单通道传输的mipi比特率(每通道)，例如1174mbps。偏置电流控制电路120将偏置电流调节成与第一显示行开始时所计算的mipi比特率对应的第三偏置电流i3b(例如表1中所示的大hs-rx偏置电流设定值)。应注意，第三偏置电流i3a及i3b必须小于或等于第一偏置电流i1。
49.图9是示出根据本发明另一实施例的在非固定帧率下进行动态调节的显示驱动器的操作方法的时序图。此实施例适用于具有非固定帧率的一些应用(例如动态切换高/低帧率应用)，并将通过调节显示行的传输时间tl来切换高/低帧率。在本实施例中，偏置电流的调节流程与图8相似，其中偏置电流控制电路120在第n帧的第二显示行期间将偏置电流调节成第四偏置电流i4a，且在第n 1帧的第二显示行期间将偏置电流调节成第四偏置电流i4b。图9与图8之间的差异表明，显示行的传输时间tl及mipi比特率将根据帧率而改变，从而对驱动ic的hs-rx驱动能力进行调节。举例来说，在图9中，帧n(120hz)的传输时间tl为4.5μs，且帧n 1(90hz)的传输时间tl为6.4μs，此使得像素数据rgb的传输时间de更长。在帧n中，传输时间de被计数为90t，mipi比特率(每通道)被计算为1200mbps，且偏置电流控制电路120将偏置电流调节成与在帧n的第一显示行开始时所计算的mipi比特率对应的第四偏置电流i4a(例如表1中所示的极大hs-rx偏置电流设定值)。在帧n 1中，传输时间de被计数为120t，mipi比特率(每通道)被计算为900mbps，且偏置电流控制电路120将偏置电流调节成与在帧n 1的第一显示行开始时所计算的mipi比特率对应的第四偏置电流i4b(例如表1中所示的中等hs-rx偏置电流设定值)。应注意，第四偏置电流i4a及i4b必须小于或等于第一偏置电流i1。因此，在低帧率的情况下，将减小mipi比特率来设定较小的偏置电流，从而实现省电。
50.基于以上所述，在本发明的实施例中，根据所计算的比特率将hs-rx的偏置电流调节一次或者在每一帧中对hs-rx的偏置电流进行调节。因此，由于针对低比特率动态地调节偏置电流，因此可节省额外的功耗。
51.对于所属领域中的技术人员来说，在不背离本公开的范围或精神的条件下，可对所公开的实施例进行各种修改及改变。鉴于以上所述，本公开旨在涵盖落入所附权利要求及其等效内容的范围内的修改及变化。