半导体装置的制作方法

半导体装置
1.本技术要求于2021年8月13日在韩国知识产权局提交的第10-2021-0107127号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
2.发明构思涉及半导体装置和/或制造其的方法，并且更具体地，涉及包括氧化物半导体沟道晶体管的半导体存储器装置和/或制造其的方法。


背景技术：

3.半导体装置可以包括集成电路，该集成电路包括金属氧化物半导体场效应晶体管(mosfet)。随着半导体装置的尺寸和设计规则逐渐减小，mosfet的尺寸也逐渐缩小。mosfet的缩小可能会使半导体装置的操作特性劣化。因此，已经进行了各种研究，以开发制造具有优异性能的半导体装置的方法，同时克服与半导体装置的高集成度相关联的问题。


技术实现要素：

4.发明构思的一些示例实施例提供了包括具有改善的电特性的氧化物半导体沟道晶体管的半导体装置和/或制造其的方法。
5.可选地或附加地，发明构思的一些示例实施例提供了包括能够容易地实现高集成度的氧化物半导体沟道晶体管的半导体装置及制造其的方法。
6.根据发明构思的一些示例实施例，一种半导体装置可以包括：氧化物半导体层，在基底上，氧化物半导体层包括第一部分和跨第一部分彼此间隔开的一对第二部分；栅电极，在氧化物半导体层的第一部分上；以及一对电极，在氧化物半导体层的对应的第二部分上。氧化物半导体层的第一部分的第一厚度可以小于氧化物半导体层的第二部分中的每个的第二厚度。氧化物半导体层的第一部分中的氧空位的数量或比例或浓度可以小于氧化物半导体层的每个第二部分中的氧空位的相应数量或比例或浓度。
7.根据发明构思的一些示例实施例，一种半导体装置可以包括：导电线，在基底上，导电线在平行于基底的顶表面的第一方向上延伸；一对氧化物半导体层，在导电线上在一方向上彼此间隔开；第一栅电极和第二栅电极，在所述一对氧化物半导体层之间在第一方向上彼此间隔开，第一栅电极和第二栅电极与导电线交叉地延伸；以及多个上电极，对应地在所述一对氧化物半导体层上。所述一对氧化物半导体层中的每个可以包括第一部分和在垂直于基底的顶表面的第二方向上彼此间隔开的一对第二部分。第一部分在第一方向上的第一厚度可以小于所述一对第二部分中的每个在第一方向上的第二厚度。第一部分中的氧空位的数量或比例或浓度可以小于所述一对第二部分中的每个的氧空位的相应数量或比例或浓度。
附图说明
8.图1示出展示根据发明构思的一些示例实施例的半导体装置的剖视图。
9.图2至图6示出展示根据发明构思的一些示例实施例的制造半导体装置的方法的剖视图。
10.图7示出展示根据发明构思的一些示例实施例的半导体装置的剖视图。
11.图8示出展示根据发明构思的一些示例实施例的制造半导体装置的方法的剖视图。
12.图9示出展示根据发明构思的一些示例实施例的半导体装置的剖视图。
13.图10至图12示出展示根据发明构思的一些示例实施例的制造半导体装置的方法的剖视图。
14.图13示出展示根据发明构思的一些示例实施例的半导体装置的剖视图。
15.图14至图18示出展示根据发明构思的一些示例实施例的制造半导体装置的方法的剖视图。
16.图19示出展示根据发明构思的一些示例实施例的半导体装置的框图。
17.图20示出展示根据发明构思的一些示例实施例的半导体装置的平面图。
18.图21示出沿着图20的线i-i'和ii-ii'截取的剖视图。
具体实施方式
19.现在下文将参照附图详细描述发明构思的一些示例实施例。
20.图1示出展示根据发明构思的一些示例实施例的半导体装置的剖视图。
21.参照图1，氧化物半导体层120可以设置在基底100上，并且氧供应层110可以设置在基底100与氧化物半导体层120之间。基底100可以是或可以包括半导体基底，例如，硅(si)基底、锗(ge)基底、硅锗(sige)基底或绝缘体上硅(soi)基底。基底100可以是单晶的和/或多晶的，并且可以是或可以不是掺杂的；然而，示例实施例不限于此。氧供应层110可以包括含氧介电材料，诸如氧化硅。氧化物半导体层120可以包括，例如，in
x
gayznzo、in
x
gaysizo、in
x
snyznzo、in
x
znyo、zn
x
o、zn
x
snyo、zn
x
oyn、zr
x
znysnzo、sn
x
o、hf
x
inyznzo、ga
x
znysnzo、al
x
znysnzo、yb
x
gayznzo、in
x
gayo或其任何组合。例如，氧化物半导体层120可以包括氧化铟镓锌(igzo)。氧化物半导体层120可以是或可以包括单层或多层，所述单层或多层包括非晶、结晶和/或多晶氧化物半导体。氧化物半导体层120可以具有大于硅的带隙能的带隙能。氧化物半导体层120可以具有范围从约1.5ev到约5.6ev(例如，从约2.0ev到约4.0ev)的带隙能。
22.栅电极ge和接触电极150可以设置在氧化物半导体层120上。接触电极150可以设置在栅电极ge的相对侧上，并且可以在平行于基底100的顶表面100u的第一方向d1上跨栅电极ge彼此间隔开。栅电极ge可以设置在接触电极150之间。栅电极ge可以包括掺杂多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物或其任何组合。栅电极ge可以包括，例如，掺杂多晶硅、al、cu、ti、ta、ru、w、mo、pt、ni、co、tin、tan、wn、nbn、tial、tialn、tisi、tisin、tasi、tasin、rutin、nisi、cosi、iro
x
、ruo
x
或其任何组合。根据一些示例实施例，栅电极ge可以包括二维半导体材料，诸如石墨烯、碳纳米管或其任何组合。接触电极150可以包括掺杂多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物或其任何组合。接触电极150可以包括，例如，掺杂多晶硅、al、cu、ti、ta、ru、w、mo、pt、ni、co、tin、tan、wn、nbn、tial、tialn、tisi、tisin、tasi、tasin、rutin、nisi、cosi、iro
x
、ruo
x
或其任何
组合。根据一些示例实施例，接触电极150可以包括二维半导体材料，诸如石墨烯、碳纳米管或其任何组合。
23.氧化物半导体层120可以包括其至少一部分在栅电极ge下方的第一部分120a和其至少一部分在接触电极150下方的第二部分120b(诸如，一对第二部分120b)。第一部分120a可以介于第二部分120b之间，并且第二部分120b可以跨第一部分120a在第一方向d1上彼此间隔开。第一部分120a可以是或包括或对应于氧化物半导体层120的沟道区域，并且第二部分120b可以是或包括或对应于氧化物半导体层120的接触区域，接触电极150设置在所述接触区域上。氧化物半导体层120可以在垂直于基底100的顶表面100u的第二方向d2上具有厚度。氧化物半导体层120的第一部分120a可以具有小于氧化物半导体层120的第二部分120b中的每个的第二厚度120bt的第一厚度120at。第一厚度120at与第二厚度120bt之间的差可以例如小于或等于约10nm。
24.氧化物半导体层120的第一部分120a可以具有顶表面120au，所述顶表面120au在比氧化物半导体层120的第二部分120b中的每个的顶表面120bu的高度低的高度处。在本说明书中，术语“高度”可以表示在第二方向d2上从基底100的顶表面100u测量的距离。氧化物半导体层120的第一部分120a可以具有底表面120al，所述底表面120al在与氧化物半导体层120的第二部分120b中的每个的底表面120bl的高度基本相同的高度处。
25.氧化物半导体层120的第一部分120a中的氧空位的数量或量或浓度或百分比或密度可以小于氧化物半导体层120的第二部分120b中的每个中的氧空位的相应数量或量或浓度或百分比或密度。如在此使用的，当涉及到氧空位或氧空位的数量时，将理解这样的术语指的是氧空位的浓度或密度或百分比(体积百分比)。氧化物半导体层120的第二部分120b中的每个可以包括与氧供应层110相邻的下部分120b2和远离氧供应层110的上部分120b1。第二部分120b中的每个的下部分120b2中的氧空位的数量或量可以小于第二部分120b中的每个的上部分120b1中的氧空位的数量或量。第二部分120b中的每个的下部分120b2中的氧空位的数量可以与第一部分120a中的氧空位的数量基本相同，并且第二部分120b中的每个的上部分120b1中的氧空位的数量可以大于第一部分120a中的氧空位的数量。例如，氧化物半导体层120的第一部分120a中的氧空位的比例或百分比可以等于或小于约5％，并且氧化物半导体层120的第二部分120b中的每个的下部分120b2中的氧空位的比例或百分比可以等于或小于约5％。氧化物半导体层120的第二部分120b中的每个的上部分120b1中的氧空位的比例可以大于约5％。在此，氧空位的量或数量或比例或浓度或百分比可以通过各种方法测量，诸如但不限于xps(x射线光电子能谱)和电子顺磁能谱中的一种或更多种。
26.栅电极ge可以设置在氧化物半导体层120的第一部分120a的顶表面120au上，并且接触电极150可以对应地设置在氧化物半导体层120的第二部分120b的顶表面120bu上。接触电极150可以对应地设置在第二部分120b的上部分120b1上。
27.多个第一接触垫130可以对应地设置在氧化物半导体层120的第二部分120b的顶表面120bu上。多个第二接触垫132可以对应地穿透第一接触垫130，并且可以对应地介于接触电极150与氧化物半导体层120的第二部分120b的顶表面120bu之间。第二接触垫132可以延伸到接触电极150的侧表面上。第一接触垫130和第二接触垫132可以彼此连接并且构成或对应于单个整体/单个集成的整体。第一接触垫130和第二接触垫132可以包括(例如可以是)相同材料。第一接触垫130和第二接触垫132可以包括导电金属氮化物、导电金属氧化物
或其任何组合。例如，第一接触垫130和第二接触垫132可以包括tin、氧化铟锡(ito)或其任何组合。
28.栅极介电图案gi可以介于栅电极ge与氧化物半导体层120的第一部分120a的顶表面120au之间，并且可以延伸到栅电极ge的侧表面上。第一接触垫130可以延伸到氧化物半导体层120的第一部分120a的顶表面120au上，并且可以接触栅极介电图案gi。栅极介电图案gi可以包括氧化硅、氮氧化硅、介电常数大于硅的介电常数的高k电介质或其任何组合。高k电介质可以包括金属氧化物和/或金属氮氧化物。高k电介质可以包括例如hfo2、hfsio、hfsion、hftao、hftio、hfzro、zro2、al2o3或其任何组合。
29.层间介电层140可以设置在氧化物半导体层120上，并且可以覆盖栅电极ge和接触电极150。第二接触垫132可以对应地介于层间介电层140与接触电极150之间，并且栅极介电图案gi可以介于栅电极ge与层间介电层140之间。层间介电层140可以包括例如氧化硅、氮化硅和氮氧化硅中的一种或更多种。
30.氧化物半导体层120、栅电极ge和接触电极150可以构成(例如，对应于)氧化物半导体沟道晶体管或被包括在氧化物半导体沟道晶体管中。氧化物半导体层120的第一部分120a可以被用作晶体管的沟道。
31.根据发明构思，由于氧化物半导体层120的第一部分120a具有相对小量的氧空位，因此晶体管的摆动特性可以改善。另外，氧化物半导体层120可以包括其上设置有接触电极150的第二部分120b，并且第二部分120b可以各自具有相对大量的氧空位。因此，接触电极150的电阻/接触电阻可以减小。因此，可以能够提供具有提高的电性质的氧化物半导体沟道晶体管。
32.图2至图6示出展示根据发明构思的一些示例实施例的制造半导体装置的方法的剖视图。为了描述的简洁，将进行省略以避免参照图1说明的半导体装置的重复讨论。
33.参照图2，可以在基底100上顺序地形成氧供应层110和氧化物半导体层120。氧供应层110可以包括含氧介电材料。氧供应层110和氧化物半导体层120可以通过各种方法，诸如通过使用选自于物理气相沉积(pvd)、热化学沉积工艺(热cvd)、低压化学气相沉积(lpcvd)、等离子体增强化学气相沉积(pecvd)和原子层沉积(ald)中的至少一种，来同时地或独立地形成。
34.参照图3，可以图案化(或去除)氧化物半导体层120的上部分。可以通过使用例如干蚀刻和/或湿蚀刻将氧化物半导体层120的上部分图案化。由于氧化物半导体层120的上部分被图案化，因此氧化物半导体层120可以包括第一部分120a和第二部分120b。第一部分120a可以介于第二部分120b之间。氧化物半导体层120的第一部分120a可以具有小于氧化物半导体层120的第二部分120b中的每个的第二厚度120bt的第一厚度120at。第一部分120a可以具有顶表面120au，所述顶表面120au在比第二部分120b的顶表面120bu的高度低的高度处。第一部分120a可以具有底表面120al，所述底表面120al在与第二部分120b中的每个的底表面120bl的高度基本相同的高度处。
35.参照图4，可以在氧化物半导体层120上顺序地形成第一接触垫130和层间介电层140。第一接触垫130和层间介电层140可以通过使用例如选自于物理气相沉积(pvd)、热化学沉积工艺(热cvd)、低压化学气相沉积(lpcvd)、等离子体增强化学气相沉积(pecvd)和原子层沉积(ald)中的至少一种来独立地或同时地形成。
36.可以在层间介电层140中形成第一空区域r1(或孔区域)。第一空区域r1可以穿透层间介电层140和第一接触垫130，并且可以暴露氧化物半导体层120的第一部分120a的顶表面120au。
37.参照图5，可以在第一空区域r1中(或之内)形成栅电极ge和栅极介电图案gi。栅电极ge和栅极介电图案gi的形成可以包括例如利用诸如ald工艺和热氧化工艺中的至少一种工艺在层间介电层140上形成栅极介电层，该栅极介电层填充第一空区域r1的一部分；利用诸如pvd工艺和cvd工艺中的至少一种工艺在栅极介电层上形成栅电极层，该栅电极层填充第一空区域r1的未占据部分；以及利用诸如化学机械抛光(cmp)工艺和回蚀工艺中的至少一种工艺将栅电极层和栅极介电层平坦化，直到暴露层间介电层140的顶表面。
38.可以在层间介电层140中形成第二空区域r2，并且第二空区域r2可以跨栅电极ge和栅极介电图案gi彼此间隔开。栅电极ge和栅极介电图案gi可以设置在第二空区域r2之间。第二空区域r2中的每个可以穿透层间介电层140和第一接触垫130，并且可以暴露氧化物半导体层120的第二部分120b中的每个的顶表面120bu。
39.参照图6，可以在第二空区域r2中形成第二接触垫132和接触电极150。第二接触垫132可以对应地形成在第二空区域r2中。第二接触垫132可以形成为填充第二空区域r2的部分。接触电极150可以对应地形成在第二空区域r2中。接触电极150可以形成为填充第二空区域r2的未占据(或孔)部分。第二接触垫132和接触电极150的形成可以包括例如在层间介电层140上形成填充第二空区域r2中的每个的一部分的接触垫层，在接触垫层上形成填充第二空区域r2中的每个的未占据部分的接触层，以及将接触垫层和接触层平坦化，直到暴露层间介电层140的顶表面。
40.可以对基底100执行氧供应工艺oc。例如，氧供应工艺oc可以是高温退火(诸如高温激光退火和/或热板退火)工艺。氧供应工艺oc可以致使氧供应层110中的氧扩散到氧化物半导体层120中，这可以填充氧化物半导体层120中的氧空位。
41.参照图1和图6，氧化物半导体层120的第二部分120b中的每个的第二厚度120bt可以大于氧化物半导体层120的第一部分120a的第一厚度120at。因此，在氧供应工艺oc期间，氧供应层110中的氧可以扩散到氧化物半导体层120的第一部分120a中以及氧化物半导体层120的第二部分120b中的每个的下部分120b2中，而不会扩散到或会很少地扩散到氧化物半导体层120的第二部分120b中的每个的上部分120b1中。从氧供应层110扩散的氧可以填充氧化物半导体层120的第一部分120a中的氧空位以及氧化物半导体层120的第二部分120b中的每个的下部分120b2中的氧空位，而不会填充或会仅部分地填充氧化物半导体层120的第二部分120b中的每个的上部分120b1中的氧空位。作为结果，第二部分120b中的每个的上部分120b1中的氧空位的浓度可以大于第一部分120a中的氧空位的浓度，并且大于第二部分120b中的每个的下部分120b2中的氧空位的浓度。氧化物半导体层120的第一部分120a中的氧空位的浓度可以小于氧化物半导体层120的第二部分120b中的每个中的氧空位的浓度。
42.根据发明构思，氧化物半导体层120可以被形成为使得第一部分120a可以具有小于第二部分120b的厚度的厚度。可以调整氧供应工艺oc的工艺条件(例如，处理时间和/或温度)以控制氧供应层110中包含的氧的扩散，并因此可以调整被扩散的氧以填充或更多地填充氧化物半导体层120的第一部分120a中的氧空位以及氧化物半导体层120的第二部分
120b中的每个的下部分120b2中的氧空位，而不填充或更少地填充氧化物半导体层120的第二部分120b中的每个的上部分120b1中的氧空位。因此，可以容易地调整氧化物半导体层120的第一部分120a中的氧空位的数量或出现或浓度，以使其小于氧化物半导体层120的第二部分120b中的每个中的氧空位的相应数量或出现或浓度，并因此可以能够更轻松地改善包括氧化物半导体层120的氧化物半导体沟道晶体管的电性质。
43.图7示出展示根据发明构思的一些示例实施例的半导体装置的剖视图。为描述简洁起见，下文将侧重于与参照图1讨论的半导体装置的差异。
44.参照图7，第一接触垫130可以对应地设置在氧化物半导体层120的第二部分120b的顶表面120bu上。第一接触垫130可以对应地介于接触电极150与氧化物半导体层120的第二部分120b的顶表面120bu之间。在一些示例实施例中，可以省略参照图1讨论的第二接触垫132。第一接触垫130可以延伸到氧化物半导体层120的第一部分120a的顶表面120au上，并且可以接触栅极介电图案gi。
45.层间介电层140可以设置在氧化物半导体层120上，并且可以覆盖栅电极ge和接触电极150。根据一些示例实施例，层间介电层140可以与接触电极150中的每个的侧表面直接接触。除了上面提到的差异之外，根据各种实施例的半导体装置与参照图1讨论的半导体装置基本相同。
46.图8示出展示根据发明构思的一些示例实施例的制造半导体装置的方法的剖视图。为描述简洁起见，下文将侧重于与参照图2至图6讨论的半导体装置的差异。
47.参照图8，可以在层间介电层140中形成第二空区域r2，并且第二空区域r2可以跨栅电极ge和栅极介电图案gi彼此间隔开。根据一些示例实施例，第二空区域r2可以穿透层间介电层140并且可以对应地暴露第一接触垫130的顶表面。
48.然后，如参照图6所讨论的，可以在第二空区域r2中对应地形成接触电极150。根据一些示例实施例，可以省略第二接触垫132的形成。接触电极150的形成可以包括例如在层间介电层140上形成填充第二空区域r2的接触层，并且将接触层平坦化直到暴露层间介电层140的顶表面。除了上面讨论的差异之外，根据本实施例的制造半导体装置的方法与参照图2至图6讨论的方法基本相同。
49.图9示出展示根据发明构思的一些示例实施例的半导体装置的剖视图。为描述简洁起见，下文将侧重于与参照图1讨论的半导体装置的差异。
50.参照图9，栅电极ge和栅极介电图案gi可以构成栅极结构gs。栅极结构gs和氧化物半导体层120的第一部分120a可以具有在平行于基底100的顶表面100u的第一方向d1上的宽度。根据一些示例实施例，氧化物半导体层120的第一部分120a可以具有与栅极结构gs的宽度gs_w(例如，在沟道长度方向上的宽度)基本相同的宽度120aw(例如，在沟道长度方向上的宽度)。氧化物半导体层120的第二部分120b可以与栅极介电图案gi接触。例如，氧化物半导体层120的第二部分120b中的每个的上部分120b1可以与栅极介电图案gi接触。
51.第一接触垫130可以对应地设置在氧化物半导体层120的第二部分120b的顶表面120bu上，并且可以与栅极介电图案gi接触。除了上面提到的差异之外，根据本实施例的半导体装置与参照图1讨论的半导体装置基本相同。
52.图10至图12示出展示根据发明构思的一些示例实施例的制造半导体装置的方法的剖视图。为描述简洁起见，下文将侧重于与参照图2至图6讨论的半导体装置的差异。
53.参照图10，可以在基底100上顺序地形成氧供应层110、氧化物半导体层120、第一接触垫130和层间介电层140。
54.可以在层间介电层140中形成第一空区域r1。第一空区域r1可以穿透层间介电层140和第一接触垫130并且还可以穿透氧化物半导体层120的上部分。可以通过蚀刻工艺(例如，干蚀刻工艺和/或湿蚀刻工艺)将氧化物半导体层120的上部分过蚀刻并图案化以形成第一空区域r1。由于氧化物半导体层120的上部分被图案化，因此氧化物半导体层120可以包括第一部分120a和第二部分120b。氧化物半导体层120的第一部分120a可以具有第一厚度120at，所述第一厚度120at小于氧化物半导体层120的第二部分120b中的每个的第二厚度120bt。第一部分120a的顶表面120au可以位于比第二部分120b中的每个的顶表面120bu的高度低的高度处。第一空区域r1可以暴露第一部分120a的顶表面120au。第一部分120a的底表面120al可以位于与第二部分120b中的每个的底表面120bl的高度基本相同的高度处。
55.参照图11，可以在第一空区域r1中形成栅电极ge和栅极介电图案gi。栅电极ge可以设置在氧化物半导体层120的第一部分120a的顶表面120au上，并且栅极介电图案gi可以介于栅电极ge与氧化物半导体层120的第一部分120a的顶表面120au之间。栅极介电图案gi可以与氧化物半导体层120的第一部分120a的顶表面120au接触。
56.可以在层间介电层140中形成第二空区域r2，并且第二空区域r2可以跨栅电极ge和栅极介电图案gi彼此间隔开。第二空区域r2中的每个可以穿透层间介电层140和第一接触垫130，并且可以暴露氧化物半导体层120的第二部分120b中的每个的顶表面120bu。
57.参照图12，可以在第二空区域r2中形成第二接触垫132和接触电极150。可以对基底100执行氧供应工艺oc。氧供应工艺oc可以致使氧供应层110中的氧扩散到氧化物半导体层120中以至少部分地填充氧化物半导体层120中的氧空位。
58.除了上面提到的差异之外，根据本实施例的制造半导体装置的方法与参照图2至图6讨论的方法基本相同。
59.图13示出展示根据发明构思的一些示例实施例的半导体装置的剖视图。
60.参照图13，下介电层102可以设置在基底100上。基底100可以是或可以包括半导体基底，例如，硅(si)基底、锗(ge)基底、硅锗(sige)基底或绝缘体上硅(soi)基底。下介电层102可以包括例如氧化硅、氮化硅和氮氧化硅中的一种或更多种。
61.导电线cl和下电极be可以顺序地设置在下介电层102上。导电线cl可以设置在下介电层102与下电极be之间。导电线cl可以沿着平行于基底100的顶表面100u的第一方向d1延伸，并且下电极be可以沿着导电线cl的顶表面在第一方向d1上延伸。导电线cl和下电极be可以各自包括掺杂多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物或其任何组合。导电线cl和下电极be可以各自独立地或同时地包括例如掺杂多晶硅、al、cu、ti、ta、ru、w、mo、pt、ni、co、tin、tan、wn、nbn、tial、tialn、tisi、tisin、tasi、tasin、rutin、nisi、cosi、iro
x
、ruo
x
或其任何组合。导电线cl和下电极be可以各自独立地或同时地包括二维半导体材料，诸如石墨烯、碳纳米管或其任何组合。
62.一对氧化物半导体层120可以设置在下电极be上并且可以在第一方向d1上彼此间隔开。一对氧化物半导体层120可以在垂直于基底100的顶表面100u的第二方向d2上延伸。一对氧化物半导体层120可以包括，例如，in
x
gayznzo、in
x
gaysizo、in
x
snyznzo、in
x
znyo、zn
x
o、zn
x
snyo、zn
x
oyn、zr
x
znysnzo、sn
x
o、hf
x
inyznzo、ga
x
znysnzo、al
x
znysnzo、yb
x
gayznzo、in
x
gayo或
其任何组合。例如，一对氧化物半导体层120可以包括氧化铟镓锌(igzo)。一对氧化物半导体层120可以是单层或多层，所述单层或多层包括非晶、结晶和/或多晶氧化物半导体。一对氧化物半导体层120可以各自具有大于硅的带隙能的带隙能。一对氧化物半导体层120可以具有范围从约1.5ev到约5.6ev(例如，从约2.0ev到约4.0ev)的带隙能。
63.一对栅电极ge1和ge2以及一对栅极介电图案gi1和gi2可以设置在一对氧化物半导体层120之间。一对栅电极ge1和ge2可以包括在一对氧化物半导体层120中的一个上的第一栅电极ge1和在一对氧化物半导体层120中的另一个上的第二栅电极ge2。第一栅电极ge1和第二栅电极ge2可以在一对氧化物半导体层120之间在第一方向d1上彼此间隔开。一对栅极介电图案gi1和gi2可以包括在第一栅电极ge1与一对氧化物半导体层120中的一个之间的第一栅极介电图案gi1，并且还可以包括在第二栅电极ge2与一对氧化物半导体层120中的另一个之间的第二栅极介电图案gi2。第一栅极介电图案gi1和第二栅极介电图案gi2可以在一对氧化物半导体层120之间在第一方向d1上彼此间隔开。第一栅电极ge1和第二栅电极ge2可以设置在第一栅极介电图案gi1与第二栅极介电图案gi2之间。
64.第一栅电极ge1和第二栅电极ge2可以独立地或同时地包括掺杂的多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物或其任何组合。第一栅电极ge1和第二栅电极ge2可以包括，例如，掺杂多晶硅、al、cu、ti、ta、ru、w、mo、pt、ni、co、tin、tan、wn、nbn、tial、tialn、tisi、tisin、tasi、tasin、rutin、nisi、cosi、iro
x
、ruo
x
或其任何组合。根据一些示例实施例，第一栅电极ge1和第二栅电极ge2可以包括二维半导体材料，诸如石墨烯、碳纳米管或其任何组合。第一栅极介电图案gi1和第二栅极介电图案gi2可以包括氧化硅、氮氧化硅、介电常数大于硅的介电常数的高k电介质或其任何组合。高k电介质可以包括金属氧化物和/或金属氮氧化物。高k电介质可以包括例如hfo2、hfsio、hfsion、hftao、hftio、hfzro、zro2、al2o3或其任何组合。
65.一对氧化物半导体层120可以在其上对应地设置有上电极te，所述上电极te在第一方向d1上彼此间隔开。上电极te可以包括掺杂多晶硅、金属、导电金属氮化物、导电金属硅化物、导电金属氧化物或其任何组合。上电极te可以包括例如掺杂多晶硅、al、cu、ti、ta、ru、w、mo、pt、ni、co、tin、tan、wn、nbn、tial、tialn、tisi、tisin、tasi、tasin、rutin、nisi、cosi、iro
x
、ruo
x
或其任何组合。上电极te可以包括二维半导体材料，诸如石墨烯、碳纳米管或其任何组合。
66.氧化物半导体层120中的每个可以包括第一部分120a和跨第一部分120a彼此间隔开的第二部分120b。第二部分120b可以沿着垂直于基底100的顶表面100u的第二方向d2跨第一部分120a彼此间隔开。第一部分120a可以介于第二部分120b之间。第一部分120a可以是氧化物半导体层120中的每个的沟道区域，并且第二部分120b可以是氧化物半导体层120中的每个的接触区域，所述接触区域中的一个与下电极be相邻，并且所述接触区域中的另一个与上电极te中的对应的一个相邻。第一部分120a可以是在第二方向d2上延伸的竖直部分，并且第二部分120b可以是在第一方向d1上延伸的水平部分。氧化物半导体层120中的每个可以具有在第一方向d1上的厚度。第一部分120a可以具有小于第二部分120b中的每个的第二厚度120bt的第一厚度120at。第一厚度120at与第二厚度120bt之间的差可以例如等于或小于约10nm。
67.氧化物半导体层120中的每个可以具有在第一方向d1上彼此相对的内表面120s1
和外表面120s2。氧化物半导体层120的内表面120s1可以彼此面对，并且第一栅电极ge1和第二栅电极ge2可以对应地设置在氧化物半导体层120的内表面120s1上。第一栅极介电图案gi1可以介于第一栅电极ge1与氧化物半导体层120中的一个的内表面120s1之间，并且第二栅极介电图案gi2可以介于第二栅电极ge2与氧化物半导体层120中的另一个的内表面120s1之间。
68.氧化物半导体层120中的每个的第二部分120b可以在第一方向d1上或在与第一方向d1相反的方向上从第一部分120a的外表面120s2突出。第二部分120b的外表面120s2可以在第一方向d1上或在与第一方向d1相反的方向上从第一部分120a的外表面120s2偏移。在氧化物半导体层120中的每个的第二部分120b之中，与对应的上电极te相邻的第二部分120b的内表面120s1可以沿着第二方向d2与第一部分120a的内表面120s1对齐。在氧化物半导体层120中的每个的第二部分120b之中，与下电极be相邻的第二部分120b可以在第一栅电极ge1与下电极be之间延伸或在第二栅电极ge2与下电极be之间延伸。与下电极be相邻的第二部分120b的内表面120s1可以在第一方向d1上或在与第一方向d1相反的方向上从第一部分120a的内表面120s1偏移。第一栅极介电图案gi1可以在第一栅电极ge1与氧化物半导体层120中的一个的与下电极be相邻的第二部分120b之间延伸，并且第二栅极介电图案gi2可以在第二栅电极ge2与氧化物半导体层120中的另一个的与下电极be相邻的第二部分120b之间延伸。
69.氧供应层110可以设置在氧化物半导体层120中的每个的外表面120s2上。氧供应层110的一部分可以在氧化物半导体层120中的每个的第二部分120b之间延伸，并且可以覆盖氧化物半导体层120中的每个的第一部分120a的外表面120s2。下电极be可以在其上设置有延伸到上电极te的侧表面上的氧供应层110。氧供应层110可以包括含氧介电材料，诸如氧化硅。
70.在氧化物半导体层120中的每个中，第一部分120a中的氧空位的浓度可以小于第二部分120b中的每个中的氧空位的浓度。第二部分120b中的每个可以包括与氧供应层110相邻的外部分120b2和远离氧供应层110的内部分120b1。第二部分120b中的每个的外部分120b2中的氧空位的浓度可以小于第二部分120b中的每个的内部分120b1中的氧空位的浓度。第二部分120b中的每个的外部分120b2中的氧空位的浓度可以与第一部分120a中的氧空位的浓度基本相同，并且第二部分120b中的每个的内部分120b1中的氧空位的浓度可以大于第一部分120a中的氧空位的浓度。例如，在氧化物半导体层120中的每个中，第一部分120a中的氧空位的比例可以等于或小于约5％，并且第二部分120b中的每个的外部分120b2中的氧空位的比例可以等于或小于约5％。第二部分120b中的每个的内部分120b1中的氧空位的比例可以大于约5％。
71.分离介电图案170可以介于上电极te之间，并且可以在第一栅电极ge1与第二栅电极ge2之间以及在第一栅介电图案gi1与第二栅介电图案gi2之间延伸。分离介电图案170可以在氧化物半导体层120的与下电极be相邻的第二部分120b之间延伸并且可以接触下电极be。分离介电图案170可以包括例如氧化硅、氮化硅和氮氧化硅中的一种或更多种。
72.第一氧化物半导体沟道晶体管可以由氧化物半导体层120中的一个、在氧化物半导体层120中的一个上的第一栅电极ge1、与氧化物半导体层120中的一个连接的对应的上电极te以及下电极be构成，并且第二氧化物半导体沟道晶体管可以由氧化物半导体层120
中的另一个、在氧化物半导体层120中的另一个上的第二栅电极ge2、与氧化物半导体层120中的另一个连接的对应的上电极te以及下电极be构成。第一氧化物半导体沟道晶体管和第二氧化物半导体沟道晶体管可以是或对应于垂直沟道晶体管。
73.根据发明构思，由于氧化物半导体层120中的每个的第一部分120a具有相对小量的氧空位，因此第一晶体管和第二晶体管的摆动特性可以改善。另外，氧化物半导体层120中的每个的与上电极te和下电极be相邻的第二部分120b可以各自具有相对大量的氧空位。因此，上电极te和下电极be的电阻(或者接触电阻或薄层电阻)可以减小。因此，可以能够提供具有改善的电性质的氧化物半导体沟道晶体管。
74.可选地或附加地，垂直沟道晶体管可以由氧化物半导体层120、第一栅电极ge1和第二栅电极ge2、上电极te以及下电极be构成，或者对应于氧化物半导体层120、第一栅电极ge1和第二栅电极ge2、上电极te以及下电极be。因此，可以能够提供能够容易地实现高集成度的氧化物半导体沟道晶体管。
75.图14至图18示出展示根据发明构思的一些示例实施例的制造半导体装置的方法的剖视图。为了描述的简洁，将进行省略以避免参照图13说明的半导体装置的重复讨论。
76.参照图14，可以在基底100上顺序地形成下介电层102、导电线cl和下电极be。导电线cl和下电极be的形成可以包括例如在下介电层102中形成具有在第一方向d1上延伸的线性形状的沟槽，在下介电层102上顺序地沉积填充沟槽的导电层和下电极层，并且将下电极层和导电层平坦化直到暴露下介电层102的顶表面。
77.可以在下电极be上形成模制层160。模制层160可以包括穿透其的凹陷区域rr。凹陷区域rr可以穿透模制层160，并且可以部分地暴露下电极be的顶表面。凹陷区域rr可以具有在第一方向d1上的宽度。凹陷区域rr可以在其上部分处具有宽度w1u，在其下部分处具有宽度w1l，并且在其中间部分处具有宽度w2，其中，宽度w1u和w1l大于宽度w2。模制层160可以包括例如氧化硅、氮化硅、氮氧化硅和硬掩模上硅(soh)材料中的一种或更多种。
78.可以在模制层160上形成初步氧化物半导体层120p，并且初步氧化物半导体层120p可以填充凹陷区域rr的一部分。初步氧化物半导体层120p可以具有覆盖凹陷区域rr的内表面的基本均匀的厚度，并且可以填充凹陷区域rr的下部分。初步氧化物半导体层120p可以覆盖暴露于凹陷区域rr的下电极be。
79.参照图15，可以将初步栅电极pge和初步栅极介电图案pgi形成为填充凹陷区域rr的未占据部分。初步栅电极pge和初步栅极介电图案pgi的形成可以包括例如在初步氧化物半导体层120p上顺序地形成填充凹陷区域rr的未占据部分的栅极介电层和栅电极层，并且将栅电极层、栅极介电层和初步氧化物半导体层120p平坦化，直到暴露模制层160的顶表面。由于栅电极层、栅极介电层和初步氧化物半导体层120p被平坦化，因此可以在凹陷区域rr中局部地形成初步栅电极pge、初步栅极介电图案pgi和初步氧化物半导体层120p。
80.参照图16，可以将分离介电图案170形成为穿透初步栅电极pge、初步栅极介电图案pgi和初步氧化物半导体层120p。分离介电图案170可以暴露模制层160的顶表面，并且可以覆盖初步栅电极pge、初步栅极介电图案pgi和初步氧化物半导体层120p的最上表面。分离介电图案170的形成可以包括例如形成穿透初步栅电极pge、初步栅极介电图案pgi和初步氧化物半导体层120p的分离沟槽170t，在模制层160上形成填充分离沟槽170t并且覆盖初步栅电极pge、初步栅极介电图案pgi和初步氧化物半导体层120p的最上表面的分离介电
层，并且蚀刻分离介电层的一部分直到暴露模制层160的顶表面。
81.分离介电图案170可以将初步栅电极pge分离成在第一方向d1上彼此间隔开的第一栅电极ge1和第二栅电极ge2，并且分离介电图案170可以将初步栅极介电图案pgi分离成在第一方向d1上彼此间隔开的第一栅极介电图案gi1和第二栅极介电图案gi2。分离介电图案170可以将初步氧化物半导体层120p分离成在第一方向d1上彼此间隔开的一对氧化物半导体层120。
82.氧化物半导体层120中的每个可以包括第一部分120a和在第二方向d2上跨第一部分120a彼此间隔开的第二部分120b。第一部分120a可以介于第二部分120b之间。第一部分120a可以是在第二方向d2上延伸的竖直部分，并且第二部分120b可以是在第一方向d1上延伸的水平部分。氧化物半导体层120中的每个可以具有在第一方向d1上的厚度。第一部分120a可以具有第一厚度120at，所述第一厚度120at小于第二部分120b中的每个的第二厚度120bt。
83.参照图17，可以去除模制层160。模制层160的去除可以包括例如执行相对于分离介电图案170、氧化物半导体层120和下电极be具有蚀刻选择性的蚀刻工艺(例如，湿蚀刻工艺)。
84.氧化物半导体层120中的每个可以具有彼此相对的内表面120s1和外表面120s2。氧化物半导体层120的内表面120s1可以彼此面对，并且第一栅电极ge1和第二栅电极ge2可以对应地设置在氧化物半导体层120的内表面120s1上。第一栅极介电图案gi1可以介于第一栅电极ge1与氧化物半导体层120中的一个的内表面120s1之间，并且第二栅极介电图案gi2可以介于第二栅电极ge2与氧化物半导体层120中的另一个的内表面120s1之间。模制层160的去除可以暴露氧化物半导体层120的外表面120s2。
85.参照图18，可以将氧供应层110形成为覆盖氧化物半导体层120的外表面120s2并且还覆盖下电极be的顶表面的一部分。氧供应层110的形成可以包括例如在下电极be上形成覆盖分离介电图案170和氧化物半导体层120的外表面120s2的含氧层，并且将含氧层平坦化直到暴露分离介电图案170的顶表面。
86.可以在分离介电图案170的上部分中形成上电极te。上电极te可以穿透分离介电图案170的上部分，并且对应地与氧化物半导体层120连接。例如，上电极te的形成可以包括在分离介电图案170的上部分中形成对应地暴露氧化物半导体层120的顶表面的孔，在分离介电图案170上形成填充孔的上电极层，并且将上电极层平坦化直到暴露分离介电图案170的顶表面。
87.下电极be可以与氧化物半导体层120中的每个的第二部分120b中的一个相邻，并且上电极te中的每个可以与氧化物半导体层120中的每个的第二部分120b中的另一个相邻。
88.可以对基底100执行氧供应工艺oc。氧供应工艺oc可以是例如高温退火工艺。氧供应工艺oc可以致使氧供应层110中的氧扩散到氧化物半导体层120中以填充氧化物半导体层120中的氧空位。
89.参照图13和图18，在氧化物半导体层120中的每个中，第二部分120b中的每个的第二厚度120bt可以大于第一部分120a的第一厚度120at。因此，在氧供应工艺oc期间，氧供应层110中的氧可以扩散到第一部分120a和第二部分120b中的每个的外部分120b2中，而不会
扩散到第二部分120b中的每个的内部分120b1中。从氧供应层110扩散的氧可以填充第一部分120a中的氧空位和第二部分120b中的每个的外部分120b2中的氧空位，而不会填充第二部分120b中的每个的内部分120b1中的氧空位。作为结果，第二部分120b中的每个的内部分120b1中的氧空位的比例可以大于第二部分120b中的每个的外部分120b2中的氧空位的比例。第一部分120a中的氧空位的比例可以小于第二部分120b中的每个中的氧空位的比例。
90.根据发明构思，氧化物半导体层120中的每个可以被形成为使得第一部分120a可以具有小于第二部分120b的厚度的厚度。此外，可以调整氧供应工艺oc的工艺条件(例如，处理时间和/或温度)以控制氧供应层110中包含的氧的扩散，并因此在氧化物半导体层120中的每个中，被扩散的氧可以调整为至少部分地填充第一部分120a中的氧空位和第二部分120b中的每个的外部分120b2中的氧空位，并且还可以调整为不填充或更少地填充第二部分120b中的每个的内部分120b1中的氧空位。因此，可以容易地调整氧化物半导体层120中的每个的第一部分120a中的氧空位的数量或比例或浓度，以使其小于包括在氧化物半导体层120中的每个中的第二部分120b中的每个中的氧空位的相应数量或比例或浓度，并因此可以能够更轻松地改善包括氧化物半导体层120的氧化物半导体沟道晶体管的电性质。
91.此外，垂直沟道晶体管可以由氧化物半导体层120、第一栅电极ge1和第二栅电极ge2、上电极te以及下电极be构成，或者对应于氧化物半导体层120、第一栅电极ge1和第二栅电极ge2、上电极te以及下电极be。因此，可以能够更容易地实现氧化物半导体沟道晶体管的高集成度。
92.图19示出展示根据发明构思的一些示例实施例的半导体装置的框图。
93.参照图19，半导体装置可以包括存储器单元阵列1、行解码器2、感测放大器3、列解码器4和控制逻辑5。
94.存储器单元阵列1可以包括二维或三维布置的多个存储器单元mc。存储器单元mc中的每个可以连接在彼此相交的字线wl(例如，行线)与位线bl(例如，列线)之间。
95.存储器单元mc中的每个可以包括选择元件tr和数据存储元件ds，并且选择元件tr和数据存储元件ds可以串联电连接。选择元件tr可以连接在位线bl与数据存储元件ds之间并且可以由字线wl控制。例如，选择元件tr可以是场效应晶体管(fet)并且数据存储元件ds可以是电容器、磁性隧道结图案或可变电阻器。例如，选择元件tr可以包括晶体管，并且晶体管的栅电极可以连接到字线wl。晶体管可以具有连接到位线bl和数据存储元件ds的漏极/源极端子。
96.行解码器2可以对从外部输入的地址进行解码，并且可以选择包括在存储器单元阵列1中的多条字线wl中的一条。在行解码器2中被解码的地址可以被提供给行驱动器(未示出)，并且响应于控制电路的控制操作，行驱动器可以将特定电压提供给被选择的字线wl和未选择的字线wl中的每条。
97.响应于从列解码器4解码的地址，感测放大器3可以检测并放大被选择的位线bl与参照位线之间的电压差，而后可以输出被放大的电压差。
98.列解码器4可以在感测放大器3与外部装置(例如，存储器控制器)之间提供数据递送路径。列解码器4可以对从外部输入的地址进行解码，并且可以选择包括在存储器单元阵列1中的多条位线bl中的一条。
99.控制逻辑5可以产生控制信号，所述控制信号控制将数据写入到存储器单元阵列1
或从存储器单元阵列1读取数据的操作。
100.图20示出展示根据发明构思的一些示例实施例的半导体装置的平面图。图21示出沿着图20的线i-i'和ii-ii'截取的剖视图。
101.参照图20和图21，下介电层102可以设置在基底100上。基底100可以是半导体基底，例如，硅(si)基底、锗(ge)基底、硅锗(sige)基底或绝缘体上硅(soi)基底。下介电层102可以包括例如氧化硅、氮化硅和氮氧化硅中的一种或更多种。
102.多条导电线cl可以设置在下介电层102中。多条导电线cl可以在平行于基底100的顶表面100u的第一方向d1上延伸，并且可以在平行于基底100的顶表面100u同时与第一方向d1相交的第三方向d3上彼此间隔开。多个下电极be可以对应地设置在多条导电线cl上。多个下电极be可以设置在下介电层102中并且可以沿着多条导电线cl的顶表面在第一方向d1上延伸。多条导电线cl中的每条可以与参照图13讨论的导电线cl基本相同，并且多个下电极be中的每个可以与参照图13讨论的下电极be基本相同。多条导电线cl可以构成图19的位线bl。
103.多条导电线cl可以在其上设置有沿着第一方向d1和第三方向d3二维地设置的多个氧化物半导体层120。多个氧化物半导体层120可以沿着第一方向d1和第三方向d3彼此间隔开。多个氧化物半导体层120中的每个可以具有在第三方向d3上伸长的条形状并且可以在垂直于基底100的顶表面100u的第二方向d2上延伸。在多个氧化物半导体层120之中，在第三方向d3上布置的氧化物半导体层120可以对应地设置在多条导电线cl上。在多个氧化物半导体层120之中，在第一方向d1上布置的氧化物半导体层120可以设置在多条导电线cl中的对应的一条上。多个下电极be可以介于多条导电线cl与多个氧化物半导体层120之间。
104.多个氧化物半导体层120可以包括在第一方向d1上彼此面对的一对氧化物半导体层120。一对氧化物半导体层120可以设置在多条导电线cl中的对应的一条上并且可以在第一方向d1上彼此间隔开。一对氧化物半导体层120可以与参照图13讨论的一对氧化物半导体层120基本相同。
105.多个栅电极ge可以置于多条导电线cl上并且与多条导电线cl交叉地延伸。多个栅电极ge可以在第三方向d3上延伸并且可以在第一方向d1上彼此间隔开。在多个氧化物半导体层120之中，在第三方向d3上布置的氧化物半导体层120可以设置在多个栅电极ge中的对应一个的一侧上并且可以在第三方向d3上彼此间隔开。对应的栅电极ge可以在布置在第三方向d3上的氧化物半导体层120之间延伸。多个栅极介电图案gi可以介于多个栅电极ge与多个氧化物半导体层120之间。多个栅极介电图案gi中的每个可以在第三方向d3上延伸，并且可以介于对应的栅电极ge与在第三方向d3上布置的氧化物半导体层120之间。多个栅电极ge和多个栅极介电图案gi可以构成图19的字线wl。
106.多个栅电极ge可以包括设置在一对氧化物半导体层120之间的第一栅电极ge1和第二栅电极ge2，并且多个栅极介电图案gi可以包括设置在一对氧化物半导体层120之间的第一栅极介电图案gi1和第二栅极介电图案gi2。第一栅电极ge1和第二栅电极ge2可以在一对氧化物半导体层120之间在第一方向d1上彼此间隔开。第一栅极介电图案gi1可以介于第一栅电极ge1与一对氧化物半导体层120中的一个之间，并且第二栅极介电图案gi2可以介于第二栅电极ge2与一对氧化物半导体层120中的另一个之间。第一栅电极ge1、第二栅电极ge2、第一栅介电图案gi1和第二栅介电图案gi2可以与参照图13讨论的第一栅电极ge1、第
二栅电极ge2、第一栅介电图案gi1和第二栅介电图案gi2基本相同。
107.多个氧化物半导体层120中的每个可以具有在第一方向d1上彼此相对的内表面120s1和外表面120s2。在多个氧化物半导体层120之中，一对氧化物半导体层120中的一个的内表面120s1可以面对一对氧化物半导体层120中的另一个的内表面120s1。第一栅电极ge1和第二栅电极ge2可以对应地设置在一对氧化物半导体层120的内表面120s1上。第一栅极介电图案gi1可以介于第一栅电极ge1与一对氧化物半导体层120中的一个的内表面120s1之间，并且第二栅极介电图案gi2可以介于第二栅电极ge2与一对氧化物半导体层120中的另一个的内表面120s1之间。
108.分离介电图案170可以介于第一栅电极ge1与第二栅电极ge2之间并且可以在第三方向d3上延伸。分离介电图案170可以在第一栅极介电图案gi1与第二栅极介电图案gi2之间以及在一对氧化物半导体层120之间延伸，并且可以在一对氧化物半导体层120之间接触下电极be。分离介电图案170可以介于一对氧化物半导体层120的内表面120s1之间。
109.多个上电极te可以对应地设置在多个氧化物半导体层120上并且可以沿着第一方向d1和第三方向d3彼此间隔开。上电极te可以对应地连接到多个氧化物半导体层120。分离介电图案170可以在对应地设置在一对氧化物半导体层120上的上电极te之间延伸。分离介电图案170和上电极te可以基本是参照图13讨论的分离介电图案170和上电极te。
110.氧供应层110可以设置为覆盖一对氧化物半导体层120中的每个的外表面120s2。氧供应层110可以在第三方向d3上延伸并且可以覆盖在第三方向d3上布置的氧化物半导体层120的外表面120s2。氧供应层110可以与参照图13讨论的氧供应层110基本相同。
111.多个氧化物半导体层120中的每个、对应的栅电极ge、对应的上电极te以及下电极be可以构成图19的垂直沟道晶体管或选择元件tr。
112.上介电层180可以设置在氧供应层110和分离介电图案170上。上介电层180可以包括例如氧化硅、氮化硅和氮氧化硅中的一种或更多种。上介电层180可以在其中设置有连接到对应的上电极te的着陆垫lp。着陆垫lp可以穿透上介电层180并且可以对应地连接到上电极te。当在平面图中观看时，着陆垫lp可以各自具有圆形形状、椭圆形形状、矩形形状、正方形形状、菱形形状、六边形形状或任何合适的形状。着陆垫lp可以包括掺杂多晶硅、al、cu、ti、ta、ru、w、mo、pt、ni、co、tin、tan、wn、nbn、tial、tialn、tisi、tisin、tasi、tasin、rutin、nisi、cosi、iro
x
、ruo
x
或其任何组合。
113.多个数据存储图案dsp可以对应地设置在着陆垫lp上。数据存储图案dsp可以对应地具有经由着陆垫lp与上电极te的电连接。数据存储图案dsp可以沿着第一方向d1和第三方向d3彼此间隔开。根据一些示例实施例，数据存储图案dsp中的每个可以是电容器。在这种情况下，数据存储图案dsp中的每个可以包括底电极、顶电极以及底电极与顶电极之间的电容器介电层。底电极可以设置在着陆垫lp中的对应的一个上，并且当在平面图中观看时，底电极可以具有圆形形状、椭圆形形状、矩形形状、正方形形状、菱形形状、六边形形状或任何合适的形状。根据一些示例实施例，数据存储图案dsp中的每个可以是在两个电阻状态之间切换的可变电阻图案。在这种情况下，数据存储图案dsp中的每个可以包括例如相变材料或磁性隧道结图案。数据存储图案dsp可以构成图19的数据存储元件ds。
114.根据发明构思，氧化物半导体层可以包括第一部分和跨所述第一部分彼此间隔开的第二部分。栅电极可以设置在氧化物半导体层的第一部分上并且电极可以设置在氧化物
半导体层的对应的第二部分上。氧化物半导体层、栅电极和电极可以构成氧化物半导体沟道晶体管。由于氧化物半导体层的第一部分具有相对小数量或浓度的氧空位，所以可以改善氧化物半导体沟道晶体管的摆动特性。由于氧化物半导体层的第二部分具有相对大数量或浓度的氧空位，所以可以改善电极的电阻特性。可以提供包括具有改善的电性质的氧化物半导体沟道晶体管的半导体装置以及制造该半导体装置的方法。
115.可选地或附加地，氧化物半导体层、栅电极和电极可以构成垂直沟道晶体管。因此，可以提供包括能够容易地实现高集成度的氧化物半导体沟道晶体管的半导体装置以及制造该半导体装置的方法。
116.上面公开的任何元件和/或功能块可以包括处理电路或实现在处理电路中，所述处理电路诸如：包括逻辑电路的硬件；诸如运行软件的处理器的硬件/软件组合；或其组合。例如，处理电路更具体地可以包括但不限于中央处理单元(cpu)、算术逻辑单元(alu)、数字信号处理器、微计算机、现场可编程门阵列(fpga)、片上系统(soc)、可编程逻辑单元、微处理器、专用集成电路(asic)等。处理电路可以包括诸如晶体管、电阻器、电容器等中的至少一个的电子组件。处理电路可以包括诸如逻辑门的电子组件，所述逻辑门包括与门、或门、与非门、非门等中的至少一个。
117.前面的描述提供了用于解释发明构思的一些示例实施例。因此，发明构思不限于上述各种示例实施例，并且将被本领域普通技术人员理解的，在不脱离发明构思的精神和必要特征的情况下，可以在其中进行形式和细节上的变化。此外，示例实施例未必彼此相互排斥。例如，一些示例实施例可以包括参照一个或更多个附图描述的一个或更多个特征，并且还可以包括参照一个或更多个其它附图描述的一个或更多个特征。