存储装置及其操作方法与流程

存储装置及其操作方法
1.相关申请的交叉引用
2.本技术要求于2021年8月6日在韩国知识产权局提交的韩国专利申请no.10-2021-0103749的优先权，该韩国专利申请的公开内容通过引用整体地并入本文。
技术领域
3.实施例涉及一种半导体存储器，并且更具体地，涉及一种存储装置及其操作方法。


背景技术：

4.半导体存储装置可以被分类为易失性存储器或非易失性存储器，易失性存储器在电源关断时丢失存储在其中的数据，诸如动态随机存取存储器(dram)或静态ram(sram)，非易失性存储器即使在电源关断时也保持存储在其中的数据，诸如闪存、相变ram(pram)、磁性ram(mram)、或电阻式ram(reram)、或铁电随机存取存储器(fram)。
5.在上述存储器当中，dram通过对存储单元充电来存储数据。然而，存储在dram的存储单元中的电荷可能随着时间的推移而漏出。因此，为了维持存储在dram的存储单元中的电荷(或数据)，dram使用对电荷再充电的刷新(refresh)操作。特别地，由dram的内部计数器在没有外部命令的情况下执行的刷新操作被称作“自刷新操作”。


技术实现要素：

6.根据实施例，一种执行自刷新操作的存储装置的操作方法可以包括：从存储器控制器接收深度睡眠模式进入命令；响应于所述深度睡眠模式进入命令，将所述存储装置的内部电压的大小从第一电压改变为小于所述第一电压的第二电压；以及在所述存储器控制器的控制下进入自刷新模式，并且所述内部电压可以在所述自刷新模式期间被维持在所述第二电压。
7.根据实施例，一种存储装置可以包括：存储单元阵列，所述存储单元阵列包括多个存储单元；控制逻辑电路，所述控制逻辑电路响应于从外部装置接收到的深度睡眠模式进入命令激活电压降低请求信号；电源电路，所述电源电路响应于所激活的电压降低请求信号，将内部电压从第一电压改变为小于所述第一电压的第二电压；以及自刷新逻辑电路，所述自刷新逻辑电路基于所述第二电压的所述内部电压，控制对所述存储单元的自刷新操作。
8.根据实施例，一种执行自刷新操作的存储装置的操作方法可以包括：从存储器控制器接收自刷新模式进入命令；响应于所述自刷新模式进入命令，进入自刷新模式并且将所述存储装置的内部电压的大小从第一电压改变为小于所述第一电压的第二电压；从所述存储器控制器接收自刷新模式退出命令；以及响应于所述自刷新模式退出命令，将所述存储装置的所述内部电压的所述大小从所述第二电压改变为所述第一电压，并且所述内部电压可以在所述自刷新模式期间被维持在所述第二电压。
附图说明
9.通过参考附图详细地描述示例实施例，特征对本领域的技术人员将变得明显，在附图中：
10.图1是图示根据示例实施例的存储器系统的框图。
11.图2是图示图1的存储装置的框图。
12.图3是图示图2中图示的存储单元阵列的电路图。
13.图4是根据图2的存储装置的每个操作的状态图。
14.图5是图示图2的存储装置的操作方法的流程图。
15.图6是图示图2的电源电路的电路图。
16.图7是用于描述图2的存储装置的操作的定时图。
17.图8是图示根据图2的存储装置的另一实施例的操作方法的流程图。
18.图9是用于描述参考图8描述的存储装置的操作的定时图。
19.图10是图示根据图2的存储装置的另一实施例的操作方法的流程图。
20.图11是用于描述参考图10描述的存储装置的操作的定时图。
具体实施方式
21.图1是图示根据示例实施例的存储器系统的框图。
22.参考图1，存储器系统10可以包括存储器控制器11和存储装置100。
23.在下面，仅仅通过示例的方式假定存储装置100是动态随机存取存储器(dram)并且存储器控制器11和存储装置100基于双倍数据速率(ddr)接口彼此通信。然而，这可以变化，例如，存储装置100可以是诸如以下的各种存储装置中的一种：静态随机存取存储器(sram)、同步dram(sdram)、磁性ram(mram)、铁电ram(fram))、电阻式ram(reram)和相变ram(pram)，并且存储器控制器11和存储装置100可以基于诸如以下的各种接口之一彼此通信：低功率双倍数据速率(lpddr)接口、通用串行总线(usb)接口、多媒体卡(mmc)接口、外围组件互连(pci)接口、快速外围组件互连(pci-e)接口、高级技术附件(ata)接口、串行ata(sata)接口、并行ata(pata)接口、小型计算机系统接口(scsi)和增强型小磁盘接口(esdi)。
24.存储器控制器11可以在存储装置100中存储数据“data”，或者可以读取存储在存储装置100中的数据“data”。为了管理存储装置100的读取操作或写入操作，存储器控制器11可以向存储装置100发送命令/地址ca。
25.在示例实施例中，命令/地址ca可以包括命令cmd或地址addr信息。
26.命令cmd可以包括自刷新模式进入命令sre、自刷新模式退出命令srx、掉电模式进入命令pde、掉电模式退出命令pdx、深度睡眠模式进入命令dsm等。
27.地址addr可以包括行地址、列地址、存储体地址等。
28.然而，这些可以变化，例如，命令/地址ca可以被实现为以各种不同形式包括命令cmd和地址addr。
29.在示例实施例中，可以通过各种信号的组合来确定包括在命令/地址ca中的命令和地址信息。各种信号可以包括从存储器控制器11提供的信号，诸如，命令/地址输入信号ca0至ca6以及时钟信号ck_t和ck_c(在图1中未示出)。然而，这可以变化，例如，命令或地址
可以由其他各种信号的输入定义。
30.在存储器控制器11的控制下，存储装置100可以存储从存储器控制器11提供的数据“data”，或者可以将所存储的数据“data”提供给存储器控制器11。
31.可以通过从存储器控制器11提供的命令/地址ca来控制存储装置100。例如，存储装置100可以响应于自刷新模式进入命令sre从空闲状态idle进入自刷新模式，并且可以响应于自刷新模式退出命令srx从自刷新模式进入空闲状态idle。然而，这可以变化，例如，可以通过其他命令不同地控制存储装置100。将参考图4详细地描述通过各种命令控制存储装置100的示例。
32.在示例实施例中，存储装置100可以包括自刷新(sr)逻辑电路160。自刷新逻辑电路160可以响应于从存储器控制器11提供的命令/地址ca，控制存储装置100的自刷新操作。例如，自刷新逻辑电路160可以响应于自刷新模式进入命令sre控制存储装置100，使得自刷新操作被执行。自刷新逻辑电路160可以响应于自刷新模式退出命令srx控制存储装置100，使得自刷新操作被终止。
33.在示例实施例中，在自刷新逻辑电路160中使用的电压的大小可以是不同的，或者可以依据从存储器控制器11提供的命令/地址ca而改变，在这种情况下，可以降低存储装置100的功耗。将在下面详细地描述自刷新逻辑电路160的这个操作和其他操作。
34.图2是图示图1的存储装置的框图。
35.参考图1和图2，存储装置100可以包括命令/地址译码器110、存储单元阵列120、自刷新逻辑电路160、控制逻辑电路150、电源电路170、译码器130和输入/输出(i/o)电路140。
36.命令/地址译码器110可以从存储器控制器11接收命令/地址ca，并且可以对所接收到的命令/地址ca进行译码。
37.在示例实施例中，命令/地址ca可以包括命令cmd，诸如，自刷新模式进入命令sre、自刷新模式退出命令srx、掉电模式进入命令pde、掉电模式退出命令pdx、和/或深度睡眠模式进入命令dsm。
38.由命令/地址译码器110译码的命令/地址ca可以被传送到控制逻辑电路150。
39.存储单元阵列120可以包括多个存储单元。存储单元阵列120可以与译码器130和输入/输出电路140连接。将参考图3详细地描述存储单元阵列120的配置和操作。
40.译码器130可以控制包括在存储单元阵列120中的多个存储单元。译码器130可以基于译码器130从命令/地址译码器110接收的信息(例如，译码结果)来控制多个存储单元。
41.输入/输出电路140可以被配置为将数据写入存储单元阵列120中包括的多个存储单元中，或者输出存储在存储单元阵列120中包括的多个存储单元中的数据。
42.控制逻辑电路150可以响应于由命令/地址译码器110译码的命令cmd和地址addr，控制存储装置100的组件。例如，当从命令/地址译码器110接收到的命令cmd是读取或写入命令时，控制逻辑电路150可以控制译码器130和输入/输出电路140，使得与所接收到的地址addr相对应的存储单元的数据被输入/输出。
43.控制逻辑电路150可以响应于由命令/地址译码器110译码的命令cmd和地址addr，向自刷新逻辑电路160输出自刷新控制信号sr_en。
44.控制逻辑电路150可以响应于由命令/地址译码器110译码的命令cmd和地址addr，控制电源电路170。例如，控制逻辑电路150可以响应于深度睡眠模式进入命令dsm，向电源
电路170输出深度睡眠模式控制信号dsm_en。控制逻辑电路150可以响应于掉电模式进入命令pde，向电源电路170输出掉电模式控制信号pd_en。
45.控制逻辑电路150可以向电源电路170输出电压降低请求信号vdd2l_en。例如，电压降低请求信号vdd2l_en的激活可以请求或命令减小提供给存储装置100的组件的电压的大小。
46.在示例实施例中，控制逻辑电路150可以在存储装置100接收到深度睡眠模式进入命令dsm之后，在接收到自刷新模式退出命令srx之前的时间段内激活电压降低请求信号vdd2l_en。然而，这可以变化。可以在执行自刷新操作的各种状态或模式下激活电压降低请求信号vdd2l_en。例如，控制逻辑电路150可以在接收到掉电模式进入命令pde之后激活电压降低请求信号vdd2l_en，直到存储装置100接收到自刷新模式退出命令srx为止，或者控制逻辑电路150可以在接收到自刷新模式进入命令sre之后激活电压降低请求信号vdd2l_en，直到存储装置100接收到自刷新模式退出命令srx为止。将参考图5和图7至图11详细地描述控制逻辑电路150依据存储装置100的操作模式激活电压降低请求信号vdd2l_en的各种实施例。
47.自刷新逻辑电路160可以响应于接收到的自刷新控制信号sr_en，通过译码器130对存储单元阵列120执行自刷新操作。例如，自刷新逻辑电路160可以控制译码器130，使得存储在存储单元阵列120的存储单元中的信息通过读出放大器(未图示)被读取和放大，然后再次存储在存储单元中。将参考图3详细地描述自刷新逻辑电路160对存储单元阵列120执行自刷新操作的方法。
48.可以从存储装置100的外部向电源电路170供应两个或更多个大小的电压。例如，可以从存储装置100的外部向电源电路170供应第一电压vdd2h和第二电压vdd2l，第二电压vdd2l的大小小于第一电压vdd2h的大小。在这种情况下，第一电压vdd2h可以是在存储装置100执行正常操作时使用的电压，第二电压vdd2l可以是在存储装置100执行省电操作时使用的较低电压。
49.在示例实施例中，电源电路170可以从存储装置100的外部接收第一电压vdd2h和第二电压vdd2l。在示例实施例中，电源电路170可以通过不同的电力线从存储装置100的外部接收第一电压vdd2h和第二电压vdd2l。
50.在示例实施例中，第一电压vdd2h的电平的范围可以是1.01v至1.12v，第二电压vdd2l的电平的范围可以是0.87v至0.97v。
51.在示例实施例中，第一电压vdd2h可以具有1.05v的电平，第二电压vdd2l可以具有0.9v的电平。
52.在示例实施例中，与以上描述不同，可以从存储装置100的内部组件向电源电路170供应第一电压vdd2h和第二电压vdd2l。在示例实施例中，可以从包括在存储装置100中的电压转换电路(未图示)向电源电路170供应第一电压vdd2h和第二电压vdd2l。
53.在示例实施例中，第一电压vdd2h和第二电压vdd2l可以是用于实现存储装置100的动态电压和频率缩放核(dynamic voltage and frequency scaling core，dvfsc)模式的电压。例如，在存储装置100的dvfsc模式的实现方式中，第一电压vdd2h可以是用于存储装置100的高速操作的电压，第二电压vdd2l可以是用于存储装置100的低速操作的电压。然而，示例实施例可以相对于第一电压vdd2h和第二电压vdd2l是用于实现存储装置100的
dvfsc模式的电压的情况而变化。例如，第一电压vdd2h和第二电压vdd2l可以是从存储装置100的内部或外部供应的各种电压。
54.电源电路170可以向存储装置100的每一个组件(例如，命令/地址译码器110、控制逻辑电路150、自刷新逻辑电路160、译码器130和输入/输出电路140)提供内部电压vint。内部电压vint可以(例如，作为电源电压)用于执行存储装置100的每一个组件的操作。
55.在示例实施例中，电源电路170可以被实现为选择从存储装置100的外部供应的第一电压vdd2h和第二电压vdd2l之一作为要提供给存储装置100的每一个组件的内部电压vint。也就是说，电源电路170可以选择性地供应第一电压vdd2h或第二电压vdd2l作为内部电压vint。
56.在示例实施例中，依据用于存储装置100的组件的操作或功能的功率，电源电路170可以不向存储装置100的至少一个组件提供内部电压vint。例如，电源电路170可以响应于从控制逻辑电路150接收到的深度睡眠模式控制信号dsm_en或掉电模式控制信号pd_en，不将内部电压vint提供给输入/输出电路140。然而，这可以变化，例如，电源电路170可以响应于深度睡眠模式控制信号dsm_en或掉电模式控制信号pd_en，不将内部电压vint供应给存储装置100的(一个或更多个)其他选定组件。
57.在示例实施例中，电源电路170向存储装置100的组件提供的内部电压vint的大小可以依据用于存储装置100的组件的操作或功能的功率而改变。例如，响应于从控制逻辑电路150接收到的电压降低请求信号vdd2l_en被激活，电源电路170可以减小供应给存储装置100的组件的内部电压vint的大小(例如，从第一电压vdd2h减小到第二电压vdd2l)。作为另一示例，响应于从控制逻辑电路150接收到的电压降低请求信号vdd2l_en被去激活(deactivated)，电源电路170可以增加内部电压vint的大小(例如，从第二电压vdd2l增加到第一电压vdd2h)。
58.在示例实施例中，电源电路170可以被实现为响应于电压降低请求信号vdd2l_en，选择第一电压vdd2h和第二电压vdd2l之一，因此，可以控制内部电压vint的大小。将参考图6详细地描述电源电路170响应于电压降低请求信号vdd2l_en控制内部电压vint的大小的配置和操作。
59.图3是图示图2中图示的存储单元阵列的电路图。
60.为了描述的方便，在图3中图示了一些存储单元，但是存储单元的数目可以变化。
61.参考图2和图3，存储单元阵列120可以包括多个存储单元mc。多个存储单元mc中的每一个存储单元可以包括存取晶体管tr和存储电容器“c”。存储单元mc的存取晶体管tr的第一端与多条位线bl1至bln连接，并且其第二端与对应的存储电容器“c”连接。存储单元mc的存取晶体管tr的栅极与多条字线wl1至wlm连接。
62.电荷可以通过对应的位线被存储在每个存储电容器“c”中。依据存储在每个存储电容器“c”中的电荷随着时间的推移而漏出的有限数据保持特性，可以执行更新存储在每个存储电容器“c”中的电荷的自刷新操作。
63.详细地，在自刷新逻辑电路160的控制下，可以通过译码器130每隔给定时间段向字线wll至wlm供应电压，使得存储在与字线wll至wlm连接的存储单元中的电荷被感测和放大。例如，读出放大器(未图示)可以通过多条位线bl1至bln感测存储在存储单元mc中的数据，并且可以放大所感测到的数据以便被重写在对应的存储单元中。
64.图4是根据图2的存储装置的每个操作的状态图。
65.可以响应于从图1的存储器控制器11接收到的命令/地址ca，执行存储装置的各种状态或模式之间的转变顺序，其被图示在图4中。为了附图的简洁或描述的方便，可以省略对描述本示例实施例不必要的组件的描述。
66.参考图2和图4，存储装置100的操作状态或操作模式可以包括空闲状态idle、自刷新模式、深度睡眠模式和掉电模式。
67.在示例实施例中，空闲状态idle可以意指所有存储体被预充电的状态。处于空闲状态idle的存储装置100可以在接收到激活命令(未图示)之后进入执行读取或写入操作的模式(未图示)。
68.在示例实施例中，自刷新模式可以指示存储装置100对存储单元mc执行刷新操作直到接收到自刷新模式退出命令srx为止的模式。
69.在示例实施例中，掉电模式和深度睡眠模式中的每一者可以是利用比自刷新模式更少的功率执行自刷新操作的操作模式。例如，掉电模式和深度睡眠模式中的每一者可以是被提供用于在执行存储装置100的自刷新操作时降低功耗的操作模式。
70.在示例实施例中，深度睡眠模式可以指示存储装置100的除了用于自刷新操作的组件以外的其余(或大多数)组件被关闭以进行存储装置100的省电操作的模式。
71.在示例实施例中，掉电模式可以指示存储装置100的一些组件被关闭以进行存储装置100的省电操作的模式。
72.参考图2至图4，根据本示例实施例的存储装置100可以响应于自刷新模式进入命令sre，从空闲状态idle进入自刷新模式。如上所述，自刷新模式可以指示存储装置100对存储单元mc执行刷新操作直到接收到自刷新模式退出命令srx为止的模式。
73.在示例实施例中，可以降低执行自刷新操作的存储装置100的功耗。例如，与存储装置100的组件不执行自刷新操作的情况(例如，执行读取或写入操作的情况)相比，可以降低在存储装置100进入自刷新模式之后消耗的功率量。在这种情况下，可以减小存储装置100的内部电压vint的大小。将参考图10和图11详细地描述进入自刷新模式的存储装置100的内部电压vint减小的示例实施例。
74.处于自刷新模式的存储装置100可以响应于深度睡眠模式进入命令dsm，进入深度睡眠模式。如上所述，深度睡眠模式可以指示存储装置100的除了用于自刷新操作的组件以外的其余(或大多数)组件被关闭以进行存储装置100的省电操作的模式。例如，当存储装置100在深度睡眠模式下操作时，电源电路170可以阻断(block)提供给输入/输出电路140的内部电压vint。然而，这可以变化，例如，可以不同地选择存储装置100的要在深度睡眠模式下关闭的组件。
75.另外，在示例实施例中，处于空闲状态idle的存储装置100可以响应于深度睡眠模式进入命令dsm进入深度睡眠模式。
76.在示例实施例中，当存储装置100进入深度睡眠模式时，由电源电路170向存储装置100的每一个组件提供的内部电压vint的大小可以减小(例如，从第一电压vdd2h减小到第二电压vdd2l)。在这种情况下，可以维持内部电压vint的减小后的大小直到自刷新模式退出命令srx被输入到存储装置100为止。因此，可以提供降低了功耗的存储装置。将参考图5和图7详细地描述维持内部电压vint的大小(其在接收到深度睡眠模式进入命令dsm时减
小)直到接收到自刷新模式退出命令srx为止的实施例。
77.处于深度睡眠模式的存储装置100可以响应于芯片选择(cs)信号的切换(toggle)进入掉电模式。cs信号可以是构成从存储器控制器11传送的用于控制存储装置100的命令的信号。如上所述，掉电模式可以指示存储装置100的一些组件被关闭以进行存储装置100的省电操作的模式。例如，当存储装置100在掉电模式下操作时，电源电路170可以阻断提供给输入/输出电路140的内部电压vint。然而，这可以变化，例如，可以不同地选择存储装置100的要在掉电模式下关闭的组件。
78.在示例实施例中，处于空闲状态idle的存储装置100可以响应于掉电自刷新模式进入命令“具有pd的sre”，进入掉电模式。
79.在示例实施例中，处于自刷新模式的存储装置100可以响应于掉电模式进入命令pde进入掉电模式。
80.处于掉电模式的存储装置100可以响应于掉电模式退出命令pdx进入自刷新模式。在示例实施例中，掉电模式退出命令pdx可以是通过cs信号的切换而提供的命令。
81.在示例实施例中，当存储装置100进入掉电模式时，内部电压vint的大小可以减小(例如，从第一电压vdd2h减小到第二电压vdd2l)。在这种情况下，可以维持内部电压vint的减小后的大小直到自刷新模式退出命令srx被输入到存储装置100为止。因此，可以提供降低了功耗的存储装置。将参考图8和图9详细地描述维持内部电压vint的大小(其在存储装置100进入掉电模式时减小)直到接收到自刷新模式退出命令srx为止的实施例。
82.图5是图示图2的存储装置的操作方法的流程图。
83.在下面，将参考图2、图4和图5描述存储装置的操作方法。为了使说明变得短且清楚，假定图5的流程图在图2的存储装置100正在空闲状态idle或自刷新模式下操作的情况下开始。
84.在操作s100中，存储装置100可以接收深度睡眠模式进入命令dsm。在这种情况下，可以并行执行操作s110和操作s120，而不管存储装置100是处于空闲状态idle还是自刷新模式。
85.在操作s110中，存储装置100可以将内部电压vint从第一电压vdd2h减小到第二电压vdd2l。例如，存储装置100的控制逻辑电路150可以激活提供给电源电路170的电压降低请求信号vdd2l_en。响应于电压降低请求信号vdd2l_en被激活，存储装置100的电源电路170可以将内部电压vint从第一电压vdd2h改变(降低)为第二电压vdd2l。然而，在存储装置100正在存储装置100的内部电压vint已经是第二电压vdd2l的状态下操作的情况下，可以不执行操作s110。
86.在操作s120中，存储装置100可以进入深度睡眠模式。在这种情况下，可以关闭存储装置100的除了用于自刷新操作的组件以外的大多数其余组件。例如，存储装置100的电源电路170可以阻断提供给输入/输出电路140的内部电压vint。
87.在操作s130中，存储装置100可以响应于芯片选择(cs)信号的切换，进入掉电模式。在这种情况下，可以关闭存储装置100的一些组件。在示例实施例中，在操作s120中关闭的组件可以与在操作s130中关闭的组件相同或不同。
88.在操作s140中，存储装置100可以响应于掉电模式退出命令pdx，进入自刷新模式。在示例实施例中，掉电模式退出命令pdx可以是通过cs信号的切换而提供的命令。
89.在操作s150中，存储装置100可以确定是否接收到自刷新模式退出命令srx。当接收到自刷新模式退出命令srx时，可以执行操作s160。当存储装置100未接收到自刷新模式退出命令srx时，存储装置100可以通过使用内部电压vint(例如，第二电压vdd2l)来操作直到接收到自刷新模式退出命令srx为止。例如，当存储装置100未接收到自刷新模式退出命令srx时，如在参考图4给出的以上描述中一样，存储装置100可以在自刷新模式下操作。也就是说，存储装置100可以执行自刷新操作，然后，存储装置100可以响应于进一步接收到深度睡眠模式进入命令dsm，进入深度睡眠模式，或者可以响应于进一步接收到掉电模式进入命令pde，进入掉电模式。
90.在操作s160中，存储装置100可以进入空闲状态idle，同时将内部电压vint增加到第一电压vdd2h。例如，存储装置100的控制逻辑电路150可以将提供给电源电路170的电压降低请求信号vdd2l_en去激活。响应于电压降低请求信号vdd2l_en被去激活，存储装置100的电源电路170可以将内部电压vint从第二电压vdd2l改变(即，升高)为第一电压vdd2h。
91.在操作s160之后，在示例实施例中，存储装置100可以在空闲状态idle下操作。在这种情况下，如在参考图4给出的以上描述中一样，存储装置100可以在接收到激活命令(未图示)之后进入读取或写入模式(未图示)；存储装置100可以响应于接收到自刷新模式进入命令sre，进入自刷新模式；存储装置100可以响应于进一步接收到深度睡眠模式进入命令dsm，进入深度睡眠模式；或者，存储装置100可以响应于进一步接收到掉电自刷新模式进入命令“具有pd的sre”，进入掉电模式。
92.在示例实施例中，在操作s160之后，进入空闲状态idle的存储装置100可以在选择性地执行进入自刷新模式之后再次执行操作s100至操作s160。
93.图6是图示图2的电源电路的电路图。参考图2和图6，可以从外部向电源电路170提供第一电压vdd2h和第二电压vdd2l，并且可以从控制逻辑电路150向电源电路170提供电压降低请求信号vdd2l_en。电源电路170可以将内部电压vint提供给存储装置100的其余组件。
94.详细地，电源电路170可以包括第一晶体管trl和第二晶体管tr2。第一晶体管tr1和第二晶体管tr2可以执行选择并传送第一电压vdd2h或第二电压vdd2l作为内部电压vint的功能。例如，第一晶体管tr1的第一端可以被提供有第一电压vdd2h，而其栅极端可以被提供有电压降低请求信号vdd2l_en。当提供给第一晶体管tr1的栅极端的电压降低请求信号vdd2l_en被去激活时，可以通过第一晶体管tr1的第二端将第一电压vdd2h作为内部电压vint提供给存储装置100的其余组件。如在以上描述中一样，响应于提供给第二晶体管tr2的栅极端的电压降低请求信号vdd2l_en被激活，第二晶体管tr2可以将第二电压vdd2l作为内部电压vint提供给存储装置100的其余组件。
95.作为示例，在图6中图示了第一晶体管tr1是p沟道金属氧化物半导体(pmos)晶体管并且第二晶体管tr2是n沟道金属氧化物半导体(nmos)晶体管的示例实施例，但是这可以变化。例如，电源电路170可以执行依据电压降低请求信号vdd2l_en是否被激活而选择性将第一电压vdd2h或第二电压vdd2l作为内部电压vint传送到存储装置100的其余组件的功能。在示例实施例中，电源电路170可以响应于深度睡眠模式控制信号dsm_en或掉电模式控制信号pd_en，确定是否将内部电压vint提供给存储装置100的其余组件中的每一个。
96.图7是用于描述图2的存储装置的操作的定时图。
97.为了附图的简洁和描述的方便，作为示例将参考图2、图4和图7描述从空闲状态idle起操作的存储装置100的操作。然而，这可以变化，例如，描述可以类似地适用于在自刷新模式下操作的存储装置100。
98.参考图7，首先，处于空闲状态idle的存储装置100可以从存储器控制器11接收自刷新模式进入命令sre以进入自刷新模式。在这种情况下，存储装置100的控制逻辑电路150可以响应于自刷新模式进入命令sre，向自刷新逻辑电路160输出自刷新控制信号sr_en。自刷新逻辑电路160可以响应于接收到的自刷新控制信号sr_en，对存储单元阵列120的存储单元mc执行自刷新操作。
99.此后，处于自刷新模式的存储装置100可以从存储器控制器11接收深度睡眠模式进入命令dsm，并且可以进入深度睡眠模式。在这种情况下，存储装置100的内部电压vint的大小可以减小。例如，响应于深度睡眠模式进入命令dsm，存储装置100的控制逻辑电路150可以向电源电路170输出深度睡眠模式控制信号dsm_en，并且可以将激活的电压降低请求信号vdd2l_en提供给电源电路170。电源电路170可以响应于深度睡眠模式控制信号dsm_en，阻断将内部电压vint供应到存储装置100的一些组件(例如，输入/输出电路140)。响应于激活的电压降低请求信号vdd2l_en，电源电路170可以将存储装置100的内部电压vint的大小减小到第二电压vdd2l。
100.在深度睡眠模式下操作的存储装置100可以响应于cs信号被切换而进入掉电模式。在这种情况下，在控制逻辑电路150的控制下，可以阻断深度睡眠模式控制信号dsm_en的输出，并且可以输出掉电模式控制信号pd_en。
101.在示例实施例中，电源电路170可以进一步阻断将内部电压vint供应到存储装置100的一些组件(例如，输入/输出电路140)，或者可以释放阻断的内部电压vint。然而，可以使存储装置100的内部电压vint的大小维持在第二电压vdd2l。
102.处于掉电模式的存储装置100可以响应于掉电模式退出命令pdx进入自刷新模式。在示例实施例中，掉电模式退出命令pdx可以是通过cs信号的切换而提供的命令。在这种情况下，控制逻辑电路150可以响应于掉电模式退出命令pdx，阻断将掉电模式控制信号pd_en输出到电源电路170。然而，可以使存储装置100的内部电压vint的大小维持在第二电压vdd2l。
103.在示例实施例中，进入自刷新模式的存储装置100可以使内部电压vint的大小持续地维持在第二电压vdd2l。例如，在接收到自刷新模式退出命令srx之前，存储装置100可以在接收到掉电模式进入命令pde时进入掉电模式，并且可以在再次接收到深度睡眠模式进入命令dsm时进入深度睡眠模式。在这种情况下，可以在内部电压vint的大小被维持在第二电压vdd2l的状态下执行存储装置100的操作。
104.处于自刷新模式的存储装置100可以接收自刷新模式退出命令srx以进入空闲状态idle。在这种情况下，控制逻辑电路150可以响应于自刷新模式退出命令srx，阻断将自刷新控制信号sr_en输出到自刷新逻辑电路160。自刷新逻辑电路160可以响应于自刷新控制信号sr_en被阻断，停止执行自刷新操作。控制逻辑电路150可以将提供给电源电路170的电压降低请求信号vdd2l_en去激活。响应于电压降低请求信号vdd2l_en被去激活，电源电路170可以将供应给存储装置100的组件的内部电压vint改变为第一电压vdd2h。
105.在示例实施例中，处于空闲状态idle的存储装置100可以接收激活命令(未图示)，
并且可以执行读取或写入操作。可选择地，如在参考图2给出的以上描述中一样，处于空闲状态idle的存储装置100可以通过接收各种命令来进入深度睡眠模式、自刷新模式或掉电模式。然而，存储装置可以在各种命令和模式下操作。
106.在示例实施例中，存储装置100可以在空闲状态idle下接收深度睡眠模式进入命令dsm，并且可以进入深度睡眠模式。即使在这种情况下，如在以上描述中一样，存储装置100可以通过使用减小后的电压(例如，第二电压vdd2l)来操作，直到接收到自刷新模式退出命令srx为止。
107.在实施例中，为了便于描述，假设des是“取消选择命令(deselect command)”。例如，下面图7、图9和图11的des可以指“取消选择命令”。然而，本公开的范围不限于此。
108.图8是图示根据图2的存储装置的另一实施例的操作方法的流程图。
109.为了使说明变得短且清楚，假定图8的流程图在图2的存储装置100正在空闲状态idle或自刷新模式下操作的情况下开始。
110.在操作s200中，存储装置100可以进入掉电模式，同时将内部电压vint从第一电压vdd2h减小到第二电压vdd2l。例如，当在空闲状态idle下接收到掉电自刷新模式进入命令“具有pd的sre”时，或者当在自刷新模式下接收到掉电模式进入命令pde时，存储装置100可以进入掉电模式。在这种情况下，控制逻辑电路150可以激活提供给电源电路170的电压降低请求信号vdd2l_en。响应于电压降低请求信号vdd2l_en被激活，电源电路170可以将存储装置100的内部电压vint从第一电压vdd2h改变为第二电压vdd2l。
111.操作s210至操作s230与参考图5描述的操作s140至操作s160大体上相同或类似，因此，将省略附加描述以避免冗余。
112.图9是用于描述参考图8描述的存储装置的操作的定时图。
113.在下面，将参考图2、图4和图9描述当进入掉电模式时内部电压vint减小的存储装置100的操作(与图7的以上描述相比，内部电压vint因深度睡眠模式进入命令dsm而减小)。
114.参考图9，存储装置100可以响应于来自存储器控制器11的自刷新模式进入命令sre，进入自刷新模式。存储装置100响应于自刷新模式进入命令sre执行的操作可以类似于参考图7描述的操作，因此，将省略附加描述以避免冗余。
115.参考图9，处于自刷新模式的存储装置100可以从存储器控制器11接收掉电模式进入命令pde，并且可以进入掉电模式。在这种情况下，控制逻辑电路150可以向电源电路170输出掉电模式控制信号pd_en。电源电路170可以响应于掉电模式控制信号pd_en，阻断将内部电压vint供应到存储装置100的一些组件。
116.在示例实施例中，存储装置100的控制逻辑电路150可以响应于接收到的掉电模式进入命令pde，激活提供给电源电路170的电压降低请求信号vdd2l_en。在这种情况下，存储装置100的内部电压vint的大小可以减小。例如，响应于电压降低请求信号vdd2l_en被激活，电源电路170可以将存储装置100的内部电压vint的大小从第一电压vdd2h减小到第二电压vdd2l。
117.在示例实施例中，存储装置100可以不是在自刷新模式下进入掉电模式，而是响应于在空闲状态idle下接收到的掉电自刷新模式进入命令“具有pd的sre”进入掉电模式。即使在这种情况下，如在响应于掉电模式进入命令pde执行的以上操作中一样，存储装置100可以在将内部电压vint从第一电压vdd2h减小到第二电压vdd2l的状态下操作。
118.此后，处于掉电模式的存储装置100可以响应于掉电模式退出命令pdx，进入自刷新模式。当接收到自刷新模式退出命令srx时，处于自刷新模式的存储装置100可以将内部电压vint的大小增加到第一电压vdd2h，并且可以进入空闲状态idle。存储装置100响应于掉电模式退出命令pdx和自刷新模式退出命令srx执行的操作可以类似于参考图7描述的操作，因此，将省略附加描述以避免冗余。
119.在示例实施例中，即使在处于空闲状态idle的存储装置100响应于掉电自刷新模式进入命令“具有pd的sre”进入掉电模式的情况下，存储装置100也可以通过使用减小后的电压(例如，第二电压vdd2l)来操作，直到接收到自刷新模式退出命令srx为止。
120.图10是图示根据图2的存储装置的另一实施例的操作方法的流程图。
121.为了使说明变得短且清楚，假定图10的流程图在图2的存储装置100在空闲状态idle下操作的情况下开始。
122.在操作s300中，存储装置100可以进入自刷新模式，同时将内部电压vint减小到第二电压vdd2l。例如，存储装置100可以在空闲状态idle下接收自刷新模式进入命令sre，并且可以进入自刷新模式。在这种情况下，控制逻辑电路150可以激活提供给电源电路170的电压降低请求信号vdd2l_en。响应于电压降低请求信号vdd2l_en被激活，电源电路170可以将存储装置100的内部电压vint从第一电压vdd2h改变为第二电压vdd2l。
123.操作s310至s320可以与参考图5描述的操作s150至s160大体上相同或类似，因此，将省略附加描述以避免冗余。
124.图11是图示参考图10详细地描述的存储装置的操作方法的定时图。
125.在下面，将参考图2、图4和图11描述当进入自刷新时内部电压vint减小的存储装置100的操作(与图7和图9的以上描述相比，内部电压vint分别因深度睡眠模式进入命令dsm和掉电模式进入命令pde而减小)。
126.存储装置100可以响应于从存储器控制器11接收到的自刷新模式进入命令sre进入自刷新模式。在这种情况下，响应于自刷新模式进入命令sre，存储装置100的控制逻辑电路150可以向自刷新逻辑电路160输出自刷新控制信号sr_en，并且可以激活提供给电源电路170的电压降低请求信号vdd2l_en。响应于电压降低请求信号vdd2l_en被激活，电源电路170可以将存储装置100的内部电压vint的大小从第一电压vdd2h减小到第二电压vdd2l。
127.在示例实施例中，存储装置100可以使内部电压vint的大小维持在第二电压vdd2l。例如，在接收到自刷新模式退出命令srx之前，存储装置100可以在接收到掉电模式进入命令pde时进入掉电模式，并且可以在再次接收到深度睡眠模式进入命令dsm时进入深度睡眠模式。在这种情况下，可以在内部电压vint的大小被维持在第二电压vdd2l的状态下执行存储装置100的操作。
128.当接收到自刷新模式退出命令srx时，处于自刷新模式的存储装置100可以将内部电压vint的大小增加到第一电压vdd2h，并且可以进入空闲状态idle。存储装置100响应于自刷新模式退出命令srx执行的操作可以类似于参考图7描述的操作，因此，将省略附加描述以避免冗余。
129.如上所述，实施例可以提供一种能够降低自刷新操作中的功耗的存储装置及其操作方法。实施例可以提供一种降低了功耗和热的存储装置及其操作方法。
130.已在本文中公开了示例实施例，并且尽管采用了特定术语，但是它们仅在通用和
描述性意义上被使用和解释，而不用于限制的目的。参考术语“电路”、“块”等在详细描述中描述的组件可以利用软件、硬件或其组合来实现。软件可以是例如机器代码、固件、嵌入式代码和应用软件。硬件可以包括例如电路、电子电路、处理器、计算机、集成电路核、压力传感器、微机电系统(mems)、无源元件或其组合。在一些情况下，如在提交本技术时对本领域的普通技术人员而言将明显的，除非另外具体地指示，否则结合特定实施例描述的特征、特性和/或元件可以被单独使用，或者与结合其他实施例描述的特征、特性和/或元件相结合地使用。因此，本领域的技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以做出形式和细节上的各种改变。