半导体封装件的制作方法

技术特征：
1.一种半导体封装件，该半导体封装件包括：基板；第一子半导体封装件，所述第一子半导体封装件设置于所述基板上方，所述第一子半导体封装件包括第一缓冲器芯片、第一存储器芯片以及填充所述第一缓冲器芯片和所述第一存储器芯片之间的空间的第一模制层；以及第二存储器芯片，所述第二存储器芯片设置于所述第一子半导体封装件上方，其中，所述第一缓冲器芯片和所述基板使用第一接合布线彼此连接，其中，所述第一缓冲器芯片和所述第一存储器芯片使用第一再分配线彼此连接，并且其中，所述第一缓冲器芯片和所述第二存储器芯片使用第二接合布线彼此连接。2.根据权利要求1所述的半导体封装件，其中，所述第一缓冲器芯片包括设置于所述第一缓冲器芯片的上表面上方的第一内部通道焊盘、第二内部通道焊盘和外部通道焊盘，其中，所述第一存储器芯片包括设置于所述第一存储器芯片的上表面上方的第一存储器芯片焊盘，并且其中，所述第一再分配线在所述第一缓冲器芯片的所述上表面、所述第一存储器芯片的所述上表面以及所述第一模制层的上表面上方延伸，以连接所述第一内部通道焊盘和所述第一存储器芯片焊盘。3.根据权利要求2所述的半导体封装件，该半导体封装件还包括：第二再分配线，所述第二再分配线在连接至所述第二内部通道焊盘的同时在所述第一缓冲器芯片的所述上表面上方延伸，所述第二再分配线具有在该第二再分配线的端部的再分配焊盘，并且其中，所述第二接合布线连接至所述再分配焊盘。4.根据权利要求3所述的半导体封装件，其中，所述第一模制层围绕所述第一缓冲器芯片的侧表面，其中，所述第二再分配线包括多条第二再分配线，所述多条第二再分配线分别具有在所述多条第二再分配线的端部的多个再分配焊盘，其中，所述多条第二再分配线中的至少一条在所述第一模制层的所述上表面上方延伸，并且其中，所述多个再分配焊盘当中的设置于所述多条第二再分配线中的所述至少一条的端部的至少一个再分配焊盘设置于所述第一模制层的所述上表面上方。5.根据权利要求3所述的半导体封装件，其中，所述第一缓冲器芯片具有面对所述第一存储器芯片的第一侧表面和与所述第一侧表面相对的第二侧表面，其中，所述第一内部通道焊盘、所述第二内部通道焊盘和所述外部通道焊盘从所述第一侧表面起依次设置，并且其中，所述再分配焊盘设置于所述外部通道焊盘与所述第二内部通道焊盘之间。6.根据权利要求5所述的半导体封装件，其中，所述第一侧表面与所述第一内部通道焊盘之间的距离大于所述外部通道焊盘与所述第二侧表面之间的距离。7.根据权利要求5所述的半导体封装件，其中，所述第一侧表面与所述第一内部通道焊盘之间的距离大于所述第一存储器芯片与所述第一缓冲器芯片之间的距离。8.根据权利要求3所述的半导体封装件，其中，所述第二存储器芯片被设置为使得整个
所述第二存储器芯片与所述第一子半导体封装件交叠同时暴露出所述再分配焊盘。9.根据权利要求2所述的半导体封装件，其中，所述第一内部通道焊盘包括沿着所述第一缓冲器芯片的面对所述第一存储器芯片的第一侧表面布置的多个第一内部通道焊盘，其中，所述第一存储器芯片焊盘包括沿着所述第一存储器芯片的面对所述第一缓冲器芯片的第一侧表面布置的多个第一存储器芯片焊盘，其中，所述第一再分配线包括分别连接所述多个第一存储器芯片焊盘和所述多个第一内部通道焊盘的多条第一再分配线，其中，所述多条第一再分配线中的至少一条包括与所述第一缓冲器芯片的所述第一侧表面和所述第一存储器芯片的所述第一侧表面平行的水平部分，并且其中，当设置于所述第一内部通道焊盘与所述第一存储器芯片焊盘之间的所述水平部分的数量为n，其中，n为等于或大于2的自然数，所述第一再分配线的宽度为w1，并且相邻的水平部分之间的距离为s1时，所述第一内部通道焊盘与所述第一存储器芯片焊盘之间的距离具有大于n*w1 (n 1)*s1的值。10.根据权利要求3所述的半导体封装件，其中，所述第二内部通道焊盘包括沿着所述第一缓冲器芯片的面对所述第一存储器芯片的第一侧表面布置的多个第二内部通道焊盘，其中，所述第二再分配线包括分别连接至所述多个第二内部通道焊盘的多条第二再分配线，其中，分别设置于所述多条第二再分配线的端部的多个再分配焊盘沿着与所述第一缓冲器芯片的所述第一侧表面平行的方向布置，其中，所述多条第二再分配线中的至少一条包括与所述第一缓冲器芯片的所述第一侧表面平行的水平部分，并且其中，当设置于所述第二内部通道焊盘与所述再分配焊盘之间的所述水平部分的数量为m，其中m为等于或大于2的自然数，所述第二再分配线的宽度为w2，并且相邻的水平部分之间的距离为s2时，所述第二内部通道焊盘与所述再分配焊盘之间的距离具有大于m*w2 (m 1)*s2的值。11.根据权利要求3所述的半导体封装件，其中，所述外部通道焊盘的尺寸和节距大于所述第一内部通道焊盘的尺寸和节距，其中，所述外部通道焊盘的尺寸和节距大于所述第二内部通道焊盘的尺寸和节距，其中，所述再分配焊盘的尺寸和节距大于所述第一内部通道焊盘的尺寸和节距，并且其中，所述再分配焊盘的尺寸和节距大于所述第二内部通道焊盘的尺寸和节距。12.根据权利要求1所述的半导体封装件，该半导体封装件还包括：第二子半导体封装件，所述第二子半导体封装件设置于所述基板上方，所述第二子半导体封装件包括第二缓冲器芯片、第三存储器芯片和填充所述第二缓冲器芯片和所述第三存储器芯片之间的空间的第二模制层；以及第四存储器芯片，所述第四存储器芯片设置于所述第二子半导体封装件上方，其中，所述第二缓冲器芯片和所述基板使用第三接合布线彼此连接，其中，所述第二缓冲器芯片和所述第三存储器芯片使用第三再分配线彼此连接，并且其中，所述第二缓冲器芯片和所述第四存储器芯片使用第四接合布线彼此连接。13.根据权利要求12所述的半导体封装件，其中，所述第二子半导体封装件具有与所述
第一子半导体封装件围绕垂直方向的一个轴旋转180度的状态相同的状态，并且所述第四存储器芯片具有与所述第二存储器芯片围绕垂直方向上的一个轴旋转180度的状态相同的状态。14.根据权利要求13所述的半导体封装件，其中，所述第三存储器芯片与所述第一缓冲器芯片部分地交叠。15.根据权利要求13所述的半导体封装件，其中，所述基板的一个侧表面与所述第一子半导体封装件的和所述基板的所述一个侧表面彼此邻近的一个侧表面之间的距离大于所述第一子半导体封装件的和所述第一子半导体封装件的所述一个侧表面相对的另一侧表面与所述第二子半导体封装件的和所述第一子半导体封装件的所述另一侧表面邻近的另一侧表面之间的距离。16.根据权利要求1所述的半导体封装件，该半导体封装件还包括：附加第一存储器芯片，该附加第一存储器芯片在所述第一存储器芯片上方使用附加第一接合布线连接至所述第一存储器芯片；以及附加第二存储器芯片，该附加第二存储器芯片在所述第二存储器芯片上方使用附加第二接合布线连接至所述第二存储器芯片。17.根据权利要求12所述的半导体封装件，该半导体封装件还包括：附加第三存储器芯片，该附加第三存储器芯片在所述第三存储器芯片上方使用附加第三接合布线连接至所述第三存储器芯片；以及附加第四存储器芯片，该附加第四存储器芯片在所述第四存储器芯片上方使用附加第四接合布线连接至所述第四存储器芯片。18.一种半导体封装件，该半导体封装件包括：缓冲器芯片，该缓冲器芯片具有面对存储器芯片的第一侧表面和被定位为与所述第一侧表面相对的第二侧表面，所述缓冲器芯片包括从所述第一侧表面起依次布置的第一内部通道焊盘和外部通道焊盘；所述存储器芯片，所述存储器芯片设置于所述缓冲器芯片的一侧以与所述缓冲器芯片间隔开，所述存储器芯片包括通过再分配线连接至所述第一内部通道焊盘的存储器芯片焊盘；以及模制层，该模制层填充所述缓冲器芯片和所述存储器芯片之间的空间，其中，所述第一侧表面与所述第一内部通道焊盘之间的距离大于所述外部通道焊盘与所述第二侧表面之间的距离。19.根据权利要求18所述的半导体封装件，其中，所述第一侧表面与所述第一内部通道焊盘之间的距离大于所述存储器芯片与所述缓冲器芯片之间的距离。20.根据权利要求18所述的半导体封装件，其中，所述第一内部通道焊盘包括沿着所述缓冲器芯片的所述第一侧表面布置的多个第一内部通道焊盘，其中，所述存储器芯片焊盘包括沿着所述存储器芯片的面对所述缓冲器芯片的侧表面布置的多个存储器芯片焊盘，其中，所述再分配线包括分别连接所述多个存储器芯片焊盘和所述多个第一内部通道焊盘的多条再分配线，其中，所述多条再分配线中的至少一条包括与所述缓冲器芯片的所述第一侧表面和所
述存储器芯片的所述侧表面平行的水平部分，并且其中，当设置于所述第一内部通道焊盘与所述存储器芯片焊盘之间的所述水平部分的数量为n，其中n为等于或大于2的自然数，所述再分配线的宽度为w1，并且相邻的水平部分之间的距离为s1时，所述第一内部通道焊盘与所述存储器芯片焊盘之间的距离具有大于n*w1 (n 1)*s1的值。21.根据权利要求18所述的半导体封装件，其中，所述缓冲器芯片还包括位于所述外部通道焊盘和所述第一内部通道焊盘之间的第二内部通道焊盘。

技术总结
一种半导体封装件可以包括：基板；第一子半导体封装件，其设置于基板上方，该第一子半导体封装件包括第一缓冲器芯片和第一存储器芯片；以及第二存储器芯片，其设置于第一子半导体封装件上方，其中第一缓冲器芯片和第一存储器芯片使用第一再分配线彼此连接，并且其中第一缓冲器芯片和第二存储器芯片使用第二接合布线彼此连接。合布线彼此连接。合布线彼此连接。


技术研发人员：朴正现 崔福奎
受保护的技术使用者：爱思开海力士有限公司
技术研发日：2022.05.05
技术公布日：2023/2/17