表面处理方法、半导体基板的制造方法、表面处理组合物及半导体基板的制造系统与流程

技术特征：
1.一种表面处理方法，其使用表面处理组合物来减少包含硅氧化物的研磨完的研磨对象物的表面的包含无机氧化物磨粒的残渣，所述表面处理组合物包含：sp值超过9且为11以下并且具有带负电的官能团的zeta电位调节剂、和分散介质，所述表面处理方法包括：利用所述表面处理组合物，将所述硅氧化物的zeta电位控制为负、并且将所述无机氧化物磨粒的zeta电位控制为-30mv以下。2.根据权利要求1所述的表面处理方法，其中，所述无机氧化物磨粒包含氧化铈磨粒，利用所述表面处理组合物，将氧化铈磨粒的zeta电位控制为-30mv以下。3.根据权利要求1所述的表面处理方法，其中，所述残渣还包含聚氨酯，所述表面处理方法还包括：利用所述表面处理组合物，将所述聚氨酯的zeta电位控制为-30mv以下。4.根据权利要求1所述的表面处理方法，其中，所述zeta电位调节剂为分子量小于1000的阴离子性表面活性剂。5.根据权利要求4所述的表面处理方法，其中，所述阴离子性表面活性剂具有选自由磺酸(盐)基、硫酸(盐)基、膦酸(盐)基、及磷酸(盐)基组成的组中的至少1种官能团。6.根据权利要求1所述的表面处理方法，其中，所述表面处理组合物还包含ph调节剂。7.根据权利要求1所述的表面处理方法，其中，所述表面处理组合物的ph值为2以上且小于5。8.根据权利要求1所述的表面处理方法，其为冲洗研磨处理方法或清洗处理方法。9.一种半导体基板的制造方法，其中，研磨完的研磨对象物为研磨完的半导体基板，所述制造方法包括；研磨工序，使用包含无机氧化物磨粒的研磨用组合物，对包含硅氧化物的研磨前半导体基板进行研磨，由此得到研磨完的半导体基板；和表面处理工序，通过权利要求1～8中任一项所述的表面处理方法，减少所述研磨完的半导体基板的表面的包含所述无机氧化物磨粒的残渣。10.根据权利要求9所述的半导体基板的制造方法，其中，所述无机氧化物磨粒包含氧化铈磨粒，所述制造方法包括：利用所述表面处理工序中使用的所述表面处理组合物，将所述氧化铈磨粒的zeta电位控制为-30mv以下。11.根据权利要求9所述的半导体基板的制造方法，其中，所述研磨工序包括使用聚氨酯制的研磨垫，所述残渣还包含所述聚氨酯，所述制造方法还包括：利用所述表面处理工序中使用的所述表面处理组合物，将所述聚氨酯的zeta电位控制为-30mv以下。12.根据权利要求11所述的半导体基板的制造方法，其中，所述研磨垫的肖氏a硬度为40
°
以上且100
°
以下。13.一种表面处理组合物，其用于减少包含硅氧化物的研磨完的研磨对象物的表面的包含无机氧化物磨粒的残渣，所述表面处理组合物包含：sp值超过9且为11以下并且具有带负电的官能团的zeta电位调节剂、和分散介质，
所述表面处理组合物具有将所述硅氧化物的zeta电位控制为负、并且将所述无机氧化物磨粒的zeta电位控制为-30mv以下的功能。14.根据权利要求13所述的表面处理组合物，其中，所述无机氧化物磨粒包含氧化铈磨粒，所述表面处理组合物具有将所述氧化铈磨粒的zeta电位控制为-30mv以下的功能。15.根据权利要求13所述的表面处理组合物，其中，所述残渣还包含聚氨酯，所述表面处理组合物还具有将所述聚氨酯的zeta电位控制为-30mv以下的功能。16.根据权利要求13所述的表面处理组合物，其为冲洗研磨用组合物或清洗用组合物。17.一种半导体基板的制造系统，其包含：包含硅氧化物的研磨对象物、研磨垫、包含无机氧化物磨粒的研磨用组合物、及权利要求13～16中任一项所述的表面处理组合物，其中，使所述表面处理组合物与使用所述研磨用组合物及所述研磨垫进行研磨后的所述研磨对象物的表面接触。

技术总结
本发明提供表面处理方法、半导体基板的制造方法、表面处理组合物及半导体基板的制造系统。本发明提供能够将在包含硅氧化物的研磨完的研磨对象物的表面存在的包含无机氧化物磨粒的残渣充分去除的手段。本发明的一方式涉及一种表面处理方法，其使用表面处理组合物来减少包含硅氧化物的研磨完的研磨对象物的表面的包含无机氧化物磨粒的残渣，前述表面处理组合物包含：sp值超过9且为11以下并且具有带负电的官能团的zeta电位调节剂、和分散介质，所述表面处理方法包括：利用前述表面处理组合物，将前述硅氧化物的zeta电位控制为负、并且将前述无机氧化物磨粒的zeta电位控制为-30mV以下。以下。


技术研发人员：吉野努 石田康登
受保护的技术使用者：福吉米株式会社
技术研发日：2022.08.05
技术公布日：2023/2/17