栅极驱动器装置和栅极驱动器电路的制作方法

1.本公开内容的示例涉及具有背栅结构的栅极驱动器装置。特别地，栅极驱动器装置可以是soi(绝缘体上硅)栅极驱动器电路。


背景技术：

2.栅极驱动器电路使得微控制器或数字信号处理器(dsp)能够在电力转换电路和电机控制应用中高效地导通和关断功率半导体开关，例如igbt(绝缘栅双极晶体管)或mosfet(金属氧化物半导体场效应晶体管)。包括具有低电平输入的输出晶体管的缓冲级驱动功率半导体开关的栅极所需的相对高的输入电流。具有自举二极管的电平移位器可以使驱动半桥中的高侧开关的栅极电压的缓冲级的参考电位移位。在基于soi(绝缘体上半导体)技术的栅极驱动器中，每个缓冲级的每个输出晶体管可以形成在具有对所有侧的电介质隔离的薄半导体膜中。在这样的情况下，由于对电流路径的所有侧的电介质隔离，因此闭锁是不可能的。另外，漏电流也非常低。
3.对降低制造成本的持续需求驱动着朝向更小的栅极驱动器电路的趋势。


技术实现要素：

4.本公开内容的实施方式使得栅极驱动器装置能够具有较高的每单位面积输出电流。
5.为此，本公开内容的实施方式涉及一种栅极驱动器装置。该栅极驱动器装置包括第一场效应晶体管和第一驱动器电路。第一场效应晶体管包括第一栅电极和第一背栅结构。第一驱动器电路向第一背栅结构提供第一背栅驱动信号。
6.本公开内容的另一实施方式涉及具有半导体衬底的栅极驱动器装置，该半导体衬底包括体部分和第一阱，其中，第一阱的导电类型与体部分的导电类型相反。栅极驱动器装置还包括第一半导体层，该第一半导体层包括第一场效应晶体管的掺杂区。电介质层在半导体衬底与第一半导体层之间，其中，第一阱与第一半导体层的至少一部分彼此直接相对。第一驱动器电路被配置成向第一阱提供第一背栅驱动信号。
7.本领域技术人员在阅读以下详细描述以及查看附图时将认识到附加的特征和优点。
附图说明
8.附图被包括以提供对实施方式的进一步理解，并且被并入本说明书中并构成本说明书的一部分。附图示出了栅极驱动器装置的实施方式并且与说明书一起用于说明实施方式的原理。在以下详细描述和权利要求中描述了另外的实施方式。各个所示实施方式的特征可以彼此组合。
9.图1是根据实施方式的具有场效应晶体管以及向背栅结构提供背栅驱动信号的驱动器电路的栅极驱动器装置的示意性电路图。
10.图2a和图2b是示出用于说明实施方式的效果的栅极驱动器电路的输出晶体管的饱和电流的简化图。
11.图3是根据实施方式的具有从栅极信号分支出来的背栅驱动信号的栅极驱动器装置的示意性电路图。
12.图4是根据实施方式的具有独立栅极和背栅驱动器信号的栅极驱动器装置的示意性电路图。
13.图5是根据另一实施方式的具有用于栅极信号和背栅驱动信号的不同驱动器电路的栅极驱动器装置的示意性电路图。
14.图6是根据实施方式的涉及具有两个输出晶体管的缓冲级的栅极驱动器装置的示意性电路图。
15.图7是根据实施方式的涉及具有两个输出晶体管以及从栅极信号分支出来的背栅驱动信号的缓冲级的栅极驱动器装置的示意性电路图。
16.图8是根据实施方式的涉及具有两个输出晶体管以及用于栅极信号和背栅驱动信号的不同驱动器电路的缓冲级的栅极驱动器装置的示意性电路图。
17.图9a是根据实施方式的具有仅与晶体管漂移区的一部分交叠的背栅结构的栅极驱动器装置的输出晶体管的示意性垂直截面图。
18.图9b是根据实施方式的具有与晶体管体区交叠的背栅结构的栅极驱动器装置的输出晶体管的示意性垂直截面图。
19.图10是根据另一实施方式的栅极驱动器装置缓冲级的示意性垂直截面图。
20.图11a和图11b示出了根据另一实施方式的具有用于半桥低侧开关的第一缓冲级和用于半桥高侧开关的第二缓冲级的栅极驱动器装置的简化平面图和对应的简化垂直截面图。
具体实施方式
21.在以下详细描述中，参照附图，附图形成了详细描述的一部分，并且在附图中通过图示的方式示出了其中可以实践栅极驱动器装置的特定实施方式。应当理解，在不脱离本公开内容的范围的情况下，可以利用其他实施方式并且可以进行结构上或逻辑上的改变。例如，针对一个实施方式示出或描述的特征可以用在其他实施方式上或与其他实施方式结合使用以得到又一实施方式。本公开内容旨在包括这样的修改和变型。使用特定语言描述示例，其不应该被解释为限制所附权利要求的范围。附图不是按比例绘制的，而是仅用于说明目的。如果没有另外说明，则相应的元件在不同的附图中由相同的附图标记表示。
22.术语“具有”、“含有”、“包括”、“包含”等是开放式的，并且这些术语指示所陈述的结构、元件或特征的存在，但不排除附加元件或特征的存在。除非上下文另外明确指出，否则冠词“一”、“一个”和“该”旨在包括复数和单数。
23.术语“电连接”描述了电连接的元件之间的永久低电阻欧姆连接，例如相关元件之间的直接接触或者经由金属和/或重度掺杂半导体材料的低电阻连接。
[0024]“欧姆接触”是具有线性或几乎线性电流电压特性的非整流电结。
[0025]
针对物理尺寸给定的范围包括边界值。例如，参数y从a到b的范围读作a≤y≤b。这同样适用于具有一个边界值如“至多”和“至少”的范围。
[0026]
术语“在
……
上”不应被解释为仅表示“直接在
……
上”。相反，如果一个元件位于另一元件“上”(例如，一层位于另一层“上”或者在衬底“上”)，则另外的部件(例如，另外的层)可以位于两个元件之间(例如，如果层在所述衬底“上”，则另一层可以位于该层与所述衬底之间)。
[0027]
栅极驱动器装置可以包括第一场效应晶体管和第一驱动器电路。第一场效应晶体管包括第一栅电极和第一背栅结构。第一驱动器电路向第一背栅结构提供第一背栅驱动信号。
[0028]
栅极驱动器装置接受来自控制器ic的低功率输入信号，并且输出用于功率半导体开关例如igbt或功率mosfet的栅极的一个或两个高电流驱动信号。
[0029]
第一场效应晶体管可以是生成高电流驱动信号的缓冲级的一部分，该高电流驱动信号具有若干毫安(ma)例如至少1ma、至少10ma或至少50ma以及上至若干安培(a)例如2a的动态输出电流。第一场效应晶体管可以是例如推挽放大器的推部分或拉部分，或者反相器级的低侧开关或高侧开关。
[0030]
第一栅电极是电容耦合至第一场效应晶体管的体区的导电结构。施加至第一栅电极的电位通过场效应控制流过第一场效应晶体管的电流。
[0031]
第一背栅结构可以是与栅电极在空间上分隔开并且在第一场效应晶体管的导通状态下通过其电位影响电荷载流子流动的任何导电结构。特别地，背栅结构可以是通过不同于栅极电介质的电介质结构与第一场效应晶体管的有源掺杂区分隔开的掺杂半导体区。
[0032]
第一驱动器电路可以提供第一背栅驱动信号作为在至少两个电压电平之间变化的信号。特别地，第一背栅驱动信号可以是在有效电压电平与无效电压电平之间变化的方波信号，其中，第一驱动器电路供应并吸收所需的电流以驱动不同的电压电平。
[0033]
施加至背栅结构的合适的有效电压电平可以降低第一场效应晶体管的电导通状态电阻rdson。例如，施加至背栅结构的适当的电压电平可以降低第一场效应晶体管的沟道电阻和/或轻掺杂漂移区的电阻，从而增加每单位面积的载流能力，并且实现更小的芯片面积和/或更高的输出电流。
[0034]
第一驱动器电路允许仅在第一场效应晶体管导通时将有效电压电平选择性地施加至背栅结构。无效电压电平可以另外施加至背栅结构，从而避免对漏电流和/或电压阻断能力的不利影响。
[0035]
根据实施方式，第一驱动器电路还可以被配置成向第一栅电极提供第一栅极信号。
[0036]
第一驱动器电路可以直接从第一栅极信号获得第一背栅驱动信号，或者可以直接从第一背栅驱动信号获得第一栅极信号。单个驱动器电路输出提供第一栅极信号和第一背栅驱动信号两者。第一背栅驱动信号可以容易地从第一栅极信号分支出来。背栅控制的实现仅需要较小的附加工作量。
[0037]
根据另一实施方式，栅极驱动器装置还可以包括向第一栅电极提供第一栅极信号的第一栅极信号驱动器电路，其中，第一背栅驱动信号的电平变化与第一栅极信号的电平变化具有固定的时间关系。
[0038]
例如，第一背栅驱动信号的电平变化和第一栅极信号的电平变化可以是同步的或至少近似同步的。特别地，第一栅极信号和第一背栅驱动信号的信号电平可以同时或近似
同时改变。可替选地，第一背栅驱动信号的电平变化可以相对于第一栅极信号的电平变化稍微延迟恒定的时间偏移。可替选地，第一栅极信号的电平变化可以相对于第一背栅驱动信号的电平变化稍微延迟恒定的时间偏移。第一栅极信号和第一背栅信号的时移控制可以改善开关行为，特别是当背栅在栅极之前导通时。
[0039]
根据另一实施方式，第一驱动器电路和第一栅极驱动器电路可以接收公共输入信号，并且以与公共输入信号的电平变化相关的固定时间生成第一栅极信号的电平变化和第一背栅驱动信号的电平变化。
[0040]
在这种情况下，第一驱动器电路和第一栅极驱动器电路是不同的、独立的电路，第一驱动器电路和第一栅极驱动器电路通过公共输入信号来同步并且另外可以彼此独立地被控制。
[0041]
根据实施方式，栅极驱动器装置还可以包括第二场效应晶体管和第二驱动器电路。第二场效应晶体管包括第二栅电极和第二背栅结构。第二驱动器电路向第二背栅结构提供第二背栅驱动信号。
[0042]
第一场效应晶体管和第二场效应晶体管可以具有匹配的晶体管参数。例如，第一场效应晶体管和第二场效应晶体管可以具有相同或近似相同的饱和电流和相同的电压阻断能力。
[0043]
第二驱动器电路可以具有与第一驱动器电路基本相同的配置。例如，第二驱动器电路可以向第二栅电极提供第二栅极信号，其中，第二驱动器电路可以直接从第二栅极信号获得第二背栅驱动信号，或者可以直接从第二背栅驱动信号获得第二栅极信号。单个驱动器电路输出可以提供第二栅极信号和第二背栅驱动信号。第二背栅驱动信号可以容易地从第二栅极信号分支出来。
[0044]
第一场效应晶体管和第二场效应晶体管可以是推挽放大器或反相器级的互补部分。特别地，第一场效应晶体管可以在第二场效应晶体管关断之后导通，并且第二场效应晶体管可以在第一场效应晶体管关断之后导通。
[0045]
根据实施方式，栅极驱动器装置可以包括向第二栅电极提供第二栅极信号的第二栅极信号驱动器电路，其中，第二背栅驱动信号的电平变化与第二栅极信号的电平变化具有固定的时间关系。
[0046]
例如，第二栅极信号驱动器电路可以从第二栅极信号获得第二背栅驱动信号，或者可以从第二背栅驱动信号获得第二栅极信号。第二驱动器电路和第二栅极信号驱动器电路可以接收公共输入信号，并且以与公共输入信号的电平变化相关的固定时间生成第二栅极信号的电平变化和第二背栅驱动信号的电平变化，使得第二栅极信号驱动器电路和第二驱动器电路通过公共输入信号来同步。除了公共输入信号之外，第二栅极信号驱动器电路和第二驱动器电路可以彼此独立地操作。
[0047]
第一场效应晶体管和第二场效应晶体管可以具有相同的沟道类型。例如，第一场效应晶体管和第二场效应晶体管可以是n沟道fet(nfet)。可替选地，第一场效应晶体管和第二场效应晶体管可以是p沟道fet(pfet)。
[0048]
根据实施方式，第一场效应晶体管和第二场效应晶体管可以具有互补的沟道类型。例如，第一场效应晶体管是nfet，并且第二场效应晶体管是pfet。可替选地，第一场效应晶体管是pfet，并且第二场效应晶体管是nfet。
[0049]
第一场效应晶体管和第二场效应晶体管的源极漏极路径可以串联电连接在正供给电压与供给电压参考之间。连接第一场效应晶体管和第二场效应晶体管的负载路径的网络节点可以通过诸如金属线的低阻抗路径连接至栅极驱动器装置的栅极输出端子。
[0050]
根据实施方式，第一背栅结构可以包括形成在半导体衬底中的第一阱，其中，半导体衬底的第一阱的导电类型与体部分的导电类型相反。第一场效应晶体管的掺杂区形成在第一半导体层中。在半导体衬底与第一半导体层之间形成有电介质层。第一驱动器电路向第一阱提供第一背栅驱动信号。
[0051]
第一场效应晶体管的导通状态电流由第一阱处的电压调制。第一背栅驱动信号的有效电压电平可以是第一栅极信号的有效电压电平的数量级。例如，第一栅极信号和第一背栅驱动信号可以具有相同的有效电压电平。另外，第一栅极信号和无效第一背栅驱动信号可以具有相同的无效电压电平。
[0052]
根据另一实施方式，栅极驱动器电路可以包括半导体衬底、第一半导体层、电介质层和第一驱动器电路。
[0053]
半导体衬底可以包括体部分和第一阱，其中，第一阱的导电类型与体部分的导电类型相反。第一半导体层包括第一场效应晶体管的掺杂区。电介质层在半导体衬底与第一半导体层之间，其中，第一阱与第一半导体层的至少一部分彼此直接相对。第一驱动器电路向第一阱提供第一背栅驱动信号。
[0054]
特别地，半导体衬底可以由诸如硅的单晶半导体材料形成。半导体衬底可以具有两个基本上平行的主表面，这两个主表面可以具有大致相同的形状和大小。半导体衬底具有沿限定水平方向的两个正交轴(x轴和y轴)的表面范围，以及沿限定垂直于水平方向的垂直方向的z轴的厚度。在下文中，水平方向也称为横向方向，并且前侧的主表面称为第一表面。
[0055]
第一阱可以从第一表面延伸至半导体衬底中。第一阱和体部分形成pn结。除了第一阱之外，任何导电类型的其他掺杂区可以从第一表面延伸至半导体衬底中。第一阱和与栅极驱动器装置的其他晶体管、二极管和端接区相关联的其他阱分隔开。
[0056]
第一半导体层可以是均匀厚度的层。第一半导体层沿垂直方向的厚度可以在50nm至200nm的范围内，例如约为100nm。第一场效应晶体管的掺杂区可以包括源极区、体区、漂移区和漏极区。源极区、体区、漂移区和漏极区可以沿水平方向中的一个方向例如沿x轴或沿y轴按此顺序并排形成。体区将源极区与漂移区横向分隔开。漂移区将体区与漏极区横向分隔开。沿垂直方向，源极区、体区、漂移区和漏极区中的每一个从第一半导体层的顶部向下延伸至第一半导体层的底部。源极区、漏极区和漂移区可以具有第一导电类型。体区可以具有互补的第二导电类型。
[0057]
形成在第一半导体层的前侧处的栅极电介质将体区与第一场效应晶体管的栅电极分隔开。
[0058]
电介质层将第一半导体层与半导体衬底分隔开。电介质层具有均匀的垂直延伸。电介质层可以是同质层例如氧化硅层。可替选地，电介质层可以包括不同成分和/或结构的两个或更多个垂直堆叠的子层。电介质层与栅极电介质在材料、成分和厚度中的至少一个方面不同。特别地，栅电极与第一半导体层之间的电容耦合大于第一半导体层与半导体衬底之间的电容耦合。
[0059]
第一驱动器电路可以形成在与半导体衬底垂直分隔开并且与第一半导体层横向分隔开的另一半导体层中。
[0060]
第一背栅驱动信号可以在至少两个电压电平之间变化。例如，第一背栅驱动信号可以是在有效电压电平与无效电压电平之间变化的方波信号，其中，第一驱动器电路提供并吸收电流以驱动不同的信号电平。
[0061]
在第一场效应晶体管是nfet的情况下，有效电压电平可以是正电压，特别是有源nfet栅极电压电平的数量级，即大约 10v的正电压。无效电压电平可以是0v或负电压。
[0062]
在第一场效应晶体管是pfet的情况下，有效电压电平可以是负电压，特别是有源pfet栅极电压电平的数量级，即大约-10v的负电压。无效电压电平可以是0v或正电压。
[0063]
施加至第一阱的合适的电压电平可以降低第一场效应晶体管的电导通状态电阻。例如，施加至第一阱的适当的有效电压电平降低了沟道电阻和/或第一场效应晶体管的轻掺杂漂移区的电阻，从而增加了每单位面积的载流能力，并且在导通状态下实现了更小的芯片面积和/或更高的输出电流。当第一场效应晶体管导通时，第一驱动器电路允许选择性地施加有效电压电平。当第一场效应晶体管关断时，可以施加无效电压电平，从而避免对漏电流和/或电压阻断能力的不利影响。
[0064]
此外，第一阱可以用于减小栅极-源极电容。减小栅极-源极电容还可以有助于减小芯片面积。
[0065]
根据实施方式，第一半导体层可以包括第一场效应晶体管的漂移区，其中，第一阱与漂移区的至少一部分彼此直接相对。
[0066]
第一阱和漂移区沿电介质结构的相对侧延伸，且第一阱在横向方向上与漂移区的至少一部分交叠。特别地，第一阱到第一半导体层中的垂直投影与漂移区的朝向漏极区的至少一部分交叠。例如，第一场效应晶体管的整个漂移区可以与第一阱直接相对。
[0067]
第一阱可以不存在于与体区相对处。可替选地，第一阱可以与整个漂移区和体区的直接邻接部分直接相对。例如，第一阱可以与整个漂移区和整个体区直接相对。根据另一实例，可以形成第一阱使得(由电介质结构分隔开的)整个第一半导体层直接在第一阱上方。特别地，第一阱的水平轮廓在第一半导体层的平面中的垂直投影完全包围第一半导体层。
[0068]
第一阱可以在一定程度上横向延伸超过第一场效应晶体管和第一半导体层的外圆周，但是可以不存在于栅极驱动器装置的其他晶体管和二极管之下。特别地，第一阱和与其他晶体管、二极管和电压终端区相关联的其他阱横向分隔开。
[0069]
根据实施方式，栅极驱动器装置可以包括形成在半导体衬底中的第二阱，其中，第二阱的导电类型与体部分的导电类型相反。栅极驱动器装置还可以包括第二半导体层，该第二半导体层包括第二场效应晶体管的掺杂区，其中，电介质层在半导体衬底与第二半导体层之间，并且其中，第二阱与第二半导体层的至少一部分彼此直接相对。
[0070]
第二阱可以从第一表面延伸至半导体衬底中。第二阱和体部分形成pn结。
[0071]
第二阱可以在一定程度上横向延伸超过第二场效应晶体管的外圆周，但是可以不存在于栅极驱动器装置的其他晶体管和二极管下面。特别地，第二阱和与其他晶体管、二极管和电压终端区相关联的其他阱横向分隔开。
[0072]
第二半导体层可以是均匀厚度的层。第二半导体层沿垂直方向的厚度在20nm至
200nm的范围内，例如约为100nm。第二半导体层和第一半导体层可以具有相同的厚度。
[0073]
第二场效应晶体管的掺杂区可以包括源极区、体区、漂移区和漏极区。第二场效应晶体管的源极区、体区、漂移区和漏极区可以沿水平方向中的一个方向例如沿x轴或沿y轴按此顺序并排形成。
[0074]
形成在第二半导体层的前侧处的栅极电介质将体区与第二场效应晶体管的栅电极分隔开。第二场效应晶体管的电介质层与栅极电介质在材料、成分和厚度中的至少一个方面不同。特别地，第二场效应晶体管的栅电极与第二半导体层之间的电容耦合大于第二半导体层与半导体衬底之间的电容耦合。
[0075]
与相同缓冲级相关联的第一阱和第二阱可以在空间上彼此分隔开，并且可以在同一时间点电连接至不同的电位。可替选地，与相同缓冲级相关联的第一阱和第二阱可以横向合并，并且可以是单个井的直接邻接部分。
[0076]
根据实施方式，栅极驱动器电路可以包括第二驱动器电路，其中，第二驱动器电路的输出与第二阱电连接。
[0077]
第二驱动器电路可以形成在与半导体衬底垂直分隔开的另一半导体层中。第二驱动器电路可以向第二阱提供第二背栅驱动信号。
[0078]
根据实施方式，第二半导体层可以包括第二场效应晶体管的漂移区，其中，第二阱与第二场效应晶体管的漂移区的至少一部分彼此直接相对。
[0079]
第二阱和第二场效应晶体管的漂移区沿电介质结构的相对侧延伸，且第二阱在横向方向上与漂移区的至少一部分交叠。第二阱到第一半导体层中的垂直投影与第二场效应晶体管的漂移区的至少一部分交叠。特别地，第二场效应晶体管的整个漂移区可以与第二阱直接相对。
[0080]
第二阱可以不存在于第二场效应晶体管的体区的相对侧。可替选地，第二阱可以形成为与整个漂移区和第二场效应晶体管的体区的直接邻接部分直接相对。例如，第二阱可以与第二场效应晶体管的整个漂移区和整个体区直接相对。根据另一示例，可以形成第二阱使得(由电介质结构分隔开的)整个第二半导体层直接在第二阱上方。
[0081]
根据实施方式，第一场效应晶体管和第二场效应晶体管可以具有互补的沟道类型。
[0082]
特别地，第一场效应晶体管和第二场效应晶体管的体区可以具有互补的导电类型。施加至第二阱的第二背栅驱动信号的有效电压电平可以相对于施加至第一阱的第一背栅驱动信号的有效电压反转。
[0083]
例如，第一场效应晶体管是nfet，并且第二场效应晶体管是pfet。可替选地，第一场效应晶体管是pfet，并且第二场效应晶体管是nfet。
[0084]
根据实施方式，第一场效应晶体管可以包括第一栅电极和将第一栅电极与第一半导体层分隔开的第一栅极电介质，其中，电介质层的击穿强度是第一栅极电介质的击穿强度的至少两倍。
[0085]
例如，电介质层的击穿强度可以是第一栅极电介质的击穿强度的至少五倍或至少十倍。
[0086]
如果适用，第二场效应晶体管可以包括第二栅电极和将第二栅电极与第二半导体层分隔开的第二栅极电介质，其中，电介质层的击穿强度是第二栅极电介质的击穿强度的
至少两倍，例如至少五倍或至少十倍。
[0087]
根据又一实施方式，栅极驱动器电路包括半导体衬底，该半导体衬底包括体部分、第一阱和第二阱，其中，第一阱和第二阱的导电类型与体部分的导电类型相反，并且其中第一阱与第二阱可以电分隔开或电连接。
[0088]
栅极驱动器电路还包括第一半导体层和第二半导体层，其中，第一半导体层包括n沟道场效应晶体管的掺杂区，并且其中，第二半导体层包括p沟道场效应晶体管的掺杂区。
[0089]
栅极驱动器电路还包括在一侧处的半导体衬底与另一侧处的第一半导体层和第二半导体层之间的电介质层，其中，第一阱与第一半导体层的至少一部分彼此直接相对，并且其中，第二阱与第二半导体层的至少一部分彼此直接相对。
[0090]
栅极驱动器电路还包括第一驱动器电路和第二驱动器电路，其中，第一驱动器电路的输出与第一阱电连接，其中，第二驱动器电路的输出与第二阱电连接。
[0091]
图1示出了具有第一场效应晶体管tr1和第一驱动器电路410的栅极驱动器装置500。第一场效应晶体管tr1的负载路径电连接在切换节点与参考电位线之间。切换节点可以电连接至用于栅极驱动器信号的栅极信号输出端子，并且具有切换电位v1。参考电位线具有参考电位vref。第一栅极信号vg1被提供至第一栅电极ge1。第一驱动器电路410向第一背栅结构bg1提供第一背栅驱动信号vbg1。
[0092]
第一背栅驱动信号vbg1是在至少两个电压电平之间变化的电压信号。例如，第一背栅驱动信号vbg1可以是在高电平与低电平之间变化的方波电压信号，其中，第一驱动器电路410提供并吸收所需的电流以驱动不同的信号电平。
[0093]
图2a是指具有漂移区和30v的阻挡电压能力的soi nmosfet的输出特性，其中，soi mosfet的掺杂区形成在隔离的半导体层中。400nm厚的氧化硅电介质层将隔离的半导体层与半导体衬底分隔开。背栅结构形成在半导体衬底的与隔离的半导体层中的漂移区相对的部分中。
[0094]
线602示出了在背栅结构电连接至soi mosfet的源极(vbgs＝0v)的情况下，针对 10v的栅极-源极电压vgs(vgs＝ 10v)的、soi nmosfet的取决于漏极-源极电压vds的漏极电流id。线601示出了在向背栅结构提供 10v的背栅电压vbgs(vbgs＝ 10v)的情况下的漏极电流。 10v的背栅电压vbs使饱和电流增加δidn，其中，针对vbgs＝0v，δidn约为饱和电流的40％。
[0095]
图2b涉及具有漂移区的类似的soi pmosfet。线612示出了在背栅结构电连接至soi mosfet的源极(vbgs＝0v)的情况下，针对-10v的栅极-源极电压vgs(vgs＝-10v)的、soi pmosfet的取决于漏极-源极电压vds的漏极电流id。线611示出了在向背栅结构提供-10v的背栅电压vbgs(vbgs＝-10v)的情况下的漏极电流。-10v的背栅电压vbgs使饱和电流增加δidp，其中，针对vbg＝0v，δidp约为饱和电流的28％。
[0096]
在图3中，第一驱动器电路410向第一背栅结构bg1提供第一背栅驱动信号vbg1，并且向第一场效应晶体管tr1的第一栅电极ge1提供第一栅极信号vg1。
[0097]
第一驱动器电路410可以是生成第一栅极信号vg1的栅极驱动器电路，其中，第一驱动器电路410可以从第一栅极信号vg1直接获得第一背栅驱动信号vbg1。单个驱动器电路输出提供第一栅极信号vg1和第一背栅驱动信号vbg1两者。第一背栅驱动器信号vbg1从第一栅极信号vg1分支出来。
[0098]
在图4中，除了第一驱动器电路410之外，栅极驱动器装置500还包括第一栅极信号驱动器电路510。第一栅极信号驱动器电路510向第一栅电极ge1提供第一栅极信号vg1。第一背栅驱动信号vbg1的电平变化与第一栅极信号vg1的电平变化彼此具有固定的时间关系。
[0099]
例如，第一背栅驱动信号vbg1的电平变化和第一栅极信号vg1的电平变化是同步的或至少近似同步的。可替选地，第一背栅驱动信号vbg1的电平变化可以相对于第一栅极信号vg1的电平变化稍微延迟恒定的时间偏移。可替选地，第一栅极信号vg1的电平变化可以相对于第一背栅驱动信号vbg1的电平变化稍微延迟恒定的时间偏移。
[0100]
在图5中，第一驱动器电路410和第一栅极驱动器电路510接收公共输入信号inp。第一栅极信号vg1和第一背栅驱动信号vbg1的上升沿和/或下降沿与公共输入信号inp的上升沿和/或下降沿具有固定的时间关系。
[0101]
图6是指具有两个场效应晶体管tr1、tr2的栅极驱动器装置500，其中，两个场效应晶体管tr1、tr2的负载路径串联电连接在具有正供给电压v 的高电位线与具有参考电位vref的参考电压线之间。第一场效应晶体管tr1是nfet。第二场效应晶体管tr1是pfet。
[0102]
具有第一栅电极ge1和第一背栅结构bg1的第一场效应晶体管tr1电连接在切换节点与具有参考电位vref的参考电压线之间。切换节点电连接至栅极信号输出端子gout。具有第二栅电极ge2和第二背栅结构bg2的第二场效应晶体管tr2电连接在高电位线与切换节点之间。
[0103]
第一驱动器电路410向第一背栅结构bg2提供第一背栅驱动信号vbg1。第一背栅驱动信号的有效电压电平是正电压，无效电压电平是0v或负电压。第二驱动器电路420向第二背栅结构bg2提供第二背栅驱动信号vbg2。第二背栅驱动信号vbg2的有效电压电平是负电压，无效电压电平是0v或正电压。
[0104]
在图7中，第一驱动器电路410还向第一场效应晶体管tr1的第一栅电极ge1提供第一栅极信号vg1。第二驱动器电路420还向第二场效应晶体管tr2的第二栅电极ge2提供第二栅极信号vg2。公共输入信号inp被提供至第一驱动器电路410和第二驱动器电路420。第一栅极信号vg1和第二栅极信号vg2的电平变化与公共输入信号inp的下降沿和/或上升沿具有固定的时间关系。
[0105]
在图8中，除了第一驱动器电路410之外，栅极驱动器装置500还包括第一栅极信号驱动器电路510，其中，第一栅极信号驱动器电路510向第一场效应晶体管tr1的第一栅电极ge1提供第一栅极信号vg1。除了第二驱动器电路420之外，栅极驱动器装置500还包括第二栅极信号驱动器电路520，其中，第二栅极信号驱动器电路520向第二场效应晶体管tr2的第二栅电极ge2提供第二栅极信号vg2。第一驱动器电路410、第一栅极信号驱动器电路510、第二驱动器电路420和第二栅极信号驱动器电路520中的每一个接收公共输入信号inp。第一栅极信号vg1、第二栅极信号vg2、第一背栅驱动信号vbg1、第二背栅驱动信号vbg2的电平变化与公共输入信号inp的下降沿和/或上升沿具有固定的时间关系。
[0106]
第一栅极信号vg1和第一背栅驱动信号vbg1可以具有不同的有效电压电平。第二栅极信号vg2和第二背栅驱动信号vbg2可以具有不同的有效电压电平。
[0107]
图9a示出了soi技术中的栅极驱动器电路500的细节。soi复合材料的所示部分包括半导体衬底100、隔离的第一半导体层310和将第一半导体层310与半导体衬底100垂直分
隔开的电介质层200。
[0108]
半导体衬底100由诸如硅的单晶半导体材料制成，并且具有在前侧处的第一表面101和与第一表面101相对的第二平行表面。第一阱121从第一表面101延伸至半导体衬底100中。体部分110包含半导体衬底100的背景掺杂。第一阱121和体部分110形成pn结pn0。
[0109]
电介质层200覆盖第一表面101。第一半导体层310形成在电介质层200上。第一半导体层310的垂直延伸v1是均匀的，并且可以在5nm至100nm的范围内。半导体衬底100与第一半导体层310之间的距离d1是均匀的，并且对应于电介质层200的垂直延伸。距离d1可以在200nm至800nm的范围例如350nm至450nm的范围内。电介质层200的电压阻断能力可以在200v至500v的范围内例如约为300v。
[0110]
第一半导体层310包括第一场效应晶体管tr1的掺杂区。第一场效应晶体管tr1的掺杂区包括源极区311、体区312、漂移区313和漏极区314。源极区311、体区312、漂移区313和漏极区314沿平行于x轴的水平线按此顺序布置。
[0111]
体区312将源极区311与漂移区313横向分隔开。漂移区313将体区312与漏极区314横向分隔开。沿垂直方向，源极区311、体区312、漂移区313和漏极区314中的每一个从第一半导体层310的顶部向下延伸至第一半导体层310的底部。源极区311、漏极区314和漂移区313可以具有第一导电类型。体区312可以具有互补的第二导电类型。
[0112]
形成在第一半导体层310的前侧处的栅极电介质339将体区312与第一场效应晶体管tr1的导电栅电极335分隔开。层间电介质220可以覆盖第一半导体层310、栅电极335和电介质层200的暴露部分。
[0113]
源极接触341可以延伸通过层间电介质220中的开口，并且可以电连接源极区311与形成在层间电介质220上的源极布线340。漏极接触343可以延伸通过层间电介质220中的另一开口，并且可以电连接漏极区314与形成在层间电介质220上的漏极布线342。背栅接触345可以延伸通过开口，该开口延伸通过层间电介质220和电介质层200。背栅接触345电连接第一阱121与形成在层间电介质220上的背栅布线344。第一驱动器电路410的输出电连接至背栅布线344。
[0114]
在图9a中，第一阱121与漂移区313的朝向漏极区314的一部分横向交叠。
[0115]
在图9b中，第一阱121与整个漂移区313横向交叠，并且与整个体区312横向交叠。第一阱121可以部分地或完全地(未示出)使源极区311空闲，或者可以如所示出地与整个第一半导体层310交叠。
[0116]
图9b中的第一场效应晶体管tr1是具有p掺杂体区312、轻n掺杂漂移区313、重n掺杂源极区311和重n掺杂漏极区314的nfet。
[0117]
图9a和图9b的每个实施方式可以与图1和图3至图8所示的实施方式中的任何实施方式组合。
[0118]
图10示出了具有如图9b所述的n沟道第一场效应晶体管tr1和p沟道第二场效应晶体管tr2的栅极驱动器装置500，其中，第二场效应晶体管tr2的掺杂区形成在隔离的第二半导体层320中。
[0119]
第二半导体层320包括重p掺杂源极区321、n掺杂体区322、轻p掺杂漂移区323和重p掺杂漏极区324。源极区321、体区322、漂移区323和漏极区324沿水平线按此顺序布置。
[0120]
体区322将源极区321与漂移区323横向分隔开。漂移区323将体区322与漏极区324
横向分隔开。
[0121]
形成在第二半导体层320的前侧处的栅极电介质389将体区322与第二场效应晶体管tr1的导电栅电极385分隔开。层间电介质220可以覆盖第一半导体层310、第一场效应晶体管tr1的栅电极335、第二半导体层320、第二场效应晶体管tr2的栅电极385和电介质层200的暴露部分。
[0122]
第二源极接触391延伸通过层间电介质220中的开口，并且电连接源极区321与形成在层间电介质220上的第二源极布线390。第二漏极接触393延伸通过层间电介质220中的另一开口，并且电连接漏极区324与形成在层间电介质220上的第二漏极布线392。第二背栅接触395可以延伸通过开口，该开口延伸通过层间电介质220和电介质层200。第二背栅接触395将第二阱122与形成在层间电介质220上的第二背栅布线394电连接。第二驱动器电路420的输出电连接至第二背栅布线394。
[0123]
图10的实施方式可以与图6、图7、图8、图9a和图9b所示的实施方式中的任何实施方式组合。
[0124]
图11a和图11b是指根据另一实施方式的具有用于半桥低侧开关的第一缓冲级831和用于半桥高侧开关的第二缓冲级832的栅极驱动器装置500。
[0125]
栅极驱动器装置500是包括输入部分、第一栅极驱动器部分和第二栅极驱动器部分的半桥栅极驱动器装置。输入部分在输入端子处接收输入信号。输入信号可以包括方波脉冲，并且可以被从脉冲宽度调制器电路接收。输入部分可以预处理输入信号，并且可以将预处理的输入信号传输至第一栅极驱动器部分和第二栅极驱动器部分，第一栅极驱动器部分和第二栅极驱动器部分可以与输入部分绝缘或电绝缘。
[0126]
第一栅极驱动器部分包括第一缓冲级831。响应于所接收的预处理的输入信号，第一栅极驱动器部分生成并驱动用于第一电压控制开关装置例如半桥组件的低侧开关的第一栅极信号。
[0127]
第二栅极驱动器部分包括第二缓冲级832。响应于所接收的预处理的输入信号，第二栅极驱动器部分生成并驱动用于第二电压控制开关装置例如半桥组件的高侧开关的第二栅极信号。
[0128]
第一缓冲级831包括如上所述的第一场效应晶体管tr1和第二场效应晶体管tr2，并且第二缓冲级832包括如上所述的第一场效应晶体管tr1和第二场效应晶体管tr2。
[0129]
第一缓冲级831和第二缓冲级832可以形成在将第一装置部分810与第二装置部分820横向分隔开的过渡部分830中，其中，第一装置部分810和第二装置部分820中的一个装置部分可以包括高压部分。在所示实施方式中，第一装置部分810尤其包括hv-nmosfet 811和反向二极管812。第二装置部分820尤其可以包括外部终端结构821。
[0130]
在hv-nmosfet 811下方以及在第一装置部分810和第二装置部分820中的另外的晶体管和二极管下方，另外的p掺杂阱128可以从第一表面101延伸至半导体衬底100中。第一缓冲级831和第二缓冲级832的第一阱121和第二阱122与另外的p掺杂阱128在空间上分隔开并且电分隔开。
[0131]
第一缓冲级831的第一阱121与第二阱122可以合并，并且第二缓冲级832的第一阱121与第二阱122可以合并(未示出)。在所示实施方式中，第一缓冲级831的第一阱121与第二阱122是电分隔开并且在空间上分隔开的，并且第二缓冲级832的第一阱121与第二阱122
是电分隔开并且在空间上分隔开的。