鳍的制备方法、鳍式场效应晶体管及其制备方法与流程

1.本技术涉及半导体相关技术领域，尤其涉及一种鳍的制备方法、鳍式场效应晶体管及其制备方法。


背景技术：

2.在互补金属氧化物半导体(cmos)器件中，主要通过不断缩小器件的尺寸来提高器件的性能，为了适应小尺寸的器件，需要适应性减小器件的沟道长度，则易导致短沟道效应的发生。为了改善短沟道效应并提高器件的性能，鳍式场效应晶体管被广泛使用。
3.鳍式场效应晶体管包括半导体基底和位于半导体基底上的鳍，在鳍式场效应晶体管的尺寸缩小时，鳍的关键尺寸也相应缩小。小尺寸鳍的传统制备方法包括自对准双重成像技术(sadp)和双微影蚀刻(lele)，这两种方法均存在一些弊端，例如，自对准双重成像技术(sadp)的制备过程较为复杂，所得到的鳍为非对称结构，且不同位置的鳍的高度存在较大偏差，均匀性较差；双微影蚀刻(lele)的制备过程也较为复杂，且对光刻和刻蚀机台的要求非常高，需要很高的成本。
4.因此，如何在简化制备过程且降低成本的基础上，提供一种鳍的制备方法，以提高鳍的均匀性，成为本领域亟需解决的问题。


技术实现要素：

5.本技术的目的在于提供一种鳍的制备方法，其通过对多晶硅层的侧壁氧化以形成氧化层，并以该氧化层为掩膜刻蚀半导体基底形成具有预设关键尺寸的鳍，且所制成的鳍具有垂直侧壁和良好的均匀性。
6.另一目的还在于提供一种鳍式场效应晶体管及其制备方法。
7.第一方面，本技术实施例提供了一种鳍的制备方法，其包括：
8.在半导体基底上形成若干个以预设间距平行布置的多晶硅层；
9.对每个多晶硅层的侧壁进行氧化，并在每个多晶硅层的侧壁形成自侧壁的外表面向内延伸预设厚度的氧化层；
10.去除剩余的多晶硅层；以氧化层为掩膜，刻蚀半导体基底形成鳍；鳍的关键尺寸根据氧化层的厚度调整；
11.去除预留在鳍上的氧化层。
12.在一种可能的实施方案中，在半导体基底上形成若干个以预设间距平行布置的多晶硅层之前还包括：
13.在半导体基底用于形成多晶硅层的表面上形成保护层，保护层包括二氧化硅层。
14.在一种可能的实施方案中，在半导体基底上形成若干个以预设间距平行布置的多晶硅层的步骤中，每个多晶硅层中远离半导体基底的表面均包括有阻挡层。
15.在一种可能的实施方案中，对每个多晶硅层的侧壁进行氧化，并在每个多晶硅层的侧壁形成自侧壁的外表面向内延伸预设厚度的氧化层包括：
16.采用原位水汽氧化工艺对每个多晶硅层的侧壁进行氧化；
17.根据鳍的目标关键尺寸调整原位水汽氧化工艺的参数，并在每个多晶硅层的侧壁形成自侧壁的外表面向内延伸预设厚度的氧化层。
18.在一种可能的实施方案中，每个多晶硅层侧壁处的氧化层的厚度相同；每个多晶硅层侧壁处的氧化层的高度相同，且大于多晶硅层的高度。
19.在一种可能的实施方案中，氧化层的厚度等于鳍的目标关键尺寸。
20.在一种可能的实施方案中，鳍的目标关键尺寸为1～2nm；或者，鳍的目标关键尺寸为2～10nm；或者，鳍的目标关键尺寸为10～15nm。
21.在一种可能的实施方案中，原位水汽氧化工艺的参数包括氧化温度、氧化时间以及水汽含量。
22.在一种可能的实施方案中，氧化层中远离半导体基底的表面平行于半导体基底，且氧化层的侧壁为垂直侧壁。
23.在一种可能的实施方案中，鳍的侧壁为垂直侧壁，且位于不同位置的鳍的高度相同。
24.在一种可能的实施方案中，阻挡层包括氮化硅。
25.在一种可能的实施方案中，半导体基底包括单晶硅衬底或者绝缘体上硅(soi)衬底。
26.第二方面，本技术实施例提供了一种鳍式场效应晶体管的制备方法，其包括：
27.在半导体基底上形成鳍，鳍采用上述实施例中的鳍的制备方法制成；相邻鳍之间包括有沟槽；
28.在相邻鳍之间的沟槽处形成沟槽隔离层，沟槽隔离层的高度小于鳍的高度；
29.在沟槽隔离层上形成堆叠结构，堆叠结构的延伸方向平行于鳍的排列方向，且堆叠结构超出鳍预定高度；
30.在堆叠结构相对两侧的鳍上形成应变层；
31.去除堆叠结构，并在沟槽隔离层上形成栅极堆叠件，栅极堆叠件的延伸方向平行于鳍的排列方向，且栅极堆叠件超出鳍预定高度。
32.第三方面，本技术实施例提供了一种鳍式场效应晶体管，该鳍式场效应晶体管采用上述实施例中的鳍式场效应晶体管的制备方法制成。
33.与现有技术相比，本技术至少具有如下有益效果：
34.首先对多晶硅层的侧壁进行氧化，以在该侧壁处形成自侧壁的外表面向内延伸预设厚度的氧化层，然后以该氧化层为掩膜刻蚀半导体基底形成鳍，通过控制氧化层的厚度即可控制鳍的关键尺寸，可适用于制备不同关键尺寸的鳍。上述氧化层具有良好的均匀性，且氧化层中远离半导体基底的表面平行于半导体基底，氧化层的侧壁为垂直侧壁，进而保证所制成的鳍具有垂直侧壁和良好的均匀性。上述氧化层的厚度由鳍的目标关键尺寸决定，具体可通过调整原位水汽氧化工艺中的氧化温度、氧化时间以及水汽含量参数得到。
附图说明
35.为了更清楚地说明本技术实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本技术的某些实施例，因此不应被看作是对
范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
36.图1为根据本技术实施例示出的一种鳍的制备方法的示意图；
37.图2～图8为根据本技术实施例示出的一种鳍处于不同制备阶段的截面示意图；
38.图9为根据本技术实施例示出的一种鳍式场效应晶体管的立体示意图；
39.图10～图12为图9所示的鳍式场效应晶体管处于不同制备阶段的a-a截面示意图；
40.图13为图9所示的鳍式场效应晶体管的b-b截面示意图。
41.图示说明：
42.100半导体基底；200保护层；300多晶硅层；310氧化层；400阻挡层；500鳍；510沟槽；600沟槽隔离层；700堆叠结构；800应变层；900栅极堆叠件。
具体实施方式
43.以下通过特定的具体实施例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或营业，本技术中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。
44.在本技术的描述中，需要说明的是，术语“上”和“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
45.根据本技术的一个方面，提供一种鳍的制备方法。参见图1，该鳍的制备方法包括以下步骤：
46.s1、在半导体基底100上形成若干个以预设间距平行布置的多晶硅层300。
47.作为示例，半导体基底100包括但不限于单晶硅衬底或者绝缘体上硅(soi)衬底，半导体基底100可选为具有n阱的p型单晶硅衬底，或者，具有p阱的n型单晶硅衬底，或者，绝缘体上硅(soi)衬底。本实施例中，半导体基底100为绝缘体上硅(soi)衬底，其包括硅基体和形成在硅基体上的外延硅层，外延硅层具有p阱区和n阱区。
48.作为示例，参见图2，在半导体基底100用于形成多晶硅层300的表面上形成保护层200，该保护层200用于保护半导体基底100。保护层200的材料包括但不限于二氧化硅，其可采用诸如原子层沉积、物理气相沉积或者化学气相沉积等方式沉积在半导体基底100的上表面。
49.作为示例，参见图3和图4，在保护层200的上表面依次形成多晶硅层300和阻挡层400，刻蚀多晶硅层300和阻挡层400以形成多晶硅层阵列，其中，多晶硅层阵列包括若干个单元，若干个单元以预设间距平行布置在保护层200上，且每个单元均包括有多晶硅层300和形成在多晶硅层300上表面的阻挡层400。多晶硅层300和阻挡层400均可采用原子层沉积、物理气相沉积或者化学气相沉积等方式生长，且阻挡层400的材料包括但不限于氮化硅。
50.s2、对每个多晶硅层300的侧壁进行氧化，并在每个多晶硅层300的侧壁形成自侧壁的外表面向内延伸预设厚度的氧化层310。
51.作为示例，参见图5，采用原位水汽氧化工艺对每个多晶硅层300的侧壁进行氧化，根据鳍500的目标关键尺寸调整原位水汽氧化工艺的参数，并在每个多晶硅层300的侧壁形成自侧壁的外表面向内延伸预设厚度的氧化层310。原位水汽氧化工艺的参数包括氧化温度、氧化时间以及水汽含量，选取合适的氧化温度、氧化时间以及水汽含量，即可得到厚度与鳍500的目标关键尺寸对应的氧化层310。上述氧化层310具体为二氧化硅层。
52.在氧化层310的形成过程中，阻挡层400的作用为保护多晶硅层300，以使多晶硅层300的上表面不会被氧化，同时，可使氧化层310的上表面平行于半导体基底100。利用上述方法所制成的氧化层310具有垂直侧壁和良好的均匀性。
53.作为示例，参见图5，每个多晶硅层300侧壁处的氧化层310的厚度相同，氧化层310的厚度等于鳍500的目标关键尺寸，鳍500的目标关键尺寸可具体选为1～2nm，或者，2～10nm，或者，10～15nm。通过控制上述氧化层310的厚度即可控制鳍500的关键尺寸，可适用于制备不同关键尺寸的鳍500。
54.每个多晶硅层300侧壁处的氧化层310的高度相同，且均大于多晶硅层300的高度。在多晶硅氧化成二氧化硅的过程中，相较于多晶硅，二氧化硅的体积增大，则每个多晶硅层300侧壁处的氧化层310的高度均大于多晶硅层300的高度，氧化层310上方的阻挡层400的高度也会适应性变大。
55.作为示例，在氧化层310形成后，对氧化层310进行退火处理，上述退火处理为等离子体退火，退火温度为950℃～1050℃，退火时间为30s～60s。
56.s3、去除剩余的多晶硅层300；以氧化层310为掩膜，刻蚀半导体基底100形成鳍500；鳍500的关键尺寸根据氧化层310的厚度调整。
57.作为示例，参见图6，通过湿洗或者干洗去除剩余的多晶硅层300和阻挡层400。例如，采用稀释的氢氧化钾或者磷酸以湿式腐蚀法去除剩余的多晶硅层300和阻挡层400；或者，采用等离子体刻蚀法去除剩余的多晶硅层300和阻挡层400。本实施例中，优选为采用湿法清洗去除剩余的多晶硅层300和阻挡层400，极高的选择比可以使氧化层310的上表面和侧壁具有更好的平整性，也可以描述为氧化层310上表面的水平性更好，氧化层310侧壁的垂直性更好。
58.作为示例，参见图7，以氧化层310为掩膜，刻蚀保护层200和半导体基底100的外延硅层直至刻蚀至外延硅层的内部，以形成鳍500。鳍500的关键尺寸为鳍500的宽度，其根据氧化层310的厚度调整。
59.由于氧化层310的上表面平行于半导体基底100，侧壁为垂直侧壁，且具有良好均匀性，则以氧化层310为掩膜所获得的鳍500的侧壁为垂直侧壁，且位于不同位置的鳍500的高度相同，有效减小鳍500的高度偏差，具有良好的均匀性。
60.s4、去除预留在鳍500上的氧化层310。
61.作为示例，参见图8，采用稀释的氢氟酸以湿式腐蚀法去除预留在鳍500上的氧化层310，相邻鳍500之间包括有沟槽510。
62.通过本实施例的方法可通过控制氧化层310的厚度来控制鳍500的关键尺寸，以适用于制备不同关键尺寸的鳍500。并且，氧化层310具有良好的均匀性，其上表面平行于半导体基底100，且侧壁为垂直侧壁，则以氧化层310为掩膜所获得的鳍500具有垂直侧壁，位于不同位置的鳍500的高度相同，有效减小鳍500的高度偏差，具有良好的均匀性。
63.根据本技术的一个方面，提供一种鳍式场效应晶体管的制备方法。图9为鳍式场效应晶体管的立体示意图，该鳍式场效应晶体管的制备方法包括以下步骤：
64.s10、在半导体基底100上形成鳍500，鳍500采用上述实施例中的鳍的制备方法制成，这里对于鳍的制备过程就不再一一赘述。相邻鳍500之间包括有沟槽510。
65.s20、在相邻鳍500之间的沟槽510处形成沟槽隔离层600，沟槽隔离层600的高度小于鳍500的高度。
66.作为示例，参见图10，在相邻鳍500之间的沟槽510处形成沟槽隔离层600，具体地，在沟槽510处形成隔离氧化层，隔离氧化层超出鳍500预定高度，且完全覆盖鳍500。刻蚀隔离氧化层，以去除鳍500的上部周围的隔离氧化层，露出鳍500的上部，剩余的隔离氧化层构成沟槽隔离层600，且沟槽隔离层600的高度小于鳍500的高度。
67.s30、在沟槽隔离层600上形成堆叠结构700，堆叠结构700的延伸方向平行于鳍500的排列方向，且堆叠结构700超出鳍500预定高度。
68.作为示例，参见图11，在沟槽隔离层600上形成堆叠结构700，其中，堆叠结构700的延伸方向平行于鳍500的排列方向，也可以描述为堆叠结构700横跨相邻鳍500之间的沟槽510。堆叠结构700超出鳍500预定高度。本实施例中，该堆叠结构700包括多晶硅带和位于多晶硅带上方的硬掩膜带，硬掩膜带由氮化硅、氧化硅或它们的组合形成。多晶硅带和硬掩模带的侧壁包括有间隔层。
69.s40、在堆叠结构700相对两侧的鳍500上形成应变层800。
70.作为示例，参见图13，在堆叠结构700相对两侧的鳍500上形成应变层800，该应变层800用作源极区域和漏极区域，且应变层800的材料包括硅锗、碳化硅或磷化硅。
71.s50、去除堆叠结构700，并在沟槽隔离层600上形成栅极堆叠件900，栅极堆叠件900的延伸方向平行于鳍500的排列方向，且栅极堆叠件700超出鳍500预定高度。
72.作为示例，参见图12，去除堆叠结构700中的多晶硅带和硬掩模带，并在沟槽隔离层600上间隔层所限定出的凹槽内形成栅极堆叠件900，该栅极堆叠件900包括栅极介电层和栅电极层，栅极介电层由氮化硅、氧化硅或它们的组合形成。栅极堆叠件900的延伸方向平行于鳍500的排列方向，也可以描述为栅极堆叠件900横跨相邻鳍500之间的沟槽510。堆叠结构700超出鳍500预定高度。
73.根据本技术的一个方面，提供一种鳍式场效应晶体管，该鳍式场效应晶体管采用上述实施例中的鳍式场效应晶体管的制备方法制成。这里就不再一一赘述。
74.由以上的技术方案可知，首先对多晶硅层300的侧壁进行氧化，以在该侧壁处形成自侧壁的外表面向内延伸预设厚度的氧化层310，然后以该氧化层310为掩膜刻蚀半导体基底100形成鳍500，通过控制氧化层310的厚度即可控制鳍500的关键尺寸，可适用于制备不同关键尺寸的鳍500。每个多晶硅层300中远离半导体基底100的表面包括有阻挡层400，该阻挡层400可保证氧化层310中远离半导体基底100的表面平行于半导体基底100，且氧化层310的侧壁为垂直侧壁，该氧化层310具有良好的均匀性，进而保证所制成的鳍500具有垂直侧壁和良好的均匀性。上述氧化层310的厚度由鳍500的目标关键尺寸决定，具体可通过调整原位水汽氧化工艺中的氧化温度、氧化时间以及水汽含量参数得到。
75.以上所述仅是本技术的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本技术技术原理的前提下，还可以做出若干改进和替换，这些改进和替换
也应视为本技术的保护范围。