一种带有悬浮栅结终端的MOSFET器件的制作方法

一种带有悬浮栅结终端的mosfet器件
技术领域
1.本实用新型涉及半导体晶体管技术领域，具体涉及一种带有悬浮栅结终端的mosfet器件。


背景技术：

2.随着材料技术的发展与成熟，sic材料的宽禁带特性使sic材料具有更高的温度特性和耐压特性，可以突破si基器件的限制。由于sic具有较高的临界击穿电场，sic器件的击穿电压很大程度上取决于结曲率引起的边缘强电场，因此结终端技术在sic器件中有着重要的作用。
3.现有的结终端技术通常采用场限环或jte(junction termination extension，结终端扩展)，而对于高压器件通常采取两者共同使用或者斜面刻蚀技术形成结终端，但斜面刻蚀技术形成结终端技术不仅需要额外的光刻板，提高了成本。


技术实现要素：

4.本实用新型提供了一种带有悬浮栅结终端的mosfet器件，所述结终端可以更好得分散电场，进一步提高结终端的耐压，且所述结终端结构可以和有源区同时制作，不需要增加额外的光刻板和光刻精度，节约晶圆制造成本。
5.为实现上述目的，本实用新型提供了一种带有悬浮栅结终端的mosfet器件，包括：
6.半导体基底，位于所述半导体基底第一表面的漏极结构，位于所述半导体基底第二表面的若干间隔排列的栅极结构，相邻的栅极结构暴露出的半导体基底内具有p型基区和位于所述p型基区内的n型源区，且所述有源区和结终端区均具有间隔排列的栅极结构、p型基区和n型源区；
7.所述有源区表面的源极金属互连层，所述源极金属互连层与所述有源区的n型源区电学连接；
8.位于所述有源区表面的栅极结构金属互连层，所述栅极结构金属互连层连接到栅极结构；
9.位于所述结终端区表面的金属场板，所述金属场板与所述结终端区的n型源区电学连接，且所述源极金属互连层与金属场板为同一金属制备形成。
10.可选的，所述有源区和所述结终端区的栅极结构、p型基区和n型源区采用相同工艺同时形成。
11.可选的，所述半导体基底包括sic衬底及sic衬底表面的sic外延片。
12.可选的，所述有源区和结终端区对应的栅极结构的宽度和相邻栅极结构的间距不同。
13.可选的，所述有源区的栅极结构与所述结终端区的栅极结构电隔离。
14.可选的，所述金属场板的宽度大于相邻所述栅极结构的间距。
15.可选的，所述漏极结构包括：依次位于所述半导体基底第一表面的金属硅化物层、
过渡层和漏极金属层。
16.可选的，所述结终端区的金属场板表面具有钝化层。
17.可选的，所述p型基区的位置还包括p型重注入体区。
18.可选的，所述p型重注入体区的深度大于所述p型基区的深度。
19.综上所述，本实用新型优点及有益效果为：
20.在本实用新型中，一种带有悬浮栅结终端的mosfet器件的结终端区与半导体基底形成pn结，当mosfet器件的漏极加高压时，通过调节相邻两个p型基区和n型源区的距离可以形成不同的间距来更好地分散电场，另外结终端区的金属层形成金属场板，有利于电场的分散，进一步提高结终端区的耐压，从而提高mosfet器件的击穿电压。
21.由于这种结终端区的栅极结构、p型基区和n型源区结构可以和有源区的栅极结构、p型基区和n型源区同时制作，不需要增加额外的光刻板和光刻精度，节约晶圆制造成本。
附图说明
22.图1所示为本实用新型实施例的一种带有悬浮栅结终端的mosfet器件的剖面结构示意图；
23.图2所示为本实用新型另一实施例的一种带有悬浮栅结终端的mosfet器件的剖面结构示意图。
具体实施方式
24.为了便于本领域技术人员的理解，下面将结合具体实施例对本实用新型作进一步详细说明。
25.本实用新型实施例提供了一种带有悬浮栅结终端的mosfet器件，请参考图1，包括：
26.半导体基底10，位于所述半导体基底10第一表面的漏极结构150，位于所述半导体基底10第二表面的若干间隔排列的栅极结构120，相邻的栅极结构120暴露出的半导体基底10内具有p型基区20和位于所述p型基区20内的n型源区30，且所述有源区130和结终端区140均具有间隔排列的栅极结构120、p型基区20和n型源区30；
27.位于所述有源区130表面的源极金属互连层81，所述源极金属互连层81与所述有源区130的n型源区30电学连接；
28.位于所述有源区130表面的栅极结构金属互连层(未图示)，所述栅极结构金属互连层连接到栅极结构120；
29.位于所述结终端区140表面的金属场板82，所述金属场板82与所述结终端区140的n型源区30电学连接，且所述源极金属互连层81与金属场板82为同一金属制备形成。
30.本实用新型实施例中，所述有源区130和所述结终端区140的栅极结构120、p型基区20和n型源区30采用相同工艺同时形成。
31.所述有源区130和所述结终端区140的栅极结构120、p型基区20和n型源区30采用相同工艺同时形成，不需要增加额外的光刻板和光刻精度，节约晶圆制造成本。
32.当mosfet器件的的漏极加高压时，通过调节相邻的两个所述p型基区20和n型源区
30的距离可以形成不同的间距来更好的分散电场。
33.本实用新型实施例中，所述半导体基底10包括sic衬底及sic衬底表面的sic外延片。
34.本实用新型实施例中，形成所述p型基区20时，在所述半导体基底10表面先生长第一阻挡层，在所述p型基区20形成后除去所述第一阻挡层。
35.本实用新型实施例中，形成所述n型源区30时，在所述半导体基底10表面和所述p型基区20表面先生长第二阻挡层，在所述n型基区30形成后除去所述第二阻挡层。
36.本实用新型实施例中，所述第一阻挡层和所述第二阻挡层为二氧化硅，在其他实施中为多晶硅或者金属。
37.本实用新型实施例中，所述p型基区20和所述n型源区30形成后，在所述半导体基底第二表面、p型基区20和所述n型源区30表面旋涂碳膜，并经高温退火除去碳膜，修复形成所述p型基区20和所述n型源区30时离子注入带来的晶格缺陷。
38.本实用新型实施例中，所述栅极结构120包括栅极氧化层50和位于所述栅极氧化层50表面的栅极多晶硅70。
39.在其他实施例中，所述栅极结构可以为其他栅氧材料和位于栅氧材料表面的栅电极，例如金属电极等。
40.本实用新型实施例中，所述栅极结构120表面具有极间介质60，所述相邻的栅极结构120之间形成有金属插塞110。
41.本实用新型实施例中，所述金属插塞110材料为tin，所述金属插塞提高所述源极金属互联层81与金属硅化物40的粘附性。
42.本实用新型实施例中，所述栅极结构120之间暴露出的所述n型源区30表面具有金属硅化物40，所述金属硅化物40于所述n型源区30为欧姆接触。
43.本实用新型实施例中，所述金属硅化物40为硅化钛，在其他实施例中，所述金属硅化物40为硅化镍。
44.所述金属硅化物40具有抗氧化性，通过欧姆接触降低金属插塞110和n型源区30之间的接触电阻。
45.本实用新型实施例中，所述有源区130和结终端区140对应的栅极结构120的宽度和相邻栅极结构120的间距不同。
46.当mosfet器件的漏极加高压时，通过调节结终端区相邻两个p型基区20和n型源区30的距离可以形成不同的间距来更好地分散电场。
47.本实用新型实施例中，所述有源区130的栅极结构120与所述结终端区140的栅极结构120电隔离。
48.所述有源区130的栅极结构120与所述结终端区140的栅极结构120不相连，所述有源区130的栅极结构120通过栅极结构金属互联层(未图示)单独相连。
49.本实用新型实施例中，所述金属场板82的宽度大于相邻栅极结构120的间距。
50.本实用新型实施例中，所述金属场板82的材料为al-cu合金。
51.在其他实施例中，所述金属场板材料为alsicu合金。
52.所述金属场板82，有利于电场的分散，进一步提高结终端的耐压，从而提高mosfet器件的击穿电压。
53.本实用新型实施例中，所述漏极结构150包括：依次位于所述半导体基底第一表面的金属硅化物层41、过渡层100和漏极金属层80。
54.本实用新型实施例中，所述金属硅化物层41的形成包括：在所述半导体基底10第一表面形成金属ti或者金属ni，再经过高温退火，使得所述金属ti或者金属ni与所述半导体基底10第一表面形成金属硅化物层41，所述金属硅化物层41与所述半导体基底10第一表面为欧姆接触。
55.本实用新型实施例中，所述过度层100材料为tin，所述过渡层100提高了所述漏极金属层80与金属硅化物层41的粘附性。
56.本实用新型实施例中，所述漏极金属层80材料为al-cu合金。
57.在其他实施例中，所述漏极金属层材料为alsicu合金。
58.本实用新型实施例中，所述漏极金属层80、金属互联层81与所述金属场板82同时形成。