半导体器件和电子设备的制作方法

1.本文公开的发明涉及半导体器件和使用该半导体器件的电子设备。


背景技术：

2.近年来，对包含在各种应用(不仅包括家用电器，而且还包括工业和车内设备)中的半导体器件的噪声特性的改进需求不断增加。
3.在下面标识的专利文献1中公开了与刚刚提到的内容相关的传统技术的例子。
4.引用列表
5.专利文献
6.专利文献1：日本特开2013-33917号公报


技术实现要素：

7.技术问题
8.然而，传统的半导体器件在它们的噪声特性方面(特别地，它们的电磁敏感性)仍有改进的余地。
9.鉴于由本发明的发明人发现的上述问题，本文公开的本发明的目的是提供一种具有优异的噪声特性的半导体器件和一种使用该半导体器件的电子设备。
10.问题的解决方案
11.例如，本文公开的半导体器件包括与衬底电导通的一个或多个第一子触头，其中至少一个第一子触头形成在衬底上的元件布置区域中，并且被配置为具有比衬底低的阻抗。
12.通过下面对本发明的实施方式及与其相关的附图的描述，其他特性、元件、步骤、优点和特征将显现出来。
13.发明的有益效果
14.根据本文公开的发明，可以提供一种具有优异的噪声特性的半导体器件和一种使用该半导体器件的电子设备。
附图说明
15.图1是示出根据比较例的半导体器件的图。
16.图2是示出根据第一实施方式的半导体器件的图。
17.图3是用于说明通过阻抗调节改进噪声特性的基本概念的图。
18.图4是示出如何在运算放大器内使用电阻器形成低通滤波器的图。
19.图5是示出根据第二实施方式的半导体器件的图。
20.图6是示出运算放大器的配置示例的图。
21.图7是示出根据第三实施方式的半导体器件的图。
22.图8是示出封装的示例的图。
23.图9是示出了线布局的示例的图。
24.图10是沿着图9的线α-β截取的示意性竖直截面图。
25.图11是示出根据第四实施方式的半导体器件的图。
26.图12是示出在无线电发射测试中使用的测量电路的图。
27.图13是示出了无线电发射测试的结果的示例的图。
28.图14是车辆的外部视图。
具体实施方式
29.＜半导体器件(比较例)＞
30.首先，在描述根据新实施方式的半导体器件之前，将给出与新实施方式比较的比较例的简要描述。
31.图1是示出根据比较例的半导体器件的图(其中上部是平面图，下部是竖直截面图)。在根据本比较例的半导体器件100中，在p型衬底101的表面上形成有与p型衬底101具有相同晶面的n型外延层102。在p型衬底101上的元件布置区域a中，存在多个电路元件(在该图中，仅示出了npn型双极晶体管110和pnp型双极晶体管120)，并且这些电路元件通过p型元件隔离部分103彼此电隔离。在n型外延层102的表面上，设置有绝缘层104和104x。特别地，覆盖电路元件的开口部分的绝缘层104x(开口部分是导电构件可以形成用于电路元件与布线层之间的电导通的区域)比覆盖除开口部分外的部分的绝缘层104薄。
32.晶体管110由n型半导体区域111、n型半导体区域112、p型半导体区域113、n型半导体区域114、p型半导体区域115和导电构件116形成。
33.n型半导体区域111嵌入在p型衬底101与n型外延层102之间的边界表面处。注意，在p型衬底101与n型半导体区域111之间存在寄生电容器cp。
34.n型半导体区域112沿着n型半导体区域111的外周边缘围绕n型外延层102的一部分形成。注意，n型半导体区域111和112(以及与这些区域电导通的n型外延层102)对应于晶体管110的集电极(c)。为了与布线层电导通，n型半导体区域112在其表面的至少一部分处被暴露而不被绝缘层104或104x覆盖。
35.p型半导体区域113形成在n型外延层102的表面的被n型半导体区域111和112围绕的部分处。
36.n型半导体区域114形成在p型半导体区域113的表面处。n型半导体区域114对应于晶体管110的发射极(e)，并且为了与布线层电导通，其表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
37.p型半导体区域115形成在p型半导体区域113的表面处。p型半导体区域113和115对应于晶体管110的基极(b)，并且为了与布线层电导通，p型半导体区域115的表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
38.导电构件116在线l11与n型半导体区域112(集电极(c))之间建立电导通。为了便于说明，图1省略了与n型半导体区域114(发射极(e))和p型半导体区域115(基极(b))连接的导电部件和线的图示。
39.另一方面，晶体管120由n型半导体区域121、n型半导体区域122、p型半导体区域123、p型半导体区域124、p型半导体区域125和导电构件126形成。
40.n型半导体区域121嵌入在p型衬底101与n型外延层102之间的边界表面处。注意，在p型衬底101与n型半导体区域121之间存在寄生电容器cp。
41.n型半导体区域122沿着n型半导体区域121的外周边缘围绕n型外延层102的一部分形成。n型半导体区域121和122(以及与这些区域电导通的n型外延层102)对应于晶体管120的基极(b)，并且为了与布线层电导通，n型半导体区域122的表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
42.p型半导体区域123在n型外延层102的表面的被n型半导体区域121和122围绕的部分处在平面图中形成为环形形状。
43.p型半导体区域124形成在p型半导体区域123的表面上。p型半导体区域123和124对应于晶体管120的集电极(c)，并且为了与布线层电导通，p型半导体区域124的表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
44.p型半导体区域125在n型外延层102的表面的被n型半导体区域121和122围绕的部分处形成在被p型半导体区域124围绕的位置处。p型半导体区域125对应于晶体管120的发射极(e)，并且为了与布线层电导通，其表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
45.导电构件126在线l12与n型半导体区域122(基极(b))之间建立电导通。为了便于说明，图1省略了与p型半导体区域124(集电极(c))和p型半导体区域125(发射极(e))连接的导电构件和线的图示。
46.现在，在根据本比较例的半导体器件100中，使电路元件之间的距离(在图1中，晶体管110与晶体管120之间的距离)尽可能长，并且在元件之间布设用于屏蔽的线l13，从而防止在半导体器件100的顶表面(上层)处的噪声传播。
47.然而，即使采用上文刚刚描述的噪声对策，由于晶体管110和120的寄生电容cp的影响，对于经由p型衬底101传播到半导体器件100的内部(下层)的噪声，也难以防止传播。
48.下面提出了能够减轻这种不便的新实施方式。
49.＜半导体器件(第一实施方式)＞
50.图2是示出根据第一实施方式的半导体器件的图(其中上部是平面图，下部是竖直截面图)。在基于上述的比较例(图1)的同时，根据本实施方式的半导体器件100还包括第一子触头130和第二子触头140。
51.第一子触头130与形成在元件布置区域a中的晶体管110和120相邻(在图2中，在晶体管110和120之间)布置。注意，第一子触头130与先前描述的用作屏蔽件的线l13一起由p型半导体区域131、p型半导体区域132和导电构件133形成。
52.p型半导体区域131从外延层102的顶表面到底表面在上下方向上贯穿n型外延层102，并且在线l13与p型衬底101之间建立电导通。注意，p型半导体区域131不形成诸如晶体管的电路元件(不包括寄生元件)。线l13可以例如与接地焊盘电导通。p型半导体区域131可以通过与p型元件隔离部分103共同的工艺形成。
53.p型半导体区域132形成在p型半导体区域131的表面处。为了与布线层电导通，p型半导体区域132的表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
54.注意，先前描述的p型半导体区域131含有相对较低浓度的p型杂质，且因此具有高阻抗。因此，通过添加具有比p型半导体区域131浓度更高的p型杂质的p型半导体区域132，
阻抗降低。此外，由于p型半导体区域132经由导电构件133与线l13电导通，所以在第一子触头130中整体地实现低阻抗。
55.导电构件133在线l13与p型半导体区域132之间建立电导通。
56.现在，线l13具有比p型衬底101低的阻抗。具体地，在线l13(例如，al线)具有几十mω/sq的薄层电阻时，p型衬底101具有几百ω的薄层电阻。
57.因此，例如，从晶体管110经由p型衬底101传播到半导体器件100的内部(下层)的噪声传播到第一子触头130而不到达晶体管120，并且噪声最终通过线l13朝向接地焊盘逸出。在半导体器件100的顶表面(上层)上传播的噪声以类似于先前描述的比较例(图1)的方式被线l13吸收。
58.因此，通过引入第一子触头130(即，通过调节p型衬底101的阻抗)，可以改善半导体器件100的噪声特性(特别地，电磁敏感性)。
59.此外，为了增强改善噪声特性的效果，期望将第一子触头130的宽度w3设计为大于或等于形成在元件布置区域a中的电路元件的最小工艺宽度(在图2中，晶体管110和120相应的最小工艺宽度w1和w2)。
60.通常，晶体管110和120相应的最小工艺宽度w1和w2常常为几十μm(大约50μm)。鉴于此，期望第一子触头130的宽度w3大于或等于50μm(更期望地，大于或等于60μm)。
61.注意，在图2中，第一子触头130的宽度w3被定义为被p型元件隔离部分103夹着的区域的宽度，相反，例如，p型半导体区域131的宽度或线路l13的宽度可以被定义为第一子触头130的宽度w3。
62.另一方面，作为围绕元件布置区域a的gnd保护环的第二子触头140例如沿着p型衬底101的外周边缘布置。注意，第二子触头140与线l14一起由p型半导体区域141、p型半导体区域142和导电构件143形成。
63.p型半导体区域141从外延层102的顶表面到底表面在上下方向上贯穿n型外延层102，并且在线l14与p型衬底101之间建立电导通。注意，p型半导体区域141不形成诸如晶体管的电路元件(不包括寄生元件)。线l14可以例如与接地焊盘电导通。p型半导体区域141可以通过与p型元件隔离部分103和p型半导体区域131共同的工艺形成。
64.p型半导体区域142形成在p型半导体区域141的表面处。p型半导体区域142的表面的至少一部分被暴露而不被绝缘层104或104x覆盖。
65.注意，先前描述的p型半导体区域141含有相对较低浓度的p型杂质，且因此具有高阻抗。因此，通过添加具有比p型半导体区域141浓度更高的p型杂质的p型半导体区域142，阻抗降低。此外，由于p型半导体区域142经由导电构件143与线l14电导通，所以在第二子触头140中整体地实现低阻抗。
66.导电构件143在线l14与p型半导体区域142之间建立电导通。
67.现在，与先前描述的线l13一样，线l14具有比p型衬底101低的阻抗。因此，例如，可以在噪声侵入半导体器件100的芯片内部之前使第二子触头140吸收噪声。
68.注意，在可集成在半导体器件100中的各种电路块中，可以提及运算放大器(特别地，差分输入级)作为其中应当避免噪声干扰的例子。因此，以下描述将讨论通过阻抗调节实现的运算放大器的噪声特性的改进。
69.《运算放大器》
70.图3是用于说明通过阻抗调节改进运算放大器的噪声特性的基本概念的图。
71.如图3所示，根据该配置例子在外部输入到运算放大器1的噪声信号的示例主要包括输入到电源端子vcc的噪声信号n0、输入到非反相输入端子in 的噪声信号n1、由于输出端子out抖动和来自噪声输入线的干扰而输入到反相输入端子in的噪声信号n2等。
72.针对这样的噪声信号，根据该配置示例的运算放大器1包括与电源端子vcc连接的电阻器r0(对应于电源电阻器)，以及分别与非反相输入端子in 和反相输入端子in-连接的电阻器r1和r2(对应于输入电阻器)。利用这种配置，可以提高电源端子vcc、非反相输入端子in 和反相输入端子in-的端子阻抗，并且因此降低噪声信号n0到n2的输入。
73.图4是示出了如何使用电阻器r0至r2在运算放大器1内部形成低通滤波器(所谓的电磁干扰(emi)滤波器)的图。
74.如图4所示，电阻器r0与运算放大器1的电源线的寄生电容器c0一起形成低通滤波器。此外，电阻器r1和r2分别与形成运算放大器1的输入级的pnp型双极晶体管q1和q2的寄生电容器c1和c2一起形成低通滤波器。
75.因此，在根据本配置示例的运算放大器1中，运算放大器1的各种组件的寄生电容器被用作低通滤波器的组成元件。利用这样的配置，不需要单独地添加电容器以形成低通滤波器，这有助于防止诸如相位裕度的恶化和运算放大器1中的电路面积的增加的引人注意的问题。
76.这里，可以使用寄生电容器c1和c2中的每一个的电容值c和每个低通滤波器的目标截止频率fc，基于下面的公式(1)来设置电阻器r1和r2中的每一个的电阻值r。
77.r＝1/(2π
·
fc
·
c)(1)
78.例如，在c＝8.5pf和fc＝20mhz的情况下，电阻值r可以被设置为使得r≈900ω。
79.这里，基本上，电阻器r0的电阻值也可以基于上面的公式(1)来设置。然而，由于电阻器r0被插入在运算放大器1的电源线中，所以在设定其电阻值时，应当完全注意防止运算放大器1的电源电压下降到低于运算放大器1的下限驱动电压。注意，在只能使用最小电阻器作为电阻器r0的情况下，可与寄生电容器c0一起单独地添加必需的最小数量的电容器。
80.＜半导体器件(第二实施方式)＞
81.图5是示出根据第二实施方式的半导体器件的图。根据本实施方式的半导体器件100为所谓的运算放大器ic，其为单片半导体集成电路装置，并且半导体器件100包含集成于其中的运算放大器1、参考电流设定部分2、静电保护元件3(静电保护二极管d1和d2)、电源线l1、接地线l2、参考电流设定线l3和输出线l4。
82.半导体器件100还包括作为用于与器件外部建立电连接的装置的多个外部端子(电源端子vcc、非反相输入端子in 、反相输入端子in-、接地端子vee和输出端子out)。
83.如前所述，运算放大器1包括与未图示的寄生电容器c1和c2一起形成低通滤波器的电阻器r1和r2(参见图4)。具体地，运算放大器1的非反相输入节点( )经由电阻器r1与半导体器件100的非反相输入端子in 连接。运算放大器1的反相输入节点(-)经由电阻器r2与半导体器件100的反相输入端子in-连接。注意，尽管图5示出了其中运算放大器1的一个沟道集成在半导体器件100中的示例，但是替代地可以在半导体器件100中集成运算放大器1的多个沟道。
84.参考电流设定部分2设定在运算放大器1中通过的参考电流iref。
85.电源线l1布设在半导体器件100的电源端子vcc与运算放大器1和参考电流设定部分2中的每一个的电源节点之间。接地线l2布设在半导体器件100的接地端子vee与运算放大器1和参考电流设定部分2中的每一个的接地节点之间。参考电流设定线l3布设在运算放大器1的参考电流设定节点与参考电流设定部分2的输出节点之间。输出线l4布设在运算放大器1的输出节点与半导体器件100的输出端子out之间。
86.静电保护二极管d1的阴极与半导体器件100的非反相输入端子in 连接。静电保护二极管d2的阴极与半导体器件100的反相输入端子in-连接。静电保护二极管d1和d2的阳极都与半导体器件100的接地端子vee连接。因此，利用具有静电保护二极管d1和d2的这种配置，可以实现高浪涌电阻。
87.现在，广泛的半导体器件通常具有旁路电容器(例如，100pf)，用于调节插入在电源端子与其接地端子之间的电源电压。然而，如果在电源端子vcc与半导体器件100的接地端子vee之间插入旁路电容器，则电源端子vcc的相对于高频信号的输入阻抗减小，使得噪声信号(高频信号)更加可能到达运算放大器1的电源节点，以使运算放大器1的噪声特性恶化。
88.因此，在根据本实施方式的半导体器件100中，如图5中的虚线所示，在电源端子vcc与接地端子vee之间不连接旁路电容器，此外，尽可能减小电源线l1与接地线l2之间的寄生电容(例如，20pf或更低)。利用这种配置，电源端子vcc相对于高频信号的输入阻抗上升，使得噪声信号变得不太可能到达运算放大器1的电源节点，因此可以改善运算放大器1的噪声特性。
89.图6是示出运算放大器1的配置示例的图。除了先前描述的pnp型双极晶体管q1和q2之外，本配置示例的运算放大器1还包括pnp型双极晶体管q3至q6、npn型双极晶体管q7至q13、电阻器r3、电容器c3和电流源i1至i7。注意，电流源i1至i7各自传递由参考电流设定部分2设定的参考电流iref(或对应于参考电流iref的恒定电流)。
90.电流源i1至i3的第一端子与电源端子vcc连接。电流源i1的第二端子与晶体管q2的发射极和晶体管q3的基极连接。电流源i2的第二端子与晶体管q3和q4的发射极连接。电流源i3的第二端子与晶体管q1的发射极和晶体管q4的基极连接。
91.晶体管q1的基极经由未图示的电阻器r1与非反相输入端子in 连接(参见图3至图5)。晶体管q2的基极经由未图示的电阻器r2与反相输入端子in-连接(参见图3至图5)。晶体管q1和q2的集电极都与接地端子vee连接。
92.晶体管q3的集电极与晶体管q7的集电极连接。晶体管q4的集电极与晶体管q8的集电极连接。晶体管q7和q8的基极都与晶体管q7的集电极连接。晶体管q7和q8的发射极都与接地端子vee连接。
93.如上所述连接的电流源i1至i3、晶体管q1至q4以及晶体管q7和q8形成运算放大器1的差分输入级1x。
94.电流源i4和i5的第一端子都与电源端子vcc连接。电流源i4的第二端子与晶体管q5的发射极和晶体管q9的基极连接。电流源i5的第二端子与晶体管q9的集电极连接。
95.晶体管q5的基极与晶体管q8的集电极和电容器c3的第一端子连接。电容器c3的第二端子与晶体管q10的集电极连接。晶体管q9的发射极与晶体管q10的基极连接。晶体管q5的集电极和晶体管q10的发射极都与接地端子vee连接。
96.电流源i6的第一端子和晶体管q12和q13的集电极全部与电源端子vcc连接。电流源i6的第二端子与晶体管q10和q11的集电极和晶体管q12的基极连接。晶体管q12的发射极与晶体管q13的基极连接。晶体管q13的发射极与晶体管q11的基极和电阻器r3的第一端子连接。
97.晶体管q6和q11的发射器、电阻器r3的第二端子和电流源i7的第一端子全部与输出端子out连接。晶体管q6的基极与晶体管q10的集电极连接。电流源i7的第二端子和晶体管q6的集电极都与接地端子vee连接。
98.如上所述连接的电流源i4至i7、晶体管q5和q6、晶体管q9至q13、电容器c3和电阻器r3形成运算放大器1的放大输出级1y。
99.然而，图6中所示的电路配置仅仅是示例，并且可以采用任何电路配置，只要其可以作为运算放大器1实现期望的操作。
100.注意，在根据第二实施方式(图5)的半导体器件100中应用根据第一实施方式(图2)的器件结构的情况下，例如，可以将先前描述的第一子触头130设置为与形成运算放大器1的差分输入级1x的晶体管q1和q2相邻。在从相对侧观察时，图2的晶体管110可以被解释为对应于晶体管q1和q2。利用该器件结构，可以有效地降低运算放大器1中的噪声干扰。
101.＜半导体器件(第三实施方式)＞
102.图7是示出根据第三实施方式的半导体器件的图。根据本实施方式的半导体器件100包括集成在其中的运算放大器1a和1b(每个对应于先前描述的运算放大器1)的两个信道。在图7中，为了便于说明，省略了除运算放大器1a和1b之外的组件的图示。
103.此外，作为半导体器件100的封装，可以采用小外形封装(sop)、收缩型sop(ssop)或微型sop(msop)，每个具有从其相对两侧各导出的四个端子，因此每个具有从其导出的总共八个外部端子(引脚1到引脚8)。在图7中，引脚1到引脚4被设置在封装的第一侧上，引脚5到引脚8设置在封装的第二侧上。
104.引脚1是第一信道的输出端子out1，并且与运算放大器1a的输出端子连接。引脚2是第一信道的反相输入端子in1-，并且与运算放大器1a的反相输入端子(-)连接。引脚3是第一信道的非反相输入端子in1 ，并且与运算放大器1a的非反相输入端子( )连接。引脚4是接地端子vee。
105.引脚5是第二信道的非反相输入端子in2 ，并且与运算放大器1b的非反相输入端子( )连接。引脚6是第二信道的反相输入端子in2-，并且与运算放大器1b的反相输入端子(-)连接。引脚7是第二信道的输出端子out2，并且与运算放大器1b的输出端子连接。引脚8是电源端子vcc。
106.因此，第一信道的外部端子(引脚1到引脚3)全部设置在封装的第一侧上，并且第二信道的外部端子(引脚5到引脚7)全部设置在封装的第二侧上。
107.注意，尽管图7示出了其中集成运算放大器1a和1b的两个信道的示例，但是也可以集成运算放大器的四个信道。在这种情况下，例如，可以优选使用具有14个引脚的sop、ssop或msop。
108.图8是示出第三实施方式中的封装的示例的图。在半导体器件100中，运算放大器1a和1b等集成在半导体芯片300中，半导体芯片300安装在岛部310上并且在该状态下用模制树脂320密封。在下面的描述中，图8被绘制在其上的纸面的向上、向下、向左和向右的方
向分别被定义为半导体器件100(或半导体芯片300)的平面图中的向上、向下、向左和向右的方向。
109.半导体芯片300包括八个焊盘，焊盘p1至p8。焊盘p1是对应于运算放大器1a的输出端子的焊盘，并且经由导线w1与引脚1(out1)的前端侧连接。焊盘p2是对应于运算放大器1a的反相输入端子(-)的焊盘，并且经由导线w2与引脚-2(in1-)连接。焊盘p3是对应于运算放大器1a的反相输入端子( )的焊盘，并且经由导线w3与引脚3(in1 )连接。焊盘p4是接地焊盘，并且经由导线w4与引脚-4(vee)的前端侧连接。
110.焊盘p5是对应于运算放大器1b的非反相输入端子( )的焊盘，并且经由导线w5与引脚5(in2 )连接。焊盘p6是对应于运算放大器1b的反相输入端子(-)的焊盘，并且经由导线w6与引脚6(in2-)连接。焊盘p7是对应于运算放大器1b的输出端子的焊盘，并且焊盘p7经由导线w7与引脚7(out7)的前端侧连接。焊盘p8为电源焊盘，并且经由导线w8与引脚8(vcc)的前端侧连接。
111.焊盘p1至p8沿着半导体芯片300的外周边缘以与引脚1到引脚8对应的顺序布置。因此，可以缩短连接焊盘和引脚的导线w1至w8的长度。
112.就封装内部的框架面积而言，引脚1(out1)、引脚4(vee)、引脚5(in2 )和引脚8(vcc)都大于引脚2(in-)、引脚3(in1 )、引脚6(in2-)和引脚7(out2)中的任何一个。
113.也就是说，就图8被绘制在其上的纸面的上下方向而言，引脚1(out1)和引脚4(vee)各自具有比引脚2(in1-)和引脚3(in1 )突出更多的部分。同样地，引脚5(in2 )和引脚8(vcc)各自具有比引脚6(in2)和引脚7(out2)突出更多的部分。
114.此外，就该纸面的向左和向右的方向而言，引脚1(out1)和引脚4(vee)各自具有其与岛部310重叠的一部分。同样地，引脚5(in2 )和引脚8(vcc)各自具有其与岛部310重叠的一部分。
115.此外，在引脚1(out)与引脚8(vcc)之间以及在引脚4(vee)与引脚5(in2 )之间，分别形成有支撑框架330和340以支撑岛部310。
116.图9是示出第三实施方式中的布线布局的示例的图。在下文中，图9被绘制在其上的纸面的向上、向下、向左和向右的方向分别被定义为半导体芯片300的平面图中的向上、向下、向左和向右的方向，并且布线布局(和焊盘布置)将在下面还适当地参照前面提到的图7和图8进行描述。
117.注意，图9中的半导体芯片300的左侧对应于图8中的半导体芯片300的上侧。同样地，图9中的半导体芯片300的左侧、上侧和下侧分别对应于图8中的半导体芯片300的下侧、右侧和左侧。换句话说，图9中示出的半导体芯片300对应于图8中示出的半导体芯片300逆时针旋转90
°
之后。
118.此外，在半导体芯片300的平面图中，焊盘p1至p8所在的位置对应于先前提到的图8中所示的它们各自的位置。
119.具体地，焊盘p1(out1)和焊盘p2(in1-)在从图9被绘制在其上的纸面的上侧朝向下侧的方向上以焊盘p1和焊盘p2的顺序布置在半导体芯片300的左上角300a附近。
120.焊盘p3(in1 )、焊盘p4(vee)和焊盘p5(in2 )在从该纸面的左侧到右侧的方向上以焊盘p3、焊盘p4和焊盘p5的顺序布置在半导体芯片300的下侧附近。这里，焊盘p4在左右方向上大致设置在半导体芯片300的下侧的中心。
121.焊盘p6(in2-)和焊盘p7(out2)在从该纸面的下侧朝向上侧的方向上以焊盘p6和焊盘p7的顺序布置在半导体芯片300的右上角300d附近。
122.焊盘p8(vcc)大致设置在半导体芯片300的上侧的在左右方向上的中心处。
123.电源线l1从焊盘p8(vcc)朝向形成在元件布置区域a中的各种电路元件(例如，运算放大器1a、1b和参考电流设定部分2)布设，同时弯折或分支。图9示出了其中电源线l1包括均在纸面的上下方向上延伸的两个线路的示例，但是电源线l1可以包括在另一个方向上延伸的另一个线路。
124.元件布置区域a占据半导体芯片300的中心部分，并且被焊盘p1至p8围绕。此外，在元件布置区域a内部，从图9被绘制在其上的纸面的左侧到右侧，以运算放大器1a(其包括差分输入级1xa和放大输出级1ya)、参考电流设定部分2和静电保护元件3以及运算放大器1b(其包括差分输入级1xb和放大输出级1yb)的顺序形成各种电路块。不言而喻，可以在元件布置区域a中形成其他电路块。
125.这里，在图9中，对应于将在后面参照的图10，分别与运算放大器1a和参考电流设定部分2连接的线l11和线l12用粗虚线示出。
126.此外，在运算放大器1a的差分输入级1xa与参考电流设定部分2之间，以及在运算放大器1b的差分输入级1xb与参考电流设定部分2之间，分别布设线l13a和线l13b。这些线l13a和l13b分别形成第一子触头130a和130b，每个第一子触头130a和130b具有比p型衬底101低的阻抗(也参见后面参照的图10)。
127.注意，形成第一子触头130的线l13被布设为分成多条线，包括布设在元件布置区域a内的线l13a和l13b。也就是说，在半导体芯片300中，形成有多个第一子触头130，该多个第一子触头130与p型衬底101电导通并且该多个第一子触头130中的一部分布置在元件布置区域a内。
128.此外，上文刚刚描述的多条线l13从元件布置区域a到焊盘p4(vee)以踏脚石的方式被布置，并且至少一条线l13与焊盘p4(vee)电导通。也就是说，多个线l13中的每一条都直接与焊盘p4(vee)连接或处于电浮动状态。这里，线l13被分成多条线，以便在相同布线层中形成的另一条线(例如，电源线l1)可以布设在多条线l13之间的间隙区域中。
129.通过采用这种布线布局，可以经由以踏脚石的方式彼此相邻布置的一系列线l13形成具有低阻抗的噪声传播路径，而不妨碍电源线l1的布设等。因此，能够使在元件布置区域a内部传播的噪声被线l13吸收，以最终使噪声逸出到焊盘p4(vee)，因此改善每个运算放大器1a和1b的噪声特性。
130.这里，关于与形成在元件布置区域a内部的多个电路元件中的应避免噪声干扰的特定电路元件(例如，分别形成运算放大器1a和1b的差分输入级1xa和1xb的晶体管)相邻布置的线l13a和l13b，线l13a和l13b期望地被设计为具有比不与该特定电路元件相邻布置的线l13宽的宽度。
131.此外，如图9所示，期望的是，线l13(以及因此第一子触头130)形成在差分输入级1xa和1xb与电源线l1之间、放大输出级1ya和1yb与电源线l1或参考电流设定部分2之间以及静电保护元件3与电源线l1之间。
132.这里，电源线l1和线l11和l12的宽度为几μm(例如，2μm到9μm)。另一方面，线l13各自具有几十μm(例如，50μm或更宽)的宽度。因此，线l13(以及因此第一子触头130)各自的宽
度大于或等于电源线l1和线l11和l12的宽度的五倍，更优选地大于或等于电源线l1和线l11和l12的宽度的十倍。
133.此外，参考电流设定部分2和电源线l1彼此相邻，电源线l1和线l13(以及因此第一子触头130)也彼此相邻。
134.线l13(以及因此第一子触头130)包括第一部分(例如，与差分输入级1xa或1xb相邻的部分)以及第二部分(例如，与放大输出级1ya或1yb相邻的部分)，从第一部分到差分输入级1xa或1xb的距离比从第一部分到放大输出级1ya或1yb的距离短，从第二部分到差分输入级1xa或1xb的距离比从第二部分到放大输出级1ya或1yb的距离长，并且在半导体芯片300的平面图中，第一部分的宽度具有比第二部分的宽度宽。
135.电源线l1被布设为在多条线l13(以及因此第一子触头130)之间通过，并且与差分输入级1xa及1xb连接。
136.在半导体芯片300的平面图中，线l13(以及因此第一子触头130)各自被布置为纵向地或横向地跨过元件布置区域a的基本中心区域。上文刚刚描述的基本中心区域是指在半导体芯片300的平面图中，远离元件布置区域a的基本上平行于线l13的布设方向(图9被绘制在其上的纸面的上下方向)的两侧(图9中的右侧和左侧)至少预定长度(例如，大于或等于元件布置区域a的上侧或下侧的整个长度的五分之一的长度)的区域。
137.此外，沿着半导体芯片300的外周边缘，布设形成第二子触头140的线l14。因此，例如，能够在噪声侵入半导体100的芯片内部之前使第二子触头140吸收噪声。
138.注意，线l14不一定要形成连续的环形形状；相反，例如，可以分别沿着半导体芯片300的四边布设四条线l14。在这种情况下，在半导体芯片300的四个角处，沿着四边的线l14可以被布置为彼此接合(参见例如半导体芯片300的左上角300a、左下角300b和右下角300c)。
139.图10是沿着图9的线α-β截取的示意性竖直截面图。图10中所示的器件结构基本上类似于先前描述的第一实施方式(图2)的器件结构，并且作为形成运算放大器1a和1b(特别地，差分输入级1xa和1xb)的电路元件，晶体管110a和110b分别作为例子被示出。此外，作为形成参考电流设定部分2的电路元件，晶体管120作为例子被示出。这里，对应于先前参照的图9，线l11和l12分别与晶体管110a和120连接。
140.此外，在晶体管110a与晶体管120(以及电源线l1)之间以及在晶体管110b与晶体管120(以及电源线l1)之间，分别设置第一子触头130a和第一子触头130b。
141.因此，例如，经由p型衬底101从晶体管110a传播到半导体器件100的内部(下层)的噪声传播到第一子触头130而不到达晶体管120，并且最终使其从线l13a朝向焊盘p4(接地焊盘)逸出。此外，在半导体器件100的表面(上层)上传播的噪声被线l13a吸收，如先前描述的比较例(图1)中那样。
142.此外，在半导体器件100中，作为围绕元件布置区域a的gnd保护环，布置第二子触头140。因此，能够在噪声侵入半导体芯片300内部之前使第二子触头140吸收噪声。该实施方式提供的这些效果基本上类似于先前描述的第一实施方式(图2)提供的效果。
143.遵循先前参照的图2，图10仅示出npn型双极晶体管110a和110b以及pnp型双极晶体管120作为形成在元件布置区域a中的电路元件，但是自然地，也可以形成诸如nmosfet、pmosfet等的另一个电路元件。
144.此外，对应当避免噪声干扰的电路块的选择取决于半导体器件100的使用和领域。因此，适当地定位第一子触头130是重要的。
145.＜半导体器件(第四实施方式)＞
146.图11是示出根据第四实施方式的半导体器件的图。与根据第二实施方式(图4)的半导体器件一样，根据本实施方式的半导体器件100包括集成在其中的运算放大器1的一个信道(包括差分输入级1x和放大输出级1y(在图11中，放大级1y1和输出级1y2被分别示出))和参考电流设定部分2。在这种情况下，优选地，例如，第一子触头130(在图11中仅示出了线l13)被布置在运算放大器1的差分输入级1x的相对两侧(图11中的上侧和下侧)上，使得差分输入级1x被设置在它们之间。具体地，优选地，线l13(以及因此第一子触头130)被布置在差分输入级1x与参考电流设定部分2之间以及差分输入级1x与放大输出级1y(放大级1y1和输出级1y2)之间。
147.此外，优选地，电源线l1的至少一部分布置在差分输入级1x与放大输出级1y之间。
148.此外，优选地，如图11所示，线l13被布置在差分输入级1x与电源线l1之间、放大输出级1y(放大级1y1和输出级1y2)与电源线l1之间以及放大输出级1y(特别地，输出级1y2)与参考电流设定部分2或输入焊盘(in 、in-)之间。
149.此外，优选地，沿着半导体器件100的外周边缘布置第二子触头140。
150.利用该器件结构，如到此为止已经描述的，不仅可以阻挡在半导体器件100的顶表面(上层)上传播的噪声的传播，而且还可以阻挡在半导体器件100的内部(下层)中传播的噪声的传播，并且因此可以有效地降低运算放大器1中的噪声干扰。
151.《噪声特性评估》
152.图12是示出在利用半导体器件100作为被测器件(dut)进行的无线电发射测试中使用的测量电路的图。除了作为dut的半导体器件100之外，还在无线电发射测试中使用的测量电路200包括信号发生器201、放大器202、天线203、伪电源204(例如，vcc＝12v)、线束205和示波器206。其中，天线203、伪电源204、线束250和用作dut的半导体器件100全部布置在射频消声室207中。
153.在使用测量电路200进行的无线电发射测试中，具有预定电场强度(例如，200vrms)的噪声信号从天线203朝向线束205的噪声注入点发射。这里，线束205的整个长度为150cm，并且从噪声注入点到半导体器件100的距离为75cm。从天线203到噪声注入点的距离为100cm。这些尺寸基于iso114522。
154.在上文刚刚描述的测量电路200中，在线束205与半导体器件100的电源端子vcc连接的情况下，噪声信号被间接地注入到半导体器件100的电源端子vcc。此时，通过在扫描预定范围(例如200mhz到1ghz)内的噪声信号的频率的同时连续读取出现在半导体器件100的输出端子out(或输出端子out1或out2)处的输出电压，可获得频率对输出电压的曲线图。
155.图13是示意性示出了无线电发射测试的结果的示例的图。这里，横轴表示噪声信号的频率，纵轴表示半导体器件100的输出电压。
156.图13中的实线指示利用根据第一至第四实施方式(参见图2至图11)的半导体器件100作为dut进行的测试的结果，而虚线指示利用根据比较例(参见图1)的半导体器件100作为dut进行的测试的结果。
157.如从图13清楚的是，利用根据第一至第四实施方式的半导体器件100，可以在频率
的整个扫描范围上显著降低噪声峰值。因此，根据第一至第四实施方式的半导体器件100在噪声特性(特别地，电磁敏感性)方面是优异的，并且即使噪声被送到这些半导体器件时，它们的输出也非常小。这有助于促进在其中安装半导体器件100的组件中提供对抗噪声的对策，因此可以实现优异的可操作性。
158.《到车辆的应用》
159.图14是车辆的外部视图。图14中的车辆x在其中安装有各种电子设备x11至x18，这些电子设备用从电池供应的电力操作。
160.除了发动机车辆之外，车辆x的例子还包括电动汽车(xev，诸如电池电动车辆(bev)、混合动力电动车辆(hev)、插电式混合动力电动车辆/插电式混合动力车辆(phev/phv)、燃料电池电动车辆/燃料电池车辆(fcev/fcv)等)。
161.这里，为了便于说明，该图中的电子设备x11至x18的安装位置可以与它们的实际位置不同。
162.电子设备x11是执行发动机相关控制(喷射控制、电子节气门控制、怠速控制、氧传感器加热器控制、自动巡航控制等)或马达相关控制(扭矩控制、动力再生控制等)的电子控制单元。
163.电子设备x12是执行高强度放电灯(hid)、日间行车灯(drl)等的照明开关控制的灯控制单元。
164.电子设备x13是执行变速器相关控制的变速器控制单元。
165.电子设备x14是执行与车辆x的运动相关的控制(防抱死制动系统(abs)控制、电动助力转向(eps)控制、电子悬挂控制等)的制动单元。
166.电子设备x15是执行门锁、安全警报等的驾驶控制的安全控制单元。
167.电子设备x16是在从工厂装运的阶段作为标准设备或作为制造商的选配物品(例如，擦拭器、电动车门后视镜、动力车窗、阻尼器(减震器)、电动天窗、电动座椅等)被结合到车辆x中的电子设备。
168.电子设备x17是可选地作为用户的选择而被安装在车辆x中的电子设备，例如车载音频/视觉(a/v)装置、汽车导航系统、电子收费(etc)系统等。
169.电子设备x18是包括诸如车载鼓风机、油泵、水泵、电池冷却风扇等的高耐压马达的电子设备。
170.注意，先前描述的半导体器件100可结合到电子设备x11至x18中的任一个中。
171.《概述》
172.以下是本文公开的各种实施方式的概述。
173.例如，本文公开的半导体器件包括与衬底电导通的一个或多个第一子触头。这里，所述一或多个第一子触头中的至少一个第一子触头形成在衬底的元件布置区域中，并且具有比衬底低的阻抗(第一配置)。
174.优选地，在具有上述的第一配置的半导体器件中，一个或多个第一子触头中的至少一个第一子触头与形成在元件布置区域中的电路元件相邻(第二配置)。
175.优选地，在具有上述的第一或第二配置的半导体器件中，在第一导电类型的衬底上，形成第二导电类型的外延层，并且一个或多个第一子触头包括：具有比衬底低的阻抗的第一线，以及贯穿外延层以使第一线和衬底彼此电导通的第一导电类型的半导体区域(第
三配置)。
176.优选地，在具有上述的第三配置的半导体器件中，在多个第一线之间布设第二线(第四配置)。
177.优选地，在具有上述的第三或第四配置的半导体器件中，与特定电路元件相邻的第一线的宽度比不与该特定电路元件相邻的第一线的宽度宽(第五配置)。
178.优选地，在具有上述的第五配置的半导体器件中，特定电路元件是形成差分输入级的晶体管(第六配置)。
179.优选地，在具有上述的第一至第六配置中的任何一个的半导体器件中，一个或多个第一子触头中的至少一个第一子触头与接地焊盘电导通(第七配置)。
180.优选地，在具有上述的第一至第七配置中的任何一个的半导体器件中，一个或多个第一子触头各自具有大于或等于形成在元件布置区域中的电路元件的最小宽度的宽度(第八配置)。
181.优选地，具有上述的第一至第八配置中的任何一个的半导体器件还包括形成为围绕元件布置区域的第二子触头(第九配置)。
182.优选地，在具有上述的第一至第九配置中的任何一个的半导体器件中，覆盖形成在元件布置区域中的电路元件的开口部分的绝缘层比覆盖其他部分的绝缘层薄(第十配置)。
183.优选地，在具有上述的第一至第十配置中的任何一个的半导体器件中，一个或多个第一子触头至少被设置在以下位置中的一个位置处：运算放大器的差分输入级与电源线之间的位置；运算放大器的放大输出级与电源线之间的位置；以及静电保护元件与电源线之间的位置(第十一配置)。
184.优选地，在具有上述的第十一配置的半导体器件中，电源线的至少一部分设置在差分输入级与放大输出级之间(第十二配置)。
185.优选地，在具有上述的第十一或第十二配置的半导体器件的平面图中，一个或多个第一子触头各自具有大于或等于电源线的宽度的五倍的宽度(第十三配置)。
186.优选地，在具有上述的第十一至第十三配置中的任何一个的半导体器件中，被配置为设置运算放大器的参考电流的参考电流设定部分与电源线相邻，并且电源线与一个或多个第一子触头相邻(第十四配置)。
187.优选地，在具有上述的第十一至第十四配置中的任何一个的半导体器件中，一个或多个第一子触头设置在差分输入级与放大输出级之间(第十五配置)。
188.优选地，在具有上述的第十一至第十五配置中的任何一个的半导体器件中，一个或多个第一子触头包括第一部分和第二部分，从第一部分到差分输入级的距离比从第一部分到放大输出级的距离短，从第二部分到差分输入级的距离比从第二部分到放大输出级的距离长。这里，在平面图中，第一部分的宽度比第二部分的宽度宽(第十六配置)。
189.优选地，在具有上述的第十一至第十六配置中的任何一个的半导体器件中，电源线被布设为在多个所述一个或多个第一子触头之间通过，并且与差分输入级连接(第十七配置)。
190.优选地，在具有第一至第十七配置中的任何一个的半导体器件中，在平面图中，一个或多个第一子触头布置在元件布置区域的基本中心区域处(第十八配置)。
191.优选地，在具有上述的第十八配置的半导体器件中，一个或多个第一子触头各自被布置成纵向地或横向地跨过元件布置区域的基本中心区域(第十九配置)。
192.本文公开的电子设备包括具有第一至第十九配置中的任何一个的半导体器件(第二十配置)。
193.《另外的变形》
194.上面讨论的实施方式已经处理了在车载设备中使用运算放大器的例子，但是其并不旨在限制本发明的应用，并且本发明广泛地并且一般地适用于包括家用电器、工业设备等的任何应用。
195.此外，除了上述实施方式之外，可以在不脱离技术创造的精神的情况下，对本文公开的各种技术特征添加各种修改。例如，双极晶体管和mos场效应晶体管可以互换，并且各种信号的逻辑电平可以根据需要颠倒。也就是说，应当理解，上述实施方式在所有方面都是说明性的，并不旨在限制本发明，本发明的技术范围不由以上对实施方式的描述指示，而是由权利要求指示，并且在权利要求的范围内的所有修改和与权利要求等同的含义都被覆盖。
196.工业适用性
197.本文公开的半导体器件(或运算放大器)可用于例如车载设备、家用电器或工业设备。
198.附图标记列表
199.1、1a、1b运算放大器
200.1x、1xa、1xb差分输入级
201.1y、1ya、1yb、1y1、1y2放大输出级
202.2参考电流设定部分
203.3静电保护元件
204.100半导体器件
205.101p型衬底
206.102n型外延层
207.103p型元件隔离部分
208.104、104x绝缘层
209.110、110a、110bnpn型双极晶体管
210.111n型半导体区域
211.112n型半导体区域
212.113p型半导体区域
213.114n型半导体区域
214.115p型半导体区域
215.116导电构件
216.120pnp型双极晶体管
217.121n型半导体区域
218.122n型半导体区域
219.123p型半导体区域
220.124p型半导体区域
221.125p型半导体区域
222.126导电构件
223.130、130a、130b第一子触头
224.131p型半导体区域
225.132p型半导体区域
226.133导电构件
227.140第二子触头
228.141p型半导体区域
229.142p型半导体区域
230.143导电构件
231.200测量电路(无线电发射测试)
232.201信号发生器
233.202放大器
234.203天线
235.204伪电源
236.205线束
237.206示波器
238.207射频消声室
239.300半导体芯片
240.300a至300d左上角、左下角、右下角、右上角
241.310岛部
242.320模具树脂
243.330、340支撑框架
244.a元件布置区域
245.c0、c1、c2寄生电容器
246.c3电容器
247.cp寄生电容器
248.d1、d2静电保护二极管
249.i1至i7电流源
250.l1电源线
251.l2接地线
252.l3参考电流设定线
253.l4输出线
254.l11、l12、l13、l13a、l13b、l14线
255.p1至p8焊盘
256.q1至q6pnp型双极晶体管
257.q7至q13npn型双极晶体管
258.r0电阻器(电源电阻器)
259.r1、r2电阻器(输入电阻器)
260.r3电阻器
261.w1至w8导线
262.x车辆
263.x11至x18电子设备