一种谐振器封装结构及方法与流程

1.本发明涉及集成电路封装技术领域，具体而言，涉及一种谐振器封装结构及方法。


背景技术：

2.随着无线通讯技术的高速发展以及通讯终端的多功能化，对工作在射频频段的频率器件提出了更高性能的要求。相对于传统的介质陶瓷滤波器和声表面波(surface acoustic wave，saw)滤波器，薄膜体声波谐振器(film bulk acoustic resonator，fbar)因其具有工作频率高、损耗低、温度特性稳定、功率容量大、品质因子高、体积小等优良特性而被广泛地应用于无线通讯领域。一般来说，薄膜体声波谐振器及滤波器在加工制备完成之后，还需要进行封装处理，以确保后续所形成器件的可靠性。
3.近年来，通常用于谐振器及滤波器的封装方法为晶圆级封装(wafer level package，wlp)技术，该封装工艺通常包括将两个基板相互键合来形成密封腔体，使得关键芯片结构密封在该密封腔体内。另外，为了调控谐振器及滤波器的性能，通常会在器件的基板上添加电容、电感等无源器件。因此，导致谐振器的封装和谐振器的性能调控至少要分为两个步骤进行，工艺较为复杂。


技术实现要素：

4.本发明的目的在于提供一种谐振器封装结构及方法，能够简化封装工艺，且具有性能调控的功能。
5.本发明的实施例是这样实现的：
6.本发明实施例的一方面，提供一种谐振器封装方法，包括：提供谐振器，所述谐振器的顶电极图案上设置有第一键合层；提供封装晶圆，所述封装晶圆的第一衬底上设置有第二键合层和ipd结构，所述ipd结构与所述第二键合层连接；将所述第一键合层和所述第二键合层键合，以使所述谐振器和所述封装晶圆键合。
7.作为一种可实施的方式，所述将所述第一键合层和所述第二键合层键合之后，所述方法还包括：刻蚀所述封装晶圆至露出所述第二键合层以形成引出孔；在所述引出孔内沉积引出金属层，并图案化所述引出金属层形成引出金属图案；在所述引出金属图案上连接设置有多个焊盘。
8.作为一种可实施的方式，所述在所述引出金属图案上连接设置有多个焊盘之后，所述方法还包括：在多个所述焊盘上连接设置有多个焊球。
9.作为一种可实施的方式，所述提供谐振器包括：提供器件晶圆，所述器件晶圆包括单晶衬底以及在所述单晶衬底上依次设置的压电层、底电极图案和第三键合层；提供盖帽晶圆，所述盖帽晶圆包括第二衬底以及在所述第二衬底上设置的第四键合层；将所述第三键合层和所述第四键合层键合，以使所述器件晶圆和所述盖帽晶圆键合；去除所述单晶衬底以露出所述压电层；在所述压电层上形成顶电极层，并图案化所述顶电极层形成所述顶电极图案，其中，所述底电极图案、所述压电层和所述顶电极图案在层叠方向上的交叠区域
作为谐振区域；在所述顶电极图案上形成所述第一键合层。
10.作为一种可实施的方式，所述提供谐振器包括：在第二衬底上刻蚀形成第一凹槽，并在所述第一凹槽内沉积牺牲层，研磨所述牺牲层至与所述第二衬底表面平齐；在沉积有所述牺牲层的所述第二衬底上形成底电极层，并图案化所述底电极层形成底电极图案；在所述底电极图案上依次形成压电层和顶电极层，并图案化所述顶电极层形成所述顶电极图案，其中，所述底电极图案、所述压电层和所述顶电极图案在层叠方向上的交叠区域作为谐振区域；在所述顶电极图案上刻蚀形成释放孔，所述释放孔穿透所述压电层至露出所述牺牲层；经由所述释放孔刻蚀所述牺牲层至露出所述第一凹槽形成谐振腔；在所述顶电极图案上形成所述第一键合层。
11.作为一种可实施的方式，所述在所述顶电极图案上形成所述第一键合层之后，所述方法还包括：图案化所述第一键合层以形成第二凹槽。
12.作为一种可实施的方式，所述提供封装晶圆包括：在所述第一衬底上形成所述第二键合层，并图案化所述第二键合层以形成第三凹槽；在所述第一衬底上形成所述ipd结构，其中，所述第二键合层环绕于所述ipd结构的外缘，且所述ipd结构的外缘与所述第二键合层的内缘连接。
13.作为一种可实施的方式，所述ipd结构为电感或电容。
14.作为一种可实施的方式，当所述ipd结构为电感时，所述电感的排布形式为绕圈排布，所述电感的材料为铁锡、铜、银或铟；或，当所述ipd结构为电容时，所述电容的投影形状为多边形与直线或曲线与直线的组合，所述电容包括两个电极板以及设置在两个所述电极板之间的介电材料，所述电极板的材料为铝、钼、铜、银、铟或钽，所述介电材料为二氧化硅、聚丙烯或聚苯乙烯。
15.本发明实施例的另一方面，提供一种谐振器封装结构，包括第一衬底以及依次设置于所述第一衬底上的底电极图案、压电层、顶电极图案、第一键合层、第二键合层和第二衬底，所述第二衬底靠近所述第一衬底的一侧设置有ipd结构，所述ipd结构与所述第二键合层连接。
16.本发明实施例的有益效果包括：
17.该谐振器封装方法包括：提供谐振器，谐振器的顶电极图案上设置有第一键合层；提供封装晶圆，封装晶圆的第一衬底上设置有第二键合层和ipd结构，ipd结构与第二键合层连接；将第一键合层和第二键合层键合，以使谐振器和封装晶圆键合，从而使得ipd结构能够通过第二键合层和第一键合层与谐振器的顶电极图案连接，进而使得通过ipd结构能够对谐振器起到性能调控的作用。本技术提供的谐振器封装方法，通过将谐振器和具有ipd结构的封装晶圆封装在一起，以使谐振器与封装晶圆互为盖板，且谐振器的顶电极图案与封装晶圆的ipd结构内部互联，从而使得通过ipd结构能够对谐振器起到性能调控的作用，解决了现有技术中谐振器的封装和谐振器的性能调控至少要分为两个步骤进行的问题，简化了封装工艺，降低了制备成本。
附图说明
18.为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对
范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
19.图1为本发明实施例提供的谐振器封装方法的流程图之一；
20.图2为本发明实施例提供的谐振器封装方法的流程图之二；
21.图3为本发明实施例提供的谐振器封装方法的流程图之三；
22.图4为本发明实施例提供的谐振器封装方法的流程图之四；
23.图5为本发明实施例提供的谐振器封装方法的流程图之五；
24.图6为本发明实施例提供的谐振器封装方法的状态图之一；
25.图7为本发明实施例提供的谐振器封装方法的状态图之二；
26.图8为本发明实施例提供的谐振器封装方法的状态图之三；
27.图9为本发明实施例提供的谐振器封装方法的状态图之四；
28.图10为本发明实施例提供的谐振器封装方法的状态图之五；
29.图11为本发明实施例提供的谐振器封装方法的状态图之六；
30.图12为本发明实施例提供的谐振器封装方法的状态图之七；
31.图13为本发明实施例提供的谐振器封装结构的示意图之一；
32.图14为本发明实施例提供的谐振器封装结构的示意图之二；
33.图15为本发明实施例提供的ipd结构为电感的示意图之一；
34.图16为本发明实施例提供的ipd结构为电感的示意图之二；
35.图17为本发明实施例提供的ipd结构为电感的示意图之三；
36.图18为本发明实施例提供的ipd结构为电容的示意图之一；
37.图19为本发明实施例提供的ipd结构为电容的示意图之二；
38.图20为本发明实施例提供的ipd结构为电容的示意图之三。图标：10-第二衬底；20-第一缓冲层；30-第四键合层；40-第三键合层；50-第二缓冲层；60-支撑层；70-谐振腔；80-底电极图案；90-压电层；100-顶电极图案；110-第一键合层；201-封装晶圆；202-第二键合层；203-ipd结构；203a、203c-电极板；203b-介电材料；204-引出孔；205-引出金属图案；206-焊盘；207-焊球。
具体实施方式
39.下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。
40.应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
41.应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个
元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
42.诸如“在
…
下方”或“在
…
上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。
43.本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一”、“一个”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
44.除非另外界定，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样界定。
45.请结合参照图1至图14，本技术提供一种谐振器封装结构及方法，能够简化封装工艺，且具有性能调控的功能。
46.具体地，如图1、图9和图10所示，该谐振器封装方法包括：
47.s100、提供谐振器，谐振器的顶电极图案100上设置有第一键合层110；
48.s200、提供封装晶圆201，封装晶圆201的第一衬底上设置有第二键合层202和ipd结构203，ipd结构203与第二键合层202连接；
49.需要说明的是，在封装晶圆201的第一衬底上形成第二键合层202和ipd结构203，其中，通过集成无源器件(integrated passive devices，ipd)技术得到的ipd结构203，可以将分立的无源器件(例如电容、电感等)集成在第一衬底上，从而提高器件q值及系统集成度。
50.s300、将第一键合层110和第二键合层202键合，以使谐振器和封装晶圆201键合。
51.需要说明的是，在谐振器的顶电极图案100上形成第一键合层110，在封装晶圆201的第一衬底上形成第二键合层202和ipd结构203，ipd结构203与第二键合层202连接，通过键合工艺再将第一键合层110和第二键合层202键合，以使谐振器和封装晶圆201键合在一起，从而使得ipd结构203能够通过第二键合层202和第一键合层110与谐振器的顶电极图案100连接，进而使得通过ipd结构203能够对谐振器起到性能调控的作用。
52.本技术提供的谐振器封装方法，通过将谐振器和具有ipd结构203的封装晶圆201封装在一起，以使谐振器与封装晶圆201互为盖板，且谐振器的顶电极图案100与封装晶圆201的ipd结构203内部互联，从而使得通过ipd结构203能够对谐振器起到性能调控的作用，解决了现有技术中谐振器的封装和谐振器的性能调控至少要分为两个步骤进行的问题，简化了封装工艺，降低了制备成本。
53.如图2、图11和图12所示，作为一种可实施的方式，s300、将第一键合层110和第二键合层202键合之后，该方法还包括：
54.s400、刻蚀封装晶圆201至露出第二键合层202以形成引出孔204；
55.s500、在引出孔204内沉积引出金属层，并图案化引出金属层形成引出金属图案205；
56.s600、在引出金属图案205上连接设置有多个焊盘206。
57.需要说明的是，刻蚀封装晶圆201至露出第二键合层202以形成引出孔204，在引出孔204内沉积引出金属层，并图案化引出金属层形成引出金属图案205，在引出金属图案205上连接设置有多个焊盘206，以使谐振器封装结构能够通过焊盘206与电路基板进行连接，从而将谐振器封装结构集成在电路基板上。关于焊盘206的实际数量以及电路基板的具体形式，本领域技术人员应当能够根据实际情况进行合理的选择和设计，这里不作具体限制。示例地，电路基板可以是印制电路板(printed circuit board，pcb)、柔性电路板等。
58.如图2和图13所示，作为一种可实施的方式，s600、在引出金属图案205上连接设置有多个焊盘206之后，该方法还包括：
59.s700、在多个焊盘206上连接设置有多个焊球207。
60.需要说明的是，为了便于谐振器封装结构与电路基板的连接，可以在多个焊盘206上连接设置有多个焊球207，以通过焊球207提供焊接所需的材料，例如锡料，当对谐振器封装结构与电路基板进行焊接时，焊球207在高温作用下发生融化，从而使得谐振器封装结构的焊盘206通过焊球207与电路基板连接。示例地，电路基板可以通过倒装工艺焊接在谐振器封装结构上，具体地，当对谐振器封装结构与电路基板进行焊接时，可以将电路基板在下、谐振器封装结构在上、且谐振器封装结构的电气面朝下摆放，在电路基板上设置焊料并与谐振器封装结构上的焊球207位置对应，然后在高温环境中持续一定时间，可以使得焊球207与焊料先融化再固化，从而使得谐振器封装结构的焊盘206通过焊球207与电路基板对应连接。通过倒装工艺，可以提高谐振器封装结构与电路基板之间连接的稳定性和可靠性。
61.如图3、图6和图13所示，作为一种可实施的方式，s100、提供谐振器包括：
62.s110、提供器件晶圆，器件晶圆包括单晶衬底以及在单晶衬底上依次设置的压电层90、底电极图案80和第三键合层40；
63.需要说明的是，对于薄膜体声波谐振器而言，压电层90的晶体形态影响着压电层90的性能，进而影响薄膜体声波谐振器的性能，为此，通过在单晶衬底上形成压电层90，以使形成的压电层90的晶体形态为单晶，相较于晶体形态为多晶的压电材料层，本技术提供的压电层90内部的晶体结构更加规整，可以使得薄膜体声波谐振器具有更低的能量损耗和更高的耦合系数，从而能够降低声波信号传播时的损耗，进而能够提高薄膜体声波谐振器的性能。当然，在其他实施例中，如果对薄膜体声波谐振器的性能要求不高，上述的单晶衬底也可以用普通的硅衬底代替，以降低制备薄膜体声波谐振器的成本。
64.s111、提供盖帽晶圆，盖帽晶圆包括第二衬底10以及在第二衬底10上设置的第四键合层30；
65.需要说明的是，在第二衬底10与第四键合层30之间，可以设置有第一缓冲层20，以提高盖帽晶圆的结构稳定性，同理地，在单晶衬底与第三键合层40之间，可以设置有第二缓冲层50和支撑层60，以提高器件晶圆的结构稳定性。
66.s112、将第三键合层40和第四键合层30键合，以使器件晶圆和盖帽晶圆键合；
67.s113、去除单晶衬底以露出压电层90；
68.s114、在压电层90上形成顶电极层，并图案化顶电极层形成顶电极图案100，其中，底电极图案80、压电层90和顶电极图案100在层叠方向上的交叠区域作为谐振区域；
69.s115、在顶电极图案100上形成第一键合层110。
70.需要说明的是，在单晶衬底上形成第三键合层40，在第二衬底10上形成第四键合层30，通过键合工艺将第三键合层40和第四键合层30键合，以使器件晶圆和盖帽晶圆键合在一起。单晶衬底作为制备压电层90的基底，在制备得到压电层90并将压电层90转移至第二衬底10上之后，需要被刻蚀去除以将压电层90露出，从而便于在压电层90远离底电极图案80的一侧形成顶电极层(或者说顶电极图案100)。示例地，单晶衬底通过干法刻蚀和/或湿法刻蚀去除。
71.如图4和图14所示，作为一种可实施的方式，s100、提供谐振器包括：
72.s120、在第二衬底10上刻蚀形成第一凹槽，并在第一凹槽内沉积牺牲层，研磨牺牲层至与第二衬底10表面平齐；
73.需要说明的是，关于第一凹槽的实际形状，本领域技术人员应当能够根据实际情况进行合理的选择和设计，这里不作具体限制。示例地，第一凹槽的截面形状可以为矩形、圆形或椭圆形等规则形状，还可以为其他不规则形状。此外，在第一凹槽内沉积牺牲层，只需牺牲层能够充满第一凹槽即可，关于牺牲层的上表面与第二衬底10的上表面之间的相对关系，本领域技术人员应当能够根据实际情况进行合理的选择和设计，这里不作具体限制。示例地，在第一凹槽内沉积牺牲层后，研磨牺牲层的上表面至与第二衬底10的上表面平齐。
74.s121、在沉积有牺牲层的第二衬底10上形成底电极层，并图案化底电极层形成底电极图案80；
75.s122、在底电极图案80上依次形成压电层90和顶电极层，并图案化顶电极层形成顶电极图案100，其中，底电极图案80、压电层90和顶电极图案100在层叠方向上的交叠区域作为谐振区域；
76.s123、在顶电极图案100上刻蚀形成释放孔，释放孔穿透压电层90至露出牺牲层；
77.s124、经由释放孔刻蚀牺牲层至露出第一凹槽形成谐振腔70；
78.s125、在顶电极图案100上形成第一键合层110。
79.需要说明的是，释放孔可以包括多个，多个释放孔沿顶电极图案100的内缘呈均匀分布，以便于刻蚀介质更加快速地将牺牲层刻蚀去除，同时，还可以避免牺牲层刻蚀不完全，导致第一凹槽无法完全露出。当然，释放孔的数量也不宜过多，以避免谐振腔70上方的层级结构发生塌陷。示例地，刻蚀介质可以是气体，还可以是液体。
80.如图3、图4、图6、图13和图14所示，作为一种可实施的方式，s115或s125、在顶电极图案100上形成第一键合层110之后，该方法还包括：
81.s106、图案化第一键合层110以形成第二凹槽。
82.如图5、图7和图8所示，作为一种可实施的方式，s200、提供封装晶圆201包括：
83.s210、在第一衬底上形成第二键合层202，并图案化第二键合层202以形成第三凹槽；
84.s211、在第一衬底上形成ipd结构203，其中，第二键合层202环绕于ipd结构203的
外缘，且ipd结构203的外缘与第二键合层202的内缘连接。
85.需要说明的是，在顶电极图案100上形成第一键合层110，并图案化第一键合层110以形成第二凹槽，在第一衬底上形成第二键合层202，并图案化第二键合层202以形成第三凹槽，其中，第三凹槽与第二凹槽相互对应，以在谐振器和封装晶圆201之间形成空腔，从而便于在第一衬底对应空腔处形成ipd结构203，进而避免因增设ipd结构203导致谐振器封装结构的体积(尤其是厚度)的过分增大。
86.如图15至图20所示，作为一种可实施的方式，ipd结构203为电感或电容。在第一衬底上形成ipd结构203时，ipd结构203的厚度及其与第一衬底接触的面积，是根据仿真设计所需匹配的电感值或电容值的大小，再结合所采用具体材料的相应特性，经过计算得出的。
87.示例地，ipd结构203为电感，如图15所示，对于射频电路中的平面螺旋电感，其电感值l的计算公式为：
88.l＝μn2dac1·
[ln(c2/ρ) c3·
ρ c4·
ρ2]/2
[0089]
其中，μ为磁导率，n为螺旋圈数，da为内直径d
in
和外直径d
out
的算术平均值，ρ＝d
out-d
in
/(d
out
d
in
)，代表电感的“空心”程度，c1～c4为电感的几何形状系数，本领域技术人员可以参考表1进行取值。
[0090]
表1平面螺旋电感的几何形状系数
[0091]
形状c1c2c3c4方形1.272.070.180.13六边形1.092.2300.17八边形1.072.2900.19圆形1.002.4600.20
[0092]
示例地，ipd结构203为电容，对于射频电路中的电容，其计算方式与平行板电容器相类似，具体地，其电容值c的计算公式为：
[0093][0094]
其中，s为电容器的面积，d为两个平行板之间的距离，ε为材料的相对介电常数，ε0为真空中的介电常数。
[0095]
示例地，图16和图17为ipd结构203作为电感使用时的俯视图，图16和图17分别是两种不同的排布形式，无论哪种排布形式，电感的两端分别与第二键合层202相连接。值得注意的是，图16和图17只是两个具体的实施例，本发明所提到的ipd结构203在作为电感使用时，其排布形式可以为任意形式的绕圈排布，只需ipd结构203满足设计所需的相应电感值即可。当ipd结构203作为电感使用时，其材料可以为铁、锡、铜、银或铟等金属材料。
[0096]
示例地，图18和图19为ipd结构203作为电容使用时的俯视图，分别是五边形与直线的组合图形和曲线与直线的组合图形，图20为ipd结构203作为电容使用时的截面图，无论哪种结构形状，电容的两端分别与第二键合层202相连接。值得注意的是，图18和图19只是两个具体的实施例，本发明所提到的ipd结构203在作为电容使用时，其结构形状可以为任意多边形与任意直线的组合图形或任意曲线与任意直线的组合图形，只需ipd结构203满足设计所需的相应电容值即可。当ipd结构203作为电容使用时，电容包括两个电极板(即电极板203a和电极板203c)以及设置在两个所述电极板之间的介电材料203b，其中，电极板的
材料可以为铝、钼、铜、银、铟或钽等金属材料，介电材料203b可以为二氧化硅、聚丙烯或聚苯乙烯等介电材料。
[0097]
作为一种可实施的方式，第一键合层110和第二键合层202的材料应当相同，以使谐振器和封装晶圆201能够实现键合，同理地，第三键合层40和第四键合层30的材料应当相同，以使器件晶圆和盖帽晶圆能够实现键合。关于第一键合层110、第二键合层202、第三键合层40和第四键合层30的具体材料，本领域技术人员应当能够根据实际情况进行合理的选择和设计，这里不作具体限制。示例地，作为一种可实施的方式，第一键合层110(或者第三键合层40)的材料可以为金、铜、铝或镍，第二键合层202(或者第四键合层30)的材料只需与第一键合层110(或者第三键合层40)的材料相同即可。
[0098]
如图13和图14所示，本实施例的另一方面，提供一种谐振器封装结构，该谐振器封装结构包括第一衬底以及依次设置于第一衬底上的底电极图案80、压电层90、顶电极图案100、第一键合层110、第二键合层202和第二衬底10，第二衬底10靠近第一衬底的一侧设置有ipd结构203，ipd结构203与第二键合层202连接。
[0099]
需要说明的是，本实施例提供的谐振器封装结构的具体结构与前文中谐振器封装方法相同的地方，本领域技术人员可以根据前文中谐振器封装方法的描述推理得到谐振器封装结构的具体结构，本技术不再重复说明。由于本实施例提供的谐振器封装结构是采用上述的谐振器封装方法制得的，因此，该谐振器封装结构具有与上述的谐振器封装方法相同的有益效果，这里也不再赘述。
[0100]
值得注意的是，本技术提供的谐振器封装方法，能够适用于滤波器的封装工艺，同样具有工艺简单、成本较低的优点，同时，采用滤波器封装方法形成的滤波器封装结构，同样具有性能调控的功能。本领域技术人员应当可以根据前文中谐振器封装结构及方法的描述推理得到滤波器封装结构及方法，本技术不再重复说明。
[0101]
以上所述仅为本发明的可选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
[0102]
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本发明对各种可能的组合方式不再另行说明。