超级结器件结构及其形成方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种超级结器件结构及其形成方法。


背景技术：

2.超级结为由形成于半导体衬底中的交替排列的p型薄层也称p型柱(pillar)和n型薄层也称n型柱组成，一个p型柱和对应相邻的一个n型柱组成超级结单元。采用了超级结的器件为超级结器件如超级结mosfet。利用p型薄层和n型薄层电荷平衡的体内降低表面电场(resurf)技术能提升器件的反向击穿电压的同时又保持较小的导通电阻。
3.超级结的pn间隔的pillar结构是超级结的最大特点。现有制作pn间隔的pillar结构主要有两种方法，一种是通过多次外延以及离子注入的方法获得，另一种是通过深沟槽刻蚀以及外延(epi)填充的方式来制作。后一种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的n型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(epi filling)的方式在刻出的沟槽上填充p型掺杂的硅外延。
4.通过沟槽工艺制作超级结器件的关键技术难点在于沟槽填充工艺。沟槽填充利用刻蚀填充同步的方式进行。刻蚀是为了消除沟槽顶部形成提前闭合，从而在沟槽内部产生空洞等缺陷问题而引入的。但是由于刻蚀效应的存在，填充速度特别慢，外延填充效率很低，成本极高。特别是步进(pitch)不断缩小，沟槽开口不断缩小的情况下，需要更慢的填充速率来达到好的填充效果，对于产能的占用愈加显著，成本显著上升。超级结的步进为沟槽的宽度和沟槽的间距和，也为一个n型柱的宽度和一个p型柱的宽度和即一个超级结单元的宽度。
5.根据填充实验，由于沟槽填充过程中沟槽顶部的v形开口的宽度越来越小，为了不出现空洞(void)等填充缺陷，需要用很慢的填充速率填充。很大地浪费了外延机台产能。且为了填满v形开口，还容易导致hm上成膜过厚，从而更易导致填充缺陷出现。另外，v形开口内填充的外延层对于器件性能其实是起坏的作用的，会增加超级结单元的掺杂浓度的失配，从而影响器件的性能。
6.现有一种超级结器件的制造方法是，超级结的形成工艺中，采用介质层填充v形开口，这样步进能提高填充速率，而且还能减少同一半导体衬底即晶圆的面内的超级结单元的掺杂失配，提高超级结器件的击穿电压的均匀性。
7.然而，现有技术在形成超级结器件结构的过程中仍存在诸多问题。


技术实现要素：

8.本发明解决的技术问题是提供一种超级结器件结构及其形成方法，以提升器件结构的性能。
9.为解决上述问题本发明技术方案中提供了一种超级结器件结构的形成方法，包括：提供基底，所述基底包括衬底以及位于所述衬底上的第一外延层，所述第一外延层内具有第一离子；在所述第一外延层内形成若干相互分立的超级结沟槽；采用外延生长工艺在
所述超级结沟槽内和所述第一外延层上形成初始第二外延层，所述初始第二外延层内具有第二离子，所述第一离子的导电类型与所述第二离子的导电类型不同，所述初始第二外延层将最小宽度的所述超级结沟槽未完全填充或刚好完全填充，以使位于各个所述超级结沟槽内的所述初始第二外延层的第二离子总掺杂量保持相同，未被所述初始第二外延层完全填充的所述超级结沟槽内形成有v形开口；在所述v形开口暴露出的所述初始第二外延层的表面形成保护层；在形成所述保护层之后，对所述初始第二外延层进行平坦化处理形成第二外延层，所述第二外延层填充于所述超级结沟槽内；在所述第一外延层上形成介质层，所述介质层将各个所述v形开口完全填充或封口。
10.可选的，所述保护层的材料包括：氧化硅或氮化硅。
11.可选的，当所述保护层的材料为氧化硅时，所述保护层的形成方法包括：对所述初始第二外延层的表面进行氧化处理，形成初始保护层；回刻蚀去除位于所述初始第二外延层顶部表面的所述初始保护层，形成所述保护层。
12.可选的，所述保护层的形成方法包括：采用沉积工艺在所述初始外延层的表面形成初始保护层；对所述初始保护层进行回刻蚀处理，直至暴露出所述初始第二外延层的顶部表面为止，形成所述保护层。
13.可选的，所述沉积工艺包括：原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺。
14.可选的，所述保护层的厚度为：180埃～220埃。
15.可选的，在形成所述超级结沟槽之前，还包括：在所述第一外延层内形成若干相互分立的栅极结构。
16.可选的，所述栅极结构包括依次叠加的栅氧化层和多晶硅栅层。
17.可选的，所述栅极结构包括：沟槽栅结构或平面栅结构。
18.可选的，当所述栅极结构为沟槽栅结构时，所述栅极结构的形成方法包括：在所述第一外延层内形成栅极沟槽；在所述栅极沟槽的侧壁和底部表面、以及所述第一外延层上形成栅氧化材料层；在所述栅氧化材料层上形成多晶硅栅材料层；对所述栅氧化材料层和所述多晶硅栅材料层进行平坦化处理，形成所述栅极结构。
19.可选的，当所述栅极结构为平面栅结构时，所述栅极结构的形成方法包括：在所述第一外延层上形成栅氧化材料层；在所述栅氧化材料层上形成多晶硅栅材料层；对所述栅氧化材料层和所述多晶硅栅材料层进行图形化处理，形成所述栅极结构。
20.可选的，在形成所述栅极结构之后，还包括：在所述栅极结构两侧的所述第一外延层内形成源区。
21.可选的，在形成所述超级结沟槽之前，还包括：在所述第一外延层内形成体区。
22.可选的，在形成所述介质层之后，还包括：在所述第一外延层上形成若干导电插塞；在形成所述导电插塞之后，在若干所述导电插塞上形成第一金属层；在形成所述第一金属层之后，进行背面工艺处理。
23.相应的，本发明技术方案中还提供一种超级结器件结构，包括：基底，所述基底包括衬底以及位于所述衬底上的第一外延层，所述第一外延层内具有第一离子；位于所述第一外延层内的若干相互分立的超级结沟槽；位于所述超级结沟槽内第二外延层，所述第二外延层内具有第二离子，所述第一离子的导电类型与所述第二离子的导电类型不同，所述
第二外延层将最小宽度的所述超级结沟槽未完全填充或刚好完全填充，以使位于各个所述超级结沟槽内的所述第二外延层的第二离子总掺杂量保持相同，未被所述第二外延层完全填充的所述超级结沟槽内具有v形开口；位于所述v形开口暴露出的所述第二外延层表面的保护层；位于所述第一外延层上的介质层，所述介质层将各个所述v形开口完全填充或封口。
24.可选的，所述保护层的材料包括：氧化硅或氮化硅。
25.可选的，所述保护层的厚度为：180埃～220埃。
26.可选的，还包括：位于所述第一外延层内的若干相互分立的栅极结构。
27.可选的，所述栅极结构包括依次叠加的栅氧化层和多晶硅栅层。
28.可选的，所述栅极结构包括：沟槽栅结构或平面栅结构。
29.可选的，还包括：位于所述栅极结构两侧所述第一外延层内的源区。
30.可选的，还包括：位于所述第一外延层内的体区。
31.可选的，还包括：位于所述第一外延层上的若干导电插塞；位于若干所述导电插塞上的第一金属层。
32.与现有技术相比，本发明的技术方案具有以下优点：
33.本发明技术方案的超级结器件结构的形成方法中，通过在所述v形开口暴露出的所述初始第二外延层的表面形成保护层，当对所述初始第二外延层进行平坦化处理的过程中，利用所述保护层使得所述v形开口暴露出的所述初始第二外延层的表面不被损伤，进而保证最终形成的所述第二外延层具有较好的表面形貌，以此提升最终形成的器件结构的性能。
34.进一步，所述保护层的厚度为：180埃～220埃。当所述保护层的厚度小于180埃时，所述保护层的厚度较小，在对所述初始第二外延层进行平坦化处理的过程中，容易将所述保护层损伤穿透，进而对所述第二外延层的表面造成损伤；当所述保护层的厚度大于220埃时，所述保护层的厚度较大，使得形成所述保护层的时间增加，进而影响制程效率。
35.本发明技术方案的超级结器件结构中，包括：位于所述v形开口暴露出的所述第二外延层表面的保护层。利用所述保护层使得所述v形开口暴露出的所述第二外延层的表面不被损伤，进而保证所述第二外延层具有较好的表面形貌，以此提升最终形成的器件结构的性能。
36.进一步，所述保护层的厚度为：180埃～220埃。当所述保护层的厚度小于180埃时，所述保护层的厚度较小，在形成所述第二外延层的过程中，容易将所述保护层损伤穿透，进而对所述第二外延层造成损伤；当所述保护层的厚度大于220埃时，所述保护层的厚度较大，使得形成所述保护层的时间增加，进而影响制程效率。
附图说明
37.图1至图2是一种超级结器件结构的形成方法各步骤结构示意图；
38.图3至图12是本发明实施例中超级结器件结构及其形成方法各步骤的结构示意图。
具体实施方式
39.正如背景技术所述，现有技术在形成超级结器件结构的过程中仍存在诸多问题。以下将结合附图进行具体说明。
40.图1至图2是一种超级结器件结构的形成方法各步骤结构示意图。
41.请参考图1，提供基底，所述基底包括衬底100以及位于所述衬底100上的第一外延层101，所述第一外延层101内具有第一离子；在所述第一外延层101内形成若干相互分立的超级结沟槽(未标示)；采用外延生长工艺在所述超级结沟槽内和所述第一外延层101上形成初始第二外延层102，所述初始第二外延层102内具有第二离子，所述第一离子的导电类型与所述第二离子的导电类型不同，所述初始第二外延层102将最小宽度的所述超级结沟槽未完全填充或刚好完全填充，以使位于各个所述超级结沟槽内的所述初始第二外延层102的第二离子总掺杂量保持相同，未被所述初始第二外延层102完全填充的所述超级结沟槽内形成有v形开口103。
42.请参考图2，对所述初始第二外延层102进行平坦化处理形成第二外延层104，所述第二外延层104填充于所述超级结沟槽内；在所述第一外延层101上形成介质层105，所述介质层105将各个所述v形开口103完全填充或封口。
43.在本实施例中，在对所述初始第二外延层102进行平坦化的过程中，平坦化溶液会对所述v形开口103暴露出的所述初始第二外延层102造成一定的损伤，使得在平坦化处理后形成的所述第二外延层104表面出现不可控的形貌变异，进而影响最终器件结构的性能。
44.在此基础上，本发明提供一种超级结器件结构及其形成方法，通过在所述v形开口暴露出的所述初始第二外延层的表面形成保护层，当对所述初始第二外延层进行平坦化处理的过程中，利用所述保护层使得所述v形开口暴露出的所述初始第二外延层的表面不被损伤，进而保证最终形成的所述第二外延层具有较好的表面形貌，以此提升最终形成的器件结构的性能。
45.为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
46.图3至图12是本发明实施例中超级结器件结构及其形成方法各步骤结构示意图。
47.请参考图3，提供基底，所述基底包括衬底200以及位于所述衬底200上的第一外延层201，所述第一外延层201内具有第一离子。
48.在本实施例中，超级结器件为n型器件，所述第一离子为n型离子；在其他实施例中，当超级结器件为p型器件时，所述第一离子为p型离子。
49.在本实施例中，所述基底包括相对的第一面202和第二面203，所述第一面202即为所述第一外延层201的顶部表面，所述第二面203即为所述衬底200的底部表面。
50.在本实施例中，在提供所述基底之后，还包括：进行栅极结构的形成工艺，在所述第一外延层201内形成若干栅极结构。具体过程请参考图4至图6。
51.请参考图4，在所述第一外延层201内形成若干相互分立的栅极结构204。
52.在本实施例中，所述栅极结构204包括依次叠加的栅氧化层和多晶硅栅层(未标示)。
53.在本实施例中，所述栅极结构204为沟槽栅结构，对应的所述栅极结构204的形成方法包括：在所述第一外延层201内形成栅极沟槽(未标示)；在所述栅极沟槽的侧壁和底部
表面、以及所述第一外延层201上形成栅氧化材料层(未图示)；在所述栅氧化材料层上形成多晶硅栅材料层(未图示)；对所述栅氧化材料层和所述多晶硅栅材料层进行平坦化处理，形成所述栅极结构204。
54.在其他实施例中，所述栅极结构还可以为平面栅结构，对应的所述栅极结构的形成方法包括：在所述第一外延层上形成栅氧化材料层；在所述栅氧化材料层上形成多晶硅栅材料层；对所述栅氧化材料层和所述多晶硅栅材料层进行图形化处理，形成所述栅极结构。
55.请参考图5，在形成所述栅极结构204之后，在所述第一外延层201内形成体区205。
56.在本实施例中，所述体区205的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述体区205。
57.请参考图6，在形成所述体区205之后，在所述栅极结构204两侧的所述第一外延层201内形成源区206。
58.在本实施例中，所述源区206的形成区域通过光刻定义，采用离子注入和退火推进工艺形成所述源区206，所述源区206和对应的所述栅极结构204的侧面自对准。
59.在本实施例中，在形成所述源区206之后，还包括：进行超级结的形成工艺，在所述第一外延层201内形成若干超级结单元。具体形成过程请参考图7至图11。
60.请参考图7，在所述第一外延层201内形成若干相互分立的超级结沟槽207。
61.在本实施例中，通过光刻定义出所述超级结沟槽207的形成区域，并进行刻蚀工艺在所述第一外延层201中形成若干所述超级结沟槽207，且所述超级结沟槽207具有由光刻工艺以及刻蚀工艺所带来的面内分布不均匀性。
62.在本实施例中，所述超级结沟槽207的形成方法包括：在所述第一外延层201上能形成掩膜结构；在所述掩膜结构上形成光刻胶层(未图示)，所述光刻胶层暴露出部分所述掩膜结构的顶部表面；以所述光刻胶层为掩膜刻蚀所述掩膜结构，在所述掩膜结构内形成掩膜开口，所述掩膜开口暴露出所述第一外延层201的部分顶部表面；去除所述光刻胶层，以所述掩膜结构为掩膜刻蚀所述第一外延层201，形成所述超级结沟槽207。
63.在本实施例中，所述掩膜结构包括：底部氧化层208、位于所述底部氧化层208上的中间氮化层209、以及位于所述中间氮化层209上的顶部氧化层210(ono结构)。
64.请参考图8，采用外延生长工艺在所述超级结沟槽207内和所述第一外延层201上形成初始第二外延层211，所述初始第二外延层211内具有第二离子，所述第一离子的导电类型与所述第二离子的导电类型不同，所述初始第二外延层211将最小宽度的所述超级结沟槽207未完全填充或刚好完全填充，以使位于各个所述超级结沟槽207内的所述初始第二外延层211的第二离子总掺杂量保持相同，未被所述初始第二外延层211完全填充的所述超级结沟槽207内形成有v形开口212。
65.在本实施例中，在采用外延生长工艺形成所述初始第二外延层211之前，还包括：去除所述顶部氧化层210和所述中间氮化层209。
66.在本实施例中，存在部分所述超级结沟槽207的填充(filling)并不填满，而是将时间降低到原来填充时间的1/3左右，填充后所述v形开口212深度在所述超级结沟槽207深度的95％～5％，典型值为75％。比如40微米的所述超级结沟槽207填充完后，所述v形开口212的深度为30微米。
67.请参考图9，在所述v形开口212暴露出的所述初始第二外延层211的表面形成保护层213。
68.在本实施例中，通过在所述v形开口212暴露出的所述初始第二外延层211的表面形成保护层213，在后续对所述初始第二外延层211进行平坦化处理的过程中，利用所述保护层213使得所述v形开口212暴露出的所述初始第二外延层211的表面不被损伤，进而保证后续形成的第二外延层具有较好的表面形貌，以此提升最终形成的器件结构的性能。
69.所述保护层213的材料包括：氧化硅或氮化硅。
70.在本实施例中，所述保护层213的材料为氧化硅，对应的所述保护层213的形成方法包括：对所述初始第二外延层211的表面进行氧化处理，形成初始保护层(未图示)；回刻蚀去除位于所述初始第二外延层211顶部表面的所述初始保护层，形成所述保护层213。
71.在其他实施例中，所述保护层的形成方法还可以包括：采用沉积工艺在所述初始外延层的表面形成初始保护层；对所述初始保护层进行回刻蚀处理，直至暴露出所述初始第二外延层的顶部表面为止，形成所述保护层。
72.在其他实施例中，所述沉积工艺包括：原子层沉积工艺、化学气相沉积工艺或物理气相沉积工艺。
73.在本实施例中，所述保护层213的厚度为：180埃～220埃，典型值为200埃。当所述保护层213的厚度小于180埃时，所述保护层213的厚度较小，在对所述初始第二外延层211进行平坦化处理的过程中，容易将所述保护层213损伤穿透，进而对后续形成的第二外延层的表面造成损伤；当所述保护层213的厚度大于220埃时，所述保护层213的厚度较大，使得形成所述保护层213的时间增加，进而影响制程效率。
74.请参考图10，在形成所述保护层213之后，对所述初始第二外延层211进行平坦化处理形成第二外延层214，所述第二外延层214填充于所述超级结沟槽207内。
75.在本实施例中，所述平坦化处理采用化学机械研磨工艺；在其他实施例中，所述平坦化处理还可以采用湿法刻蚀工艺。
76.在本实施例中，在所述平坦化处理处理之后，将所述底部氧化层208去除部分厚度。
77.在其他实施例中，在所述平坦化处理之后，还可以将所述底部氧化层全部去除。
78.请参考图11，在所述第一外延层211上形成介质层215，所述介质层215将各个所述v形开口212完全填充或封口。
79.至此，所述超级结的形成工艺完成。
80.在超级结的形成工艺完成之后，相邻所述超级结沟槽207之间的所述第一外延层201即为第一导电类型柱(pillar)，所述超级结沟槽207内的所述第二外延层214、或者所述超级结沟槽207内的所述第二外延层214及叠加对应的所述介质层215为第二导电类型柱，所述超级结由所述第一导电类型柱和所述第二导电类型柱交替排列而成，由一个所述第一导电类型柱和相邻的一个所述第二导电类型柱形成一个超级结单元。
81.在本实施例中，将所述超级结的形成工艺放置在所述栅极结构204的形成工艺的后面，从而能消除所述栅极结构204的形成工艺中的所述栅氧化层生长工艺的热过程、以及所述多晶硅栅层的生长工艺的热过程对各超级结单元中第一离子和第二离子的互相扩散造成的不利影响，以及消除所述栅氧化层的刻蚀工艺对所述介质层215的不利影响，从而能
提高超级结器件的工艺稳定性并能进一步提高器件的性能。
82.在本实施例中，所述超级结器件结构的工艺制程顺序为：先形成所述栅极结构，再形成所述体区、再形成所述源区、最后形成所述超级结。
83.在其他实施例中，所述超级结器件结构的工艺制程顺序还可以为：先形成所述体区、再形成所述栅极结构、再形成所述源区、最后形成所述超级结。
84.在其他实施例中，所述超级结器件结构的工艺制程顺序还可以为：先形成所述栅极结构、再形成所述体区、再形成所述超级结、最后形成所述源区。
85.在其他实施例中，所述超级结器件结构的工艺制程顺序还可以为：先形成所述体区、再形成所述栅极结构、再形成所述超级结、最后形成所述源区。
86.在本实施例中，所述介质层215由热氧化层形成的场氧和usg或teos氧化层形成的部分层间膜叠加而成，场氧的厚度通常在150埃～8000埃，典型值为1500埃；usg或teos氧化层的厚度为5000埃～15000埃。
87.在本实施例中，所述介质层215中的场氧，usg或者teos氧化层等介质填充可以将所述v形开口212全部填充，也可以仅封口，在内部形成空气间隙(air gap)。
88.在本实施例中，所述介质层215不进行处理；在其他实施例中，还可以采用化学机械研磨工艺对所述介质层进行平坦化处理。
89.请参考图12，在形成所述介质层215之后，在所述第一外延层201上形成若干导电插塞216；在形成所述导电插塞216之后，在若干所述导电插塞216上形成第一金属层217；在形成所述第一金属层217之后，进行背面工艺处理。
90.在本实施例中，在形成若干所述导电插塞216之前，还包括：在所述介质层215上形成bpsg膜层218以增加厚度及起平坦化作用。在有源区上，所述介质层215中的usg或teos氧化层和bpsg膜层218叠加形成层间膜。
91.在其他实施例中，还可以直接使所述介质层的厚度达到层间膜的总需求。
92.在本实施例中，若干所述导电插塞216的形成方法包括：进行光刻定义形成导电开口(未标示)，再在所述导电开口内填充导电材料(如金属钨)以形成所述导电插塞216。
93.在本实施例中，需要注意的是尽量不要把所述导电插塞216形成在所述介质层215填充后的所述v形开口212区域，这一需求是容易满足的。
94.在本实施例中，所述第一金属层217的形成方法包括：形成第一金属材料层(未图示)；对所述第一金属材料层采用光刻定义加刻蚀工艺，以形成所述第一金属层217。
95.在本实施例中，所述第一金属材料层采用热铝(hot al)工艺沉积形成。
96.在本实施例中，在形成所述第一金属层217之后，还包括：形成接触衬垫(未图示)，所述接触衬垫的形成区域通过光刻定义。
97.在本实施例中，所述接触衬垫的形成工艺包括：进行钝化层(passivation)沉积，进行光刻，进行钝化层的刻蚀将接触衬垫区域的所述第一金属层217露出，去除光刻胶，进行h2合金化；之后在进行研磨前工艺(before grinding，bg)。
98.在本实施例中，完成所述超级结器件的背面工艺包括：自所述第二面203向所述第一面202的方向，对所述衬底200进行减薄处理。
99.在本实施例中，所述衬底200内同样掺杂有所述第一离子，因此可以直接将减薄后的所述衬底200作为漏区。
100.在其他实施例中，还可以对减薄后的所述衬底1进行所述第一离子的重掺杂处理，以形成所述漏区。
101.在本实施例中，在形成所述漏区之后，还包括：在所述第二面203上形成第二金属层(未图示)。
102.相应的，本发明实施例中还提供了一种超级结器件结构，请继续参考图12，包括：基底，所述基底包括衬底200以及位于所述衬底200上的第一外延层201，所述第一外延层201内具有第一离子；位于所述第一外延层201内的若干相互分立的超级结沟槽207；位于所述超级结沟槽207内第二外延层214，所述第二外延层214内具有第二离子，所述第一离子的导电类型与所述第二离子的导电类型不同，所述第二外延层214将最小宽度的所述超级结沟槽207未完全填充或刚好完全填充，以使位于各个所述超级结沟槽207内的所述第二外延层214的第二离子总掺杂量保持相同，未被所述第二外延层214完全填充的所述超级结沟槽207内具有v形开口212；位于所述v形开口212暴露出的所述第二外延层214表面的保护层；位于所述第一外延层201上的介质层215，所述介质层215将各个所述v形开口完全填充或封口。
103.在本实施例中，利用所述保护层213使得所述v形开口212暴露出的所述第二外延层214的表面不被损伤，进而保证所述第二外延层214具有较好的表面形貌，以此提升最终形成的器件结构的性能。
104.所述保护层213的材料包括：氧化硅或氮化硅。在本实施例中，所述保护层213的材料采用氧化硅。
105.在本实施例中，所述保护层213的厚度为：180埃～220埃，典型的为200埃。当所述保护层213的厚度小于180埃时，所述保护层213的厚度较小，在形成所述第二外延层214的过程中，容易将所述保护层213损伤穿透，进而对所述第二外延层214造成损伤；当所述保护层213的厚度大于220埃时，所述保护层213的厚度较大，使得形成所述保护层213的时间增加，进而影响制程效率可选的，还包括：位于所述第一外延层201内的若干相互分立的栅极结构204。
106.在本实施例中，所述栅极结构204包括依次叠加的栅氧化层和多晶硅栅层。
107.在本实施例中，所述栅极结构204为沟槽栅结构；在其他实施例中，所述栅极结构还可以为平面栅结构。
108.在本实施例中，还包括：位于所述栅极结构204两侧所述第一外延层201内的源区206。
109.在本实施例中，还包括：位于所述第一外延层201内的体区205。
110.在本实施例中，还包括：位于所述第一外延层201上的若干导电插塞216；位于若干所述导电插塞216上的第一金属层217。
111.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。