阵列基板和显示面板的制作方法

技术特征：
1.一种阵列基板，其特征在于，包括：衬底；多个像素电路，位于所述衬底上，每个所述像素电路包括形成晶体管的半导体层；第一晶体管，与所述像素电路位于所述衬底的同一侧，至少两个像素电路之间连接有所述第一晶体管，所述第一晶体管的半导体层连接在不同行和/或不同列的至少两个像素电路的半导体层之间。2.根据权利要求1所述的阵列基板，其特征在于，第n行m列的像素电路和第n行m 1列的像素电路之间连接有所述第一晶体管；其中，n为大于1的整数，m为大于1的整数；所述像素电路包括第二晶体管、第三晶体管、第四晶体管、第五晶体管和发光二极管，所述第二晶体管连接于第一电源线和所述发光二极管的第一极之间，所述发光二极管的第二极与第二电源线连接，所述第三晶体管的第一极与数据线连接，所述第三晶体管的第二极与所述第二晶体管的第一极连接，所述第四晶体管的第一极与所述第二晶体管的第二极连接，所述第四晶体管的第二极与所述第二晶体管的栅极连接，所述第五晶体管的第一极与第一初始化信号线连接，所述第五晶体管的第二极与所述第二晶体管的栅极连接。3.根据权利要求2所述的阵列基板，其特征在于，所述第四晶体管为双栅晶体管，所述第四晶体管包括第一子晶体管和第二子晶体管，所述第二子晶体管的第一极与所述第二晶体管的第二极连接，所述第二子晶体管的第二极与所述第一子晶体管的第一极连接，所述第一子晶体管的第二极与所述第二晶体管的栅极连接；所述第五晶体管为双栅晶体管，所述第五晶体管包括第三子晶体管和第四子晶体管，所述第三子晶体管的第一极与所述第一初始化信号线连接，所述第三子晶体管的第二极与所述第四子晶体管的第一极连接，所述第四子晶体管的第二极与所述第二晶体管的栅极连接；所述第一晶体管的第一极与第n行m列的像素电路的所述第一子晶体管的第一极连接，所述第一晶体管的第二极与第n行m 1列的像素电路的所述第四子晶体管的第一极连接。4.根据权利要求1所述的阵列基板，其特征在于，第n行m列的像素电路和第n 1行m 1列的像素电路之间连接有所述第一晶体管；其中，n为大于1的整数，m为大于1的整数；所述像素电路包括第二晶体管、第三晶体管、第四晶体管、第六晶体管和发光二极管，所述第二晶体管连接于第一电源线和所述发光二极管的第一极之间，所述发光二极管的第二极与第二电源线连接，所述第三晶体管的第一极与数据线连接，所述第三晶体管的第二极与所述第二晶体管的第一极连接，所述第四晶体管的第一极与所述第二晶体管的第二极连接，所述第四晶体管的第二极与所述第二晶体管的栅极连接，所述第六晶体管的第一极与第二初始化信号线连接，所述第六晶体管的第二极与所述发光二极管的第一极连接；所述第一晶体管的第一极与第n行m列的像素电路的所述第六晶体管的第二极连接，所述第一晶体管的第二极与第n 1行m 1列的像素电路的所述第三晶体管的第一极连接。5.根据权利要求1所述的阵列基板，其特征在于，第n行m列的像素电路和第n 1行m列的像素电路之间连接有所述第一晶体管；其中，n为大于1的整数，m为大于1的整数；
所述像素电路包括第二晶体管、第三晶体管和发光二极管，所述第二晶体管连接于第一电源线和所述发光二极管的第一极之间，所述发光二极管的第二极与第二电源线连接，所述第三晶体管的第一极与数据线连接，所述第三晶体管用于将所述数据线上的数据电压传输至所述第二晶体管的栅极；所述第一晶体管的第一端与第n行m列的像素电路的所述第一电源线连接，所述第一晶体管的第二端与第n 1行m列的像素电路的所述第三晶体管的第一极连接。6.根据权利要求1所述的阵列基板，其特征在于，第n行m 1列的像素电路和第n 1行m列的像素电路之间连接有所述第一晶体管；其中，n为大于1的整数，m为大于1的整数；所述像素电路包括第二晶体管、第三晶体管、第四晶体管和发光二极管，所述第二晶体管连接于第一电源线和所述发光二极管的第一极之间，所述发光二极管的第二极与第二电源线连接，所述第三晶体管的第一极与数据线连接，所述第三晶体管的第二极与所述第二晶体管的第一极连接，所述第四晶体管的第一极与所述第二晶体管的第二极连接，所述第四晶体管的第二极与所述第二晶体管的栅极连接；所述第四晶体管为双栅晶体管，所述第四晶体管包括第一子晶体管和第二子晶体管，所述第二子晶体管的第一极与所述第二晶体管的第二极连接，所述第二子晶体管的第二极与所述第一子晶体管的第一极连接，所述第一子晶体管的第二极与所述第二晶体管的栅极连接；所述第一晶体管的第一端与第n行m 1列的像素电路的所述第一电源线连接，所述第一晶体管的第二端与第n 1行m列的像素电路的所述第一子晶体管的第一极连接。7.根据权利要求1所述的阵列基板，其特征在于，第n行m列的像素电路和第n 1行m列的像素电路之间连接有所述第一晶体管；其中，n为大于1的整数，m为大于1的整数；所述像素电路包括第二晶体管、第三晶体管、第四晶体管、第六晶体管和发光二极管，所述第二晶体管连接于第一电源线和所述发光二极管的第一极之间，所述发光二极管的第二极与第二电源线连接，所述第三晶体管的第一极与数据线连接，所述第三晶体管的第二极与所述第二晶体管的第一极连接，所述第四晶体管的第一极与所述第二晶体管的第二极连接，所述第四晶体管的第二极与所述第二晶体管的栅极连接，所述第六晶体管的第一极与第二初始化信号线连接，所述第六晶体管的第二极与所述发光二极管的第一极连接；所述第四晶体管为双栅晶体管，所述第四晶体管包括第一子晶体管和第二子晶体管，所述第二子晶体管的第一极与所述第二晶体管的第二极连接，所述第二子晶体管的第二极与所述第一子晶体管的第一极连接，所述第一子晶体管的第二极与所述第二晶体管的栅极连接；所述第一晶体管的第一端与第n行m列的像素电路的所述第六晶体管的第二极连接，所述第一晶体管的第二端与第n 1行m列的像素电路的所述第一子晶体管的第一极连接。8.根据权利要求7所述的阵列基板，其特征在于，所述第一晶体管的栅极与所述第六晶体管的栅极连接同一扫描线。9.根据权利要求1所述的阵列基板，其特征在于，所述像素电路的半导体层与所述第一晶体管的半导体层同层设置且材料相同。
10.一种显示面板，其特征在于，包括如权利要求1-9任一项所述的阵列基板。

技术总结
本实用新型公开了一种阵列基板和显示面板，该阵列基板包括衬底；多个像素电路，位于衬底上，每个像素电路包括形成晶体管的半导体层；第一晶体管，与像素电路位于衬底的同一侧，至少两个像素电路之间连接有第一晶体管，第一晶体管的半导体层将不同行和/或不同列的至少两个像素电路的半导体层连接在一起，以使得至少两个像素电路的半导体层形成一个整体。本实用新型实施例提供的技术方案能够使得至少两个像素电路的半导体层不再处于孤立状态，有利于静电均匀分布在像素电路的半导体层中，进而改善像素电路中晶体管的特性，有利于提高像素电路特性的一致性，提高显示效果。提高显示效果。提高显示效果。


技术研发人员：张九占 陈方 许传志 胡思明
受保护的技术使用者：昆山国显光电有限公司
技术研发日：2022.07.22
技术公布日：2022/12/9