半导体器件及其制备方法与流程

1.本发明涉及半导体技术领域，特别涉及一种半导体器件及其制备方法。


背景技术：

2.通常，半导体集成电路制造中通常需要将各种不同要求的半导体器件集成在一起进行制造，半导体器件可以为sram器件，而sram器件包含多个mos晶体管，其中mos晶体管具体可以包括栅极结构和源漏区。具体的，在采用多晶硅栅形成的栅极结构中，在多晶硅栅的侧面通常会形成侧墙，源区和漏区通过以多晶硅栅两侧的侧墙为自对准边界进行源漏注入形成。并且，在源区和漏区以及多晶硅栅的顶部通常还需要形成金属硅化物如钴硅化物(cobalt-salicide)来减少接触电阻。
3.目前，在现有技术中，为了保护sram器件中并不需要形成金属硅化物的其他区域，通常在器件的栅极结构、源极以及漏极的顶部形成金属硅化物之前，会先形成一层金属硅化物阻挡(salicide block，sab)层，之后，在通过刻蚀-沉积等工艺在特定区域上形成所述金属硅化物。
4.然而，由于在现有技术中，由于在刻蚀去除栅极结构、源极以及漏极的表面上沉积的sab层的时候，通常采用湿法刻蚀工艺，因此，在基于各向同性刻蚀特性的湿法刻蚀工艺刻蚀去除部分sab层的过程中，会同时对位于栅极结构(或者为任何其他存储结构)两侧的侧墙进行侧向刻蚀，进而在后续半导体制造工艺形成金属插塞ct的过程中会造成在侧墙与金属插塞ct之间出现如图1所示的缝隙或孔洞，一旦金属插塞ct靠近这种缝隙，tin在ct侧壁形成的不均匀，就会导致填充在ct中的六氟化钨会和硅衬底si或者存储结构或者栅极结构中的二氧化硅sio2材料发生火山反应，导致ct中的金属w的损耗，而这种w的损耗将最终引发存储器件flash区域出现上电问题，严重时最终导致flash功能失效的问题。


技术实现要素：

5.本发明的目的在于提供一种半导体器件其制备方法，以解决由于现有技术中在去除sab层时同时对侧墙进行侧向刻蚀造成的后续形成的金属插塞与侧墙之间出现缝隙或孔洞，进而造成填充在ct中的六氟化钨会和硅衬底si或者存储结构中的sio2材料发生火山反应，导致的ct中的金属w的损耗，而这种w的损耗将最终引发存储器件flash区域出现上电问题，严重时最终导致flash功能失效的问题。
6.第一方面，为解决上述技术问题，本发明提供了一种半导体器件的制造方法，至少可以包括如下步骤：
7.提供一半导体衬底，在所述半导体衬底上形成有存储结构以及位于存储结构两侧侧壁上的第一侧墙；
8.形成覆盖在所述存储结构的顶面和所述第一侧墙的表面上的侧墙保护层，并选择性去除部分所述侧墙保护层，以仅在所述第一侧墙的下端侧壁上保留预设高度的第二侧墙；
9.对包含有所述第二侧墙的半导体衬底进行后续工艺，以形成至少包含金属插塞在内的电学结构。
10.进一步的，所述第一侧墙可以为单层膜结构，或者可以为多层膜结构；当所述第一侧墙为单层膜结构时，所述第一侧墙的材料可以包括二氧化硅；当所述第一侧墙为多层膜结构时，所述第一侧墙可以为由氧化物层-氮化物层-氧化物层组成的ono堆叠结构。
11.进一步的，所述存储结构可以为单存储位结构或者可以为共享字线的双存储位结构，还或者可以为共享源线的双存储位结构。
12.进一步的，所述侧墙保护层的材料可以包括氮化硅。
13.进一步的，刻蚀去除所述侧墙保护层的工艺可以为主要包括各向异性刻蚀的干法刻蚀工艺。
14.进一步的，位于第一侧墙下端侧壁上的所述第二侧墙在沿垂直于所述半导体衬底的表面的方向的高度取值范围可以为
15.进一步的，形成的所述侧墙保护层的厚度取值范围可以为：
16.进一步的，对包含有所述第二侧墙的半导体衬底进行后续工艺的步骤，可以包括：
17.在所述半导体衬底的表面上形成金属硅化物阻挡层，并利用湿法刻蚀工艺去除部分所述金属硅化物阻挡层，以至少暴露出所述存储结构的顶面以及位于该存储结构两侧的半导体衬底的上表面。
18.进一步的，对包含有所述第二侧墙的半导体衬底进行后续工艺的步骤，还可以包括：
19.在所述半导体衬底上形成层间介质层，刻蚀所述层间介质层，以在所述层间介质层中形成用于电性外接所存储结构两侧所对应的半导体衬底所定义的源区和/漏区的开口，之后再在所述开口中填充金属钨以形成所述金属插塞。
20.第二方面，在基于与上述提供的所述半导体器件的制造方法相同的发明构思的情况下，本发明还提供了一种半导体器件，其具体可以为采用如上所述的半导体器件的制造方法制备而成的部分区域包含所述第二侧墙的半导体器件。
21.与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
22.在本发明提供的半导体器件的制造方法中，其通过在形成以及刻蚀去除存储结构、存储结构两侧侧壁上的侧墙(第一侧墙)、源区以及漏区表面上覆盖的金属硅化物阻挡层sab层之前，先至少在存储结构两侧侧壁上的第一侧墙的表面上形成一层一定厚度的侧墙保护层，然后再利用刻蚀工艺刻蚀去除部分所述侧墙保护层，从而仅在所述第一侧墙的下端侧壁上形成用于保护该部分第一侧墙的小侧墙(第二侧墙)，从而可以避免在后续sab刻蚀工艺中对所述第一侧墙的下端部分区域发生侧向刻蚀的问题。
23.并且，由于在所述小侧墙的保护下，后续半导体制造工艺形成金属插塞ct的过程中就不会造成在第一侧墙与金属插塞ct之间出现缝隙或孔洞的问题，进而进一步可以避免一旦金属插塞ct靠近这种缝隙或孔洞，tin在ct侧壁形成的不均匀造成的填充在ct中的六氟化钨会和硅衬底si或者存储结构或者栅极结构中的二氧化硅sio2材料发生火山反应，导致的ct中的金属w的损耗的问题，从而也即避免了这种w的损耗引起的存储器件flash区域出现上电，严重时导致flash功能失效的问题。
附图说明
24.图1为利用现有技术的方法形成的半导体器件中的存储结构侧墙下端存在缝隙问题的tem结构示意图；
25.图2为本发明一实施例中提供的一种半导体器件的制造方法的流程示意图；
26.图3a～图3b为本发明一实施例中的半导体器件的制造方法在其制备过程中的结构示意图；
27.图4为本发明一实施例中提供的存储结构251为共享字线的双存储位结构的结构示意图。
28.其中，附图标记如下：
29.100-半导体衬底；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110-第一侧墙；
30.120-第二侧墙；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
251-存储结构；
31.410-隧穿介质层；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
420-浮栅层；
32.430-栅间介质层430；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
440-控制栅层；
33.450-第三侧墙；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
460-栅介质层；
34.470-字线；
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
480-位线。
具体实施方式
35.承如背景技术所述，目前，在现有技术中，为了保护sram器件中并不需要形成金属硅化物的其他区域，通常在器件的栅极结构、源极以及漏极的顶部形成金属硅化物之前，会先形成一层金属硅化物阻挡(salicide block，sab)层，之后，在通过刻蚀-沉积等工艺在特定区域上形成所述金属硅化物。
36.然而，由于在现有技术中，由于在刻蚀去除栅极结构、源极以及漏极的表面上沉积的sab层的时候，通常采用湿法刻蚀工艺，因此，在基于各向同性刻蚀特性的湿法刻蚀工艺刻蚀去除部分sab层的过程中，会同时对位于栅极结构(或者为任何其他存储结构)两侧的侧墙进行侧向刻蚀，进而在后续半导体制造工艺形成金属插塞ct的过程中会造成在侧墙与金属插塞ct之间出现如图1所示的缝隙或孔洞，一旦金属插塞ct靠近这种缝隙，tin在ct侧壁形成的不均匀，就会导致填充在ct中的六氟化钨会和硅衬底si或者存储结构或者栅极结构中的二氧化硅sio2材料发生火山反应，导致ct中的金属w的损耗，而这种w的损耗将最终引发存储器件flash区域出现上电问题，严重时最终导致flash功能失效的问题。
37.基于此，本发明提供了一种的半导体器件及其制备方法，以解决由于现有技术中在去除sab层时同时对侧墙进行侧向刻蚀造成的后续形成的金属插塞与侧墙之间出现缝隙或孔洞，进而造成填充在ct中的六氟化钨会和硅衬底si或者存储结构中的sio2材料发生火山反应，导致的ct中的金属w的损耗，而这种w的损耗将最终引发存储器件flash区域出现上电问题，严重时最终导致flash功能失效的问题。
38.下面首先对本发明实施例提供的半导体器件的制造方法进行介绍，参考图2，图2为本发明实施例中提供的半导体器件的制造方法的流程示意图；如图2所示，本发明提供的一种半导体器件的制造方法至少可以包括如下步骤：
39.步骤s100，提供一半导体衬底，在所述半导体衬底上形成有存储结构以及位于存储结构两侧侧壁上的第一侧墙；
40.步骤s200，形成覆盖在所述存储结构的顶面和所述第一侧墙的表面上的侧墙保护层，并选择性去除部分所述侧墙保护层，以仅在所述第一侧墙的下端侧壁上保留预设高度的第二侧墙；
41.步骤s300，对包含有所述第二侧墙的半导体衬底进行后续工艺，以形成至少包含金属插塞在内的电学结构。
42.即，在本发明提供的半导体器件的制造方法中，其通过在形成以及刻蚀去除存储结构、存储结构两侧侧壁上的侧墙(第一侧墙)、源区以及漏区表面上覆盖的金属硅化物阻挡层sab层之前，先至少在存储结构两侧侧壁上的第一侧墙的表面上形成一层一定厚度的侧墙保护层，然后再利用刻蚀工艺刻蚀去除部分所述侧墙保护层，从而仅在所述第一侧墙的下端侧壁上形成用于保护该部分第一侧墙的小侧墙(第二侧墙)，从而可以避免在后续sab刻蚀工艺中对所述第一侧墙的下端部分区域发生侧向刻蚀的问题。
43.以下结合附图和具体实施例对本发明提出的半导体器件的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
44.如本技术和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
45.图3a～图3b为本发明一实施例中的半导体器件的制造方法在其制备过程中的结构示意图。
46.在步骤s100中，具体参考图3a所示，提供一半导体衬底100，而在所述半导体衬底100上可以至少形成有一个存储结构251以及位于该存储结构251两侧侧壁上的第一侧墙110。具体的，本发明上述所提出的半导体衬底100可以是本领域公知的任意合适的衬底材料，例如可以是以下所提到的材料中的至少一种：硅(si)、锗(ge)、锗硅(sige)、碳硅(sic)、碳锗硅(sigec)、砷化铟(inas)、砷化镓(gaas)、磷化铟(inp)或者其它iii/v化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)，或者还可以为双面抛光硅片(double side polishedwafers，dsp)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中半导体衬底100例如为硅晶圆。其中，所述第一侧墙110可以是单层膜结构也可以是双层以及多层膜结构，具体的，当所述第一侧墙110为单层膜结构时，所述第一侧墙110的材料可以为二氧化硅；当所述第一侧墙110为多层膜结构时，所述第一侧墙110可以为由氧化物层-氮化物层-氧化物层组成的ono堆叠结构。作为一种示例，在本发明实施例中，所述第一侧墙110可以为ono堆叠结构的多层膜结构。
47.需要说明的是，在本发明实施例中，所述存储结构251可以为单存储位结构或者可以为共享字线的双存储位结构，或者还可以为共享源线的双存储位结构。作为一种示例，本
发明所展示的图3a～图3b是在所述存储结构251为共享字线的双存储位结构的基础上进行本发明所提出的所述半导体器件的制造方法的形成的，其中，如图4所示可知，当图图3a～图3b中的所述存储结构251为共享字线的双存储位结构时，其具体可以包括半导体衬底100、隧穿介质层410、浮栅层420、栅间介质层430、控制栅层440、第三侧墙450、栅介质层460、字线470和位线480。
48.由图3a所示可知，当所述第一侧墙110为ono堆叠结构时，由于其含有二氧化硅层，因此，在后续步骤各向同性刻蚀特性的湿法刻蚀工艺刻蚀去除部分sab层的过程中，会同时对所述第一侧墙110下端的部分区域的所述ono堆叠结构中的二氧化硅进行侧向刻蚀，造成该部分区域第一侧墙110膜层的部分损失，进而引发背景技术中所介绍的后续一系列问题。基于此，本发明研究人员提出可以采用在n/pplus离子注入之后，且在sab膜层形成之前，可以先在图3a所示的结构的表面上形成一层如下步骤s200所述的保护层，进而达到本发明所要实现的技术效果，具体介绍详见如下实施例。
49.在步骤s200中，具体参考图3b所示，形成覆盖在所述存储结构251的顶面和所述第一侧墙110的表面上的侧墙保护层(未图示)，并选择性去除部分所述侧墙保护层(未图示)，以仅在所述第一侧墙110的下端侧壁上保留预设高度的第二侧墙120。作为一种示例，所述第二侧墙120的材料可以为氮化硅，当然还可以为其他材料，但是在本发明中优选考虑该材料为氮化硅。
50.在本实施例中，可以在形成如图3a所示的器件结构之后，可以利用沉积工艺，在所述半导体衬底100表面上形成的所述存储结构251的顶面上、所述第一侧墙110的表面上以及图示中其他表面出的半导体衬底100的表面上形成一层厚度范围为的氮化硅，示例性的，所述作为侧墙保护层的氮化硅的厚度可以为硅，示例性的，所述作为侧墙保护层的氮化硅的厚度可以为或具体该氮化硅的厚度可以根据实际情况进行动态调整。
51.之后，再利用主要为各向异性刻蚀的干法刻蚀对所述材料为氮化硅的侧墙保护层进行刻蚀，从而形成如图3b所述的第二侧墙120，其中，位于第一侧墙110下端侧壁上的所述第二侧墙120在沿垂直于所述半导体衬底100的表面的方向的高度范围可以为示例性的，所述第二侧墙120在沿垂直于所述半导体衬底100的表面的方向的高度具体可以为的高度具体可以为等。优选的，在本发明实施例中，所述第二侧墙120的厚度首选当然，其厚度也可以根据实际情况进行动态调整。
52.在步骤s300中，具体参考图3b所示，对包含有所述第二侧墙120的半导体衬底100进行后续工艺，以形成至少包含金属插塞在内的电学结构。
53.在本实施例中，在形成了所述用于保护所述第一侧墙110下端底部的第二侧墙120的步骤之后，就可以采用沉积和刻蚀工艺形成sab层，去除sab层，形成ild氮化硅层，在ild氮化硅层中形成用于沉积金属构成金属插塞ct的开口，以及向所述开口中沉积金属材料，例如，六氟化钨等步骤的过程。
54.示例性的，在本发明实施例中其具体公开了一种在对包含有所述第二侧墙120的半导体衬底100进行后续工艺的步骤，具体如下：
55.步骤s301，在所述半导体衬底100的表面上形成金属硅化物阻挡层(未图示)，并利用湿法刻蚀工艺去除部分所述金属硅化物阻挡层，以至少暴露出所述存储结构251的顶面以及位于该存储结构251两侧的半导体衬底100的上表面。
56.更进一步的，对包含有所述第二侧墙120的半导体衬底100进行后续工艺的步骤，还可以包括：
57.步骤s3012，在所述半导体衬底上形成层间介质层，刻蚀所述层间介质层，以在所述层间介质层中形成用于电性外接所存储结构两侧所对应的半导体衬底所定义的源区和/漏区的开口，之后再在所述开口中填充金属钨以形成所述金属插塞ct。由于步骤s301和步骤s302所涉及的半导体工艺过程为现有技术，在此本发明将不做具体限定和描述。
58.此外，在基于与上述提供的所述半导体器件的制造方法相同的发明构思的情况下，本发明还提供了一种半导体器件，其具体可以为采用如上所述的半导体器件的制造方法制备而成的部分区域包含所述第二侧墙的半导体器件，对此具体参考上述图2和图3a～图3b所对应的实施例，在此不再做具体描述。
59.综上所述，本发明提供的半导体器件的制造方法中，其通过在形成以及刻蚀去除存储结构、存储结构两侧侧壁上的侧墙(第一侧墙)、源区以及漏区表面上覆盖的金属硅化物阻挡层sab层之前，先至少在存储结构两侧侧壁上的第一侧墙的表面上形成一层一定厚度的侧墙保护层，然后再利用刻蚀工艺刻蚀去除部分所述侧墙保护层，从而仅在所述第一侧墙的下端侧壁上形成用于保护该部分第一侧墙的小侧墙(第二侧墙)，从而可以避免在后续sab刻蚀工艺中对所述第一侧墙的下端部分区域发生侧向刻蚀的问题。
60.并且，由于在所述小侧墙的保护下，后续半导体制造工艺形成金属插塞ct的过程中就不会造成在第一侧墙与金属插塞ct之间出现缝隙或孔洞的问题，进而进一步可以避免一旦金属插塞ct靠近这种缝隙或孔洞，tin在ct侧壁形成的不均匀造成的填充在ct中的六氟化钨会和硅衬底si或者存储结构或者栅极结构中的二氧化硅sio2材料发生火山反应，导致的ct中的金属w的损耗的问题，从而也即避免了这种w的损耗引起的存储器件flash区域出现上电，严重时导致flash功能失效的问题。
61.需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
62.还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
63.此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以
最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。