一种半导体结构及其制造方法与流程

技术特征：
1.一种半导体结构的制造方法，其特征在于，包括：提供衬底，所述衬底包括阵列区、外围区以及位于所述阵列区和所述外围区之间的过渡区；刻蚀位于所述阵列区的所述衬底，在所述阵列区形成第一沟槽结构，所述第一沟槽结构在所述衬底内限定出彼此分离的多个第一有源区以及位于所述过渡区和所述外围区中的初始有源区，所述多个第一有源区中的至少部分第一有源区与位于所述过渡区的所述初始有源区接触；刻蚀位于所述过渡区的所述初始有源区，在所述过渡区靠近所述外围区的一侧形成第二沟槽，所述过渡区靠近所述阵列区的一侧的未被刻蚀的所述初始有源区作为有源框架与所述至少部分第一有源区保持接触。2.根据权利要求1所述的制造方法，其特征在于，刻蚀位于所述阵列区的所述衬底，包括：在所述衬底上形成第一图案化掩膜层，所述第一图案化掩膜层包括位于所述阵列区及至少部分所述过渡区上的多个掩膜图形；在所述衬底上形成第一填充层，所述第一填充层覆盖所述第一图案化掩膜层、所述过渡区和所述外围区，并填充相邻的所述掩膜图形之间的间隙；在所述第一填充层上形成阻挡层，所述阻挡层覆盖所述过渡区和所述外围区；以所述第一图案化掩膜层和所述阻挡层为掩膜刻蚀所述第一填充层和所述衬底，将所述第一图案化掩膜层的未被所述阻挡层覆盖的掩膜图形转移至位于所述阵列区的所述衬底，以在所述阵列区形成所述第一沟槽结构以及所述第一有源区。3.根据权利要求2所述的制造方法，其特征在于，在所述衬底上形成第一图案化掩膜层，包括：在所述衬底上形成第一掩膜层，所述第一掩膜层覆盖所述阵列区、所述过渡区和所述外围区；刻蚀所述第一掩膜层以形成第一初始图案化掩膜层，所述第一初始图案化掩膜层包括位于所述阵列区及至少部分所述过渡区上的多个沿同一方向延伸的条状结构；在所述衬底上形成第二填充层，所述第二填充层覆盖所述条状结构、所述过渡区和所述外围区，并填充相邻的所述条状结构之间的间隙；在所述第二填充层上形成第二图案化掩膜层，所述第二图案化掩膜层包括至少位于所述阵列区的多个开口，所述开口在垂直于所述衬底上表面的方向上的投影与所述条状结构在垂直于所述衬底上表面的方向上的投影部分重叠；以所述第二图案化掩膜层为掩膜刻蚀所述第二填充层和所述第一初始图案化掩膜层，将所述条状结构断开为多个分立的所述掩膜图形，以形成所述第一图案化掩膜层。4.根据权利要求3所述的制造方法，其特征在于，刻蚀所述第一掩膜层以形成第一初始图案化掩膜层，包括：在所述第一掩膜层上形成第一牺牲掩膜层，在所述第一牺牲掩膜层上形成第二牺牲掩膜层；刻蚀所述第二牺牲掩膜层形成多个沿同一方向延伸的第一牺牲层；形成多个第一间隔物层，所述第一间隔物层覆盖所述第一牺牲层的侧壁；
去除所述第一牺牲层，以所述第一间隔物层为掩膜刻蚀所述第一牺牲掩膜层，形成多个沿同一方延伸的第二牺牲层；形成多个第二间隔物层，所述第二间隔物层覆盖所述第二牺牲层的侧壁；去除所述第二牺牲层，以所述第二间隔物层为掩膜刻蚀所述第一掩膜层，形成所述第一初始图案化掩膜层。5.根据权利要求3所述的制造方法，其特征在于，在所述第二填充层上形成第二图案化掩膜层，包括：在所述第二填充层上形成第二掩膜层，在所述第二掩膜层上形成第三掩膜层；在所述第三掩膜层上形成多个第三间隔物层以及填充相邻所述第三间隔物层之间的间隙的第三填充层；所述第三间隔物层沿第一方向延伸；在所述第三填充层和所述第三间隔物层上形成多个第四间隔物层，所述第四间隔物层沿与所述第一方向相交的第二方向延伸；以所述第四间隔物层和所述第三间隔物层为掩膜刻蚀所述第二掩膜层，以形成所述第二图案化掩膜层。6.根据权利要求1-5中的任一项所述的制造方法，其特征在于，所述第一沟槽结构包括第一子沟槽和第二子沟槽，且在垂直于所述第一有源区的延伸方向的方向上，所述第一子沟槽的宽度大于所述第二子沟槽的宽度；在刻蚀位于所述过渡区的所述初始有源区之前，所述方法还包括：形成第一绝缘层，所述第一绝缘层覆盖所述第一子沟槽的内表面并填充所述第二子沟槽；形成第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层并充满所述第一子沟槽。7.根据权利要求6所述的制造方法，其特征在于，在刻蚀位于所述过渡区的所述初始有源区的同一步骤中，所述方法还包括：刻蚀位于所述外围区的所述初始有源区，在所述外围区形成第三沟槽，所述第三沟槽将所述外围区的所述初始有源区限定为彼此分离的多个第二有源区。8.根据权利要求7所述的制造方法，其特征在于，形成所述第二沟槽和所述第三沟槽，包括：在所述衬底上形成掩膜叠层，所述掩膜叠层覆盖所述阵列区、所述过渡区和所述外围区；在所述掩膜叠层上形成第三图案化掩膜层；以所述第三图案化掩膜层为掩膜刻蚀所述掩膜叠层和所述初始有源区，将所述第三图案化掩膜层的图案转移至所述初始有源区，以在所述过渡区和所述外围区分别形成所述第二沟槽和所述第三沟槽。9.根据权利要求7所述的制造方法，其特征在于，在形成所述第二沟槽和所述第三沟槽之后，所述方法还包括：形成第三绝缘层，所述第三绝缘层覆盖所述第二沟槽和所述第三沟槽的内表面；形成第四绝缘层，所述第四绝缘层覆盖所述第三绝缘层；形成第五绝缘层，所述第五绝缘层覆盖所述第四绝缘层并充满所述第二沟槽和所述第三沟槽。
10.根据权利要求9所述的制造方法，其特征在于，所述第三绝缘层的厚度大于位于所述第一子沟槽中的所述第一绝缘层的厚度。11.一种半导体结构，其特征在于，包括：衬底，所述衬底包括阵列区、外围区以及位于所述阵列区和所述外围区之间的过渡区；位于所述衬底内的第一沟槽结构，所述第一沟槽结构位于所述阵列区并在所述衬底内限定出彼此分离的多个第一有源区；位于所述衬底内的有源框架，所述有源框架位于所述过渡区靠近所述阵列区的一侧，且与所述多个第一有源区中的至少部分第一有源区接触；位于所述衬底内的第二沟槽，所述第二沟槽位于所述过渡区靠近所述外围区的一侧；位于所述衬底内的第三沟槽，所述第三沟槽位于所述外围区并在所述衬底内限定出彼此分离的多个第二有源区。12.根据权利要求11所述的半导体结构，其特征在于，所述第一沟槽结构包括第一子沟槽和第二子沟槽，且在垂直于所述第一有源区的延伸方向的方向上，所述第一子沟槽的宽度大于所述第二子沟槽的宽度；所述半导体结构还包括：第一绝缘层，所述第一绝缘层覆盖所述第一子沟槽的内表面并填充所述第二子沟槽；第二绝缘层，所述第二绝缘层覆盖所述第一绝缘层并充满所述第一子沟槽。13.根据权利要求12所述的半导体结构，其特征在于，所述第一子沟槽的深度大于所述第二子沟槽的深度。14.根据权利要求12所述的半导体结构，其特征在于，所述第二沟槽和所述第三沟槽中任一者的深宽比小于所述第一子沟槽和所述第二子沟槽中任一者的深宽比。15.根据权利要求12所述的半导体结构，其特征在于，所述半导体结构还包括：第三绝缘层，所述第三绝缘层覆盖所述第二沟槽和所述第三沟槽的内表面；第四绝缘层，所述第四绝缘层覆盖所述第三绝缘层；第五绝缘层，所述第五绝缘层覆盖所述第四绝缘层并充满所述第二沟槽和所述第三沟槽。16.根据权利要求15所述的半导体结构，其特征在于，所述第三绝缘层的厚度大于所述第一绝缘层的厚度。

技术总结
本公开实施例公开了一种半导体结构及其制造方法，所述制造方法包括：提供衬底，所述衬底包括阵列区、外围区以及位于所述阵列区和所述外围区之间的过渡区；刻蚀位于所述阵列区的所述衬底，在所述阵列区形成第一沟槽结构，所述第一沟槽结构在所述衬底内限定出彼此分离的多个第一有源区以及位于所述过渡区和所述外围区中的初始有源区，所述多个第一有源区中的至少部分第一有源区与位于所述过渡区的所述初始有源区接触；刻蚀位于所述过渡区的所述初始有源区，在所述过渡区靠近所述外围区的一侧形成第二沟槽，所述过渡区靠近所述阵列区的一侧的未被刻蚀的所述初始有源区作为有源框架与所述至少部分第一有源区保持接触。架与所述至少部分第一有源区保持接触。架与所述至少部分第一有源区保持接触。


技术研发人员：李春晓 邓宗伟
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2022.10.20
技术公布日：2022/11/18