半导体装置、半导体装置封装和其制造方法与流程

1.本公开大体上涉及一种半导体装置、半导体装置封装以及一种制造半导体装置封装的方法。


背景技术：

2.随着电子行业的快速发展以及半导体制程技术的进步，半导体芯片与较多的电子部件集成以实现改良的电气性能和额外功能。因此，电子部件可嵌入衬底中以减小封装的大小，从而大量电子部件可集成到封装中。


技术实现要素：

3.在一或多个实施例中，一种半导体装置包含电子部件和第一保护层。所述电子部件包含突出到所述电子部件的第一表面之外的第一导电衬垫。所述第一保护层覆盖所述第一导电衬垫的外部表面。所述电子部件的所述第一表面从所述第一保护层暴露。
4.在一或多个实施例中，一种半导体装置封装包含衬底、电子部件和填充材料。所述衬底界定腔。所述电子部件安置于所述腔中。所述电子部件包含导电衬垫。所述填充材料在所述腔中。所述填充材料和所述导电衬垫通过元件分隔开。
5.在一或多个实施例中，一种半导体装置封装包含衬底、电子部件、保护层和第一电路层。所述电子部件嵌入所述衬底中。所述电子部件包含导电衬垫。所述保护层嵌入所述衬底中且覆盖所述导电衬垫的外部表面。所述第一电路层在所述衬底上且与所述保护层间隔开。所述第一电路层电连接到所述电子部件。
附图说明
6.当结合附图阅读以下详细描述时，会从中最好地理解本公开的各方面。应注意，各种特征可能未按比例绘制，且各种特征的尺寸可能为了论述的清楚起见而任意增大或减小。
7.图1说明根据本公开的一些实施例的半导体装置封装的横截面图；
8.图2a说明根据本公开的一些实施例的半导体装置封装的一部分的俯视图；
9.图2b说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图；
10.图2c说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图；
11.图3说明根据本公开的一些实施例的半导体装置封装的横截面图；
12.图4a说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图；
13.图4b说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图；
14.图4c说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图；
15.图4d说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图；
16.图5说明根据本公开的一些实施例的半导体装置封装的横截面图；
17.图6说明根据本公开的一些实施例的半导体装置封装的横截面图；
18.图7a、图7b、图7c、图7d、图7e、图7f、图7g、图7h、图7i、图7j、图7k和图7l说明根据本公开的一些实施例的制造半导体装置封装的方法中的各种操作；以及
19.图8a、图8b、图8c、图8d、图8e、图8f和图8g说明根据本公开的一些实施例的制造半导体装置封装的方法中的各种操作。
20.贯穿各图和详细描述使用共同参考标号以指示相同或类似元件。根据以下结合附图作出的详细描述，本公开将更加显而易见。
具体实施方式
21.图1说明根据本公开的一些实施例的半导体装置封装1的横截面图。半导体装置封装1包含衬底10、电子部件100、保护层210和220、填充材料300、导电通孔410和420以及电路层500和510。
22.衬底10具有上表面10a和与上表面10a相对的底部表面10b。衬底10可由介电材料或绝缘材料形成或包含介电材料或绝缘材料。衬底10可包含例如印刷电路板，例如纸基的铜箔层合物、复合铜箔层合物，或聚合物浸渍的玻璃纤维基的铜箔层合物。衬底10可以是核心衬底(core substrate)、无核心衬底(coreless substrate)或其它合适的衬底。衬底10可界定至少一个贯穿孔10h。至少一个互连通孔13可安置在贯穿孔10h中。互连通孔13可包含基底导电层131和绝缘材料132。在一些实施例中，基底导电层131安置或形成于贯穿孔10h的侧壁上，且界定贯穿孔10h内的中心贯穿孔。在一些实施例中，绝缘材料132填充由基底导电层131界定的中心贯穿孔。在一些其它实施例中，可省略绝缘材料132，且可在贯穿孔10h中填充块状导电材料以形成互连通孔。在一些实施例中，互连通孔13还可包含分别安置在衬底10的上表面10a和底部表面10b上且电连接到基底导电层131的上导电衬垫13a和底部导电衬垫13b。
23.在一些实施例中，衬底10可界定至少一个腔10c。在一些实施例中，腔10c可以是穿透衬底10的贯穿腔或贯穿孔。在一些其它实施例中，腔10c可以是从上表面10a凹入而不穿透衬底10的凹部。
24.电子部件100可嵌入衬底10中。在一些实施例中，电子部件100安置在腔10c中。电子部件100可低于衬底10的上表面10a、与所述上表面齐平或高于所述上表面。电子部件100可包含无源部件(passive component)，例如电容器、电阻器、电感器或其组合。半导体装置封装1可包含嵌入衬底10中或安置在腔10c中的一或多个电子部件100，且电子部件100的数目可根据实际应用而改变。
25.电子部件100具有表面101(也称为“上表面”)和与表面101相对的表面102(也称为“底部表面”)。在一些实施例中，电子部件100可包含至少一个导电衬垫110(也称为“上部电极”)。在一些实施例中，导电衬垫110突出到电子部件100的表面101之外。在一些实施例中，电子部件100还可包含至少一个导电衬垫120(也称为“底部电极”)。在一些实施例中，导电衬垫120突出到电子部件100的表面102之外。在一些实施例中，导电衬垫110和120可以是或可包含金(au)、银(ag)、铝(al)、铜(cu)或其合金。
26.在一些实施例中，保护层210覆盖导电衬垫110的外部表面。电子部件100的导电衬垫110的外部表面可包含突出到电子部件100的表面101之外的上表面111和侧面112。在一些实施例中，电子部件100的表面101从保护层210暴露。在一些实施例中，保护层210与电子
部件100的导电衬垫110的外部表面(例如，上表面111和侧面112)共形。在一些实施例中，保护层210界定暴露导电衬垫110的一部分的开口210c。在一些实施例中，保护层210嵌入衬底10中。
27.在一些实施例中，保护层210具有大体上均匀的厚度。在一些实施例中，保护层210的厚度t1可为约0.1μm到约0.3μm。在一些实施例中，导电衬垫110的外部表面(例如，上表面111和侧面112)的平均表面粗糙度ra可为约1.2μm到约2.5μm。在一些实施例中，导电衬垫110的外部表面(例如，上表面111和侧面112)的平均表面粗糙度ra可为约1.3μm到约1.8μm。在一些实施例中，保护层210包含有机金属保护层。在一些实施例中，保护层210包含有机金属络合物(organometallic complex)。在一些实施例中，保护层210由一或多种有机金属络合物形成。在一些实施例中，所述有机金属络合物可包含cu咪唑络合物(cu-imidazole complex)。在一些实施例中，保护层210包含有机可焊性保护剂(organic solderability preservative，osp)材料。在一些实施例中，导电衬垫110和保护层210的有机金属络合物包含相同的金属。举例来说，导电衬垫110和保护层210的有机金属络合物均包含cu。可通过x射线光电子能谱(xps)、电子顺磁共振(epr)等来标识保护层210(或有机金属保护层)的组合物与金属氧化物层的组合物的特性差异。举例来说，xps和epr可表征保护层210中金属的配位环境。
28.在一些实施例中，保护层220覆盖导电衬垫120的外部表面。电子部件100的导电衬垫120的外部表面可包含突出到电子部件100的表面102之外的上表面121和侧面122。在一些实施例中，电子部件100的表面102从保护层220暴露。在一些实施例中，保护层220与电子部件100的导电衬垫120的外部表面(例如，上表面121和侧面122)共形。在一些实施例中，保护层220界定暴露导电衬垫120的一部分的开口220c。在一些实施例中，保护层220嵌入衬底10中。
29.在一些实施例中，保护层220具有大体上均匀的厚度。在一些实施例中，保护层220的厚度t2可为约0.1μm到约0.3μm。在一些实施例中，导电衬垫120的外部表面(例如，上表面121和侧面122)的平均表面粗糙度ra可为约1.2μm到约2.5μm。在一些实施例中，导电衬垫120的外部表面(例如，上表面121和侧面122)的平均表面粗糙度ra可为约1.3μm到约1.8μm。在一些实施例中，保护层220包含有机金属保护层。在一些实施例中，保护层220包含有机金属络合物。在一些实施例中，保护层220由一或多种有机金属络合物形成。在一些实施例中，所述有机金属络合物可包含cu咪唑络合物。在一些实施例中，保护层220包含有机可焊性保护剂(osp)材料。在一些实施例中，导电衬垫120和保护层220的有机金属络合物包含相同的金属。举例来说，导电衬垫120和保护层220的有机金属络合物均包含cu。在一些实施例中，电子部件100结合保护层210和/或220形成半导体装置封装1的半导体装置。
30.填充材料300可安置或形成于包封电子部件100的腔10c中。填充材料300可包封电子部件100的侧壁。填充材料300还可包封电子部件100的表面101和表面102。填充材料300可部分包封导电衬垫110和120。在一些实施例中，填充材料300和导电衬垫110通过元件g1分隔开。在一些实施例中，将填充材料300与导电衬垫110分隔开的元件g1包含填充材料300与导电衬垫110之间的间隙中的保护层210。在一些实施例中，保护层210的厚度t1可以是填充材料300与导电衬垫110之间的间隙的间隔或距离。在一些实施例中，填充材料300和导电衬垫120通过元件g2分隔开。在一些实施例中，将填充材料300与导电衬垫210分隔开的元件
g2包含间隙中的保护层220。填充材料300可包含树脂(例如，环氧树脂)、油墨(例如，味之素(ajinomoto)堆积膜(abf)油墨)、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或材料，或其组合。填充材料300可不具有填料。替代地，填充材料300可具有大小为1-2微米或更小的填料。
31.导电通孔410可位于导电衬垫110的上表面111上。在一些实施例中，导电通孔410穿透保护层210。在一些实施例中，导电通孔410的上表面411可从填充材料300暴露，且导电通孔410的底部表面412可直接或物理接触导电衬垫110。在一些实施例中，将填充材料300与导电衬垫110分隔开的元件g1接触导电通孔410的一部分。在一些实施例中，保护层210直接接触或物理接触导电通孔410。在一些实施例中，导电通孔410与填充材料300之间的界面以及导电通孔410与保护层210之间的界面形成连续表面。
32.导电通孔420可位于导电衬垫120的上表面121上。在一些实施例中，导电通孔420穿透保护层220。在一些实施例中，导电通孔420的一部分接触元件g2。在一些实施例中，保护层220直接接触或物理接触导电通孔420。在一些实施例中，导电通孔420与填充材料300之间的界面以及导电通孔420与保护层220之间的界面形成连续表面。在一些实施例中，导电通孔410和420可以是或可包含au、ag、al、cu或其合金。
33.电路层500可安置在衬底10上。在一些实施例中，电路层500安置在衬底10的上表面10a上，且与保护层210间隔开。在一些实施例中，电路层500电连接到电子部件100。在一些实施例中，导电通孔410穿透保护层210，且将电路层500电连接到电子部件100的导电衬垫110。在一些实施例中，电路层500可包含衬底级电路层，其为具有较宽线宽/线距(l/s)的低密度电路层。举例来说，电路层500的l/s可等于或大于约10μm/约10μm。
34.电路层510可安置在衬底10上。在一些实施例中，电路层510安置在衬底10的底部表面10b上，且与保护层220间隔开。在一些实施例中，电路层510电连接到电子部件100。在一些实施例中，导电通孔420穿透保护层220以将电路层510电连接到电子部件100的导电衬垫120。在一些实施例中，电路层510可包含衬底级电路层，其为具有较宽l/s的低密度电路层。举例来说，电路层510的l/s可等于或大于约10μm/约10μm。在一些实施例中，电路层500和510可以是或可包含au、ag、al、cu或其合金。
35.根据本公开的一些实施例，在导电衬垫110和120被保护层210和220覆盖的情况下，可有效防止电子部件100的导电衬垫在包封前因暴露于空气或外部环境的污染和/或氧化。因此，由导电衬垫110和120提供的电连接以及半导体装置封装1的可靠性可相对令人满意。另外，导电衬垫110和120的外观不会被污染物和/或原生氧化物(native oxide)污染，因此取放装置(pick and place device)可正确辨识电子部件100，由此可改进电子部件100在制造过程期间的取放准确性。
36.此外，根据本公开的一些实施例，由于保护层210和220是在将电子部件100并入半导体装置封装1之前而非在将电子部件100并入半导体装置封装1之后形成于导电衬垫110和120上，因此在将电子部件100连接到衬底10之后，可省略将污染物和/或原生氧化物从导电衬垫110和120清除的操作步骤。因此，可避免由于导电衬垫被其它部件部分地覆盖而引起的部件脱落、部件移离预定位置以及导电衬垫未完全清洁的问题。
37.另外，根据本公开的一些实施例，保护层210和220可以是或可包含有机金属保护层，此类有机金属特性使得保护层210和220相对容易发生热分解，因此可相对容易地形成
穿透保护层210和220的穿通孔，例如可通过热处理形成。举例来说，穿通孔可通过相对低温的热处理形成，因此可降低成本，且可防止因高温操作引起的对现有结构和/或中间封装结构的部件的可能损坏。此外，例如，可在用于形成穿透填充材料300的穿通孔的相同操作步骤中一起形成穿透保护层210和220的穿通孔，因此可进一步简化制造过程。
38.图2a说明根据本公开的一些实施例的半导体装置封装的一部分的俯视图。在一些实施例中，图2a说明图1中的半导体装置封装1的部分2的俯视图。
39.在一些实施例中，导电通孔410可具有渐缩结构，其包含具有不同大小的开口410a和开口410b。在一些实施例中，开口410a的大小或投影面积大于开口410b的大小或投影面积。在一些实施例中，开口410a界定导电通孔410的上表面411。在一些实施例中，开口410b在保护层210的开口210c上方。在一些实施例中，保护层210的开口210c界定导电通孔410的底部表面412。在一些实施例中，导电通孔410的底部表面412具有不规则形状。在一些实施例中，导电通孔410的底部表面412被元件g1翼侧包围(outflanked)，所述元件将填充材料300与导电衬垫110分隔开。在一些实施例中，导电通孔410的底部表面412被元件g1包围。在一些实施例中，保护层210包围导电通孔410的一部分。在一些实施例中，保护层210界定暴露导电衬垫110的一部分的开口210c。在一些实施例中，保护层210的开口210c具有不规则形状。在一些实施例中，开口210c可通过保护层210的有机金属组合物的热分解形成，且因此开口210c可形成为不规则形状。
40.在一些实施例中，从俯视角度看，保护层210的投影与导电通孔410的外围区域的投影重叠。在一些实施例中，保护层210包围导电通孔410的侧面413。在一些实施例中，保护层210的投影与导电通孔410的侧面413的投影的一部分重叠。在一些实施例中，保护层210的投影与导电通孔410的底部表面412的投影的一部分重叠。在一些实施例中，从俯视角度看，保护层210的开口210c的轮廓(或外廓)的一部分位于导电通孔410的开口410b的外部，且从俯视角度看，保护层210的开口210c的轮廓(或外廓)的一部分位于导电通孔410的开口410b的内部。在一些实施例中，从俯视角度看，保护层210的开口210c的一部分超出或突出导电通孔410的开口410b之外，而从俯视角度看，导电通孔410的开口410b的一部分不与保护层210的开口210c重叠。
41.图2b说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图。在一些实施例中，图2b说明半导体装置封装1的部分2沿着图1中的横截面线2a-2a'的横截面图。
42.在一些实施例中，导电通孔410的底部部分410b接触元件g1。在一些实施例中，开口410b界定导电通孔410的底部部分410b与导电通孔410的其余部分之间的界面。在一些实施例中，导电通孔410的底部部分410b的至少一部分从导电通孔410的侧面413凹入。在一些实施例中，导电通孔410包含接触电子部件100的导电衬垫110的阶梯式结构。在一些实施例中，导电通孔410的底部部分410b具有阶梯式结构。在一些实施例中，导电通孔410的阶梯式结构包含底部部分410b。
43.图2c说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图。在一些实施例中，图2c说明图1中的半导体装置封装1的部分2的横截面图。
44.在一些实施例中，导电通孔410的底部部分410b的至少一部分突出到导电通孔410的侧面413之外。在一些实施例中，导电通孔410的底部部分410b直接接触或物理接触填充材料300。在一些实施例中，导电通孔410包含接触电子部件100的导电衬垫110的阶梯式结
构。在一些实施例中，导电通孔410的阶梯式结构包含底部部分410b。在一些实施例中，导电通孔410的底部部分410b的至少一部分与保护层210的开口210c共形。在一些实施例中，参考图2a，当导电通孔410的底部表面412具有不规则形状时，导电通孔410的底部部分410b的至少一部分相应地具有不规则形状。
45.图3说明根据本公开的一些实施例的半导体装置封装3的横截面图。半导体装置封装3类似于图1中的半导体装置封装1，不同之处在于，例如，半导体装置封装3还包含介电层310和320。
46.在一些实施例中，介电层310和320分别在衬底10的上表面10a和底部表面10b上。在一些实施例中，介电层310和320在填充材料300上。在一些实施例中，介电层310和320分别在填充材料300的表面300a和表面300b上。在一些实施例中，导电通孔410穿透介电层310和填充材料300以接触电子部件100的导电衬垫110。在一些实施例中，导电通孔420穿透介电层320以接触电子部件100的导电衬垫120。在一些实施例中，介电层320和导电衬垫120通过元件g2分隔开。在一些实施例中，将介电层320与导电衬垫120分隔开的元件g2包含介电层320与导电衬垫120之间的间隙中的保护层220。在一些实施例中，保护层220的厚度t2可以是介电层320与导电衬垫120之间的间隙的间隔或距离。在一些实施例中，介电层310和320各自包含介电层合物。所述介电层合物可以是或包含双马来酰亚胺三嗪(bt)层合物、abf层合物等。介电层合物可包含填料或玻璃纤维。举例来说，介电层310和320可以是包含填料的abf层合物。
47.图4a说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图。在一些实施例中，图4a说明图3中的半导体装置封装3的部分4的横截面图。在一些实施例中，图4a中的结构类似于图2b中的结构，不同之处在于，例如，导电通孔410穿透介电层310和填充材料300以接触导电衬垫110。
48.图4b说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图。在一些实施例中，图4b说明图3中的半导体装置封装3的部分4的横截面图。在一些实施例中，图4b中的结构类似于图2c中的结构，不同之处在于，例如，导电通孔410穿透介电层310和填充材料300以接触导电衬垫110。
49.图4c说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图。在一些实施例中，图4c说明图3中的半导体装置封装3的部分4的横截面图。
50.在一些实施例中，导电通孔410包含阶梯式结构。在一些实施例中，导电通孔410的阶梯式结构的阶梯式表面410s大体上与填充材料300和介电层310之间的界面300s共面。在一些实施例中，导电通孔410的阶梯式结构的阶梯式表面410s直接接触或物理接触填充材料300。在一些实施例中，填充材料300和介电层310可由不同材料形成或包含不同材料，具有不同的导热能力，和/或包含不同量的填料。由于材料和/或特性的不同，填充材料300和介电层310具有不同的能量吸收能力，且因此具有不同的分解特性(例如，热分解速率)，从而形成所述阶梯式结构。在一些实施例中，导电通孔410的阶梯式结构可通过对填充材料300和介电层310的多次激光钻孔操作形成。可利用不同参数，例如施加不同能量、在不同温度下等等，执行多次激光钻孔操作，从而对填充材料300和介电层310施加不同影响，由此形成阶梯式结构。在一些实施例中，如图4a或图4b所说明，导电通孔410还可包含从导电通孔410的侧面413凹入或突出的底部部分410b(图4c中未展示)。
51.图4d说明根据本公开的一些实施例的半导体装置封装的一部分的横截面图。在一些实施例中，图4d说明图3中的半导体装置封装3的部分4的横截面图。
52.在一些实施例中，导电通孔410包含阶梯式结构。在一些实施例中，导电通孔410的阶梯式结构的阶梯式表面410s大体上与填充材料300和介电层310之间的界面30s共面。在一些实施例中，导电通孔410的阶梯式结构的阶梯式表面410s直接接触或物理接触介电层310。在一些实施例中，填充材料300和介电层310可由不同材料形成或包含不同材料、具有不同的导热能力，和/或包含不同量的填料。由于材料和/或特性的不同，填充材料300和介电层310具有不同的能量吸收能力，且因此具有不同的分解特性(例如，热分解速率)，从而形成所述阶梯式结构。在一些实施例中，如图4a或图4b所说明，导电通孔410还可包含从导电通孔410的侧面413凹入或突出的底部部分410b(图4c中未展示)。
53.图5说明根据本公开的一些实施例的半导体装置封装5的横截面图。半导体装置封装5类似于图1中的半导体装置封装1，且下文描述所述半导体装置封装之间的差异。
54.半导体装置封装5还可包含安置在衬底10的底部表面10b上且电连接到电路层510的底部重新分布层(rdl)16。底部rdl 16可包含彼此堆叠的一或多个布线层16a和一或多个介电层16b。底部rdl 16的l/s可大体上等于或大于电路层500的l/s。在一些实施例中，底部rdl 16包含衬底级rdl，其为具有较宽l/s的低密度rdl。举例来说，底部rdl 16的l/s可等于或大于约10μm/约10μm。布线层16a可以是或可包含au、ag、al、cu或其合金。介电层16b可包含有机介电层，例如bt层合物，且所述bt层合物可包含玻璃纤维。bt层合物可用作底部rdl 16的增强层。
55.在一些实施例中，例如焊球的一或多个电导体17可安置在底部rdl 16上且电连接到所述底部rdl以促进外部电连接。举例来说，电导体17还可接合到电路板，例如印刷电路板(pcb)等。
56.半导体装置封装5还可包含安置在衬底10的上表面10a上且电连接到电路层500的上rdl 18。上rdl 18可包含彼此堆叠的一或多个布线层18a和一或多个介电层18b1和18b2。上rdl 18的l/s可大体上等于或大于电路层510的l/s。在一些实施例中，上rdl 18包含衬底级rdl，其为具有较宽l/s的低密度rdl。举例来说，上rdl 18的l/s可等于或大于约10μm/约10μm。布线层18a可以是或可包含au、ag、al、cu或其合金。介电层18b1可包含有机介电层，例如bt层合物，且所述bt层合物可包含玻璃纤维。bt层合物可用作上rdl 18的增强层。介电层18b2可包含abf，且所述abf可不含玻璃纤维。
57.半导体装置封装5还可包含在衬底10的上表面10a上的电路层600。在一些实施例中，电路层600电连接到电路层500。在一些实施例中，电路层600可包含彼此堆叠的至少一个导电布线图案610和至少一个介电层620。在一些实施例中，导电布线图案610可包含多个导电通孔600v。导电通孔600v可具有倒梯形横截面形状。最底部的导电布线图案610可从最底部介电层620暴露且电连接到上rdl 18。
58.在一些实施例中，电路层600可逐层建立在上rdl 18上。举例来说，电路层600可通过各种操作形成于上rdl 18上，所述操作包含沉积，例如电镀；图案化，例如光刻和/或蚀刻；平坦化，例如研磨等。在一些实施例中，导电布线图案610可包含可通过电镀形成的金属，例如au、ag、al、cu或其合金。介电层620可包含可通过光刻图案化的光敏材料。上rdl 18与电路层600的最底部导电布线图案610之间的接点可以是无焊料接头。举例来说，电路层
600的最底部导电布线图案610可直接从上rdl 18的布线层18a延伸。换句话说，一些实施例的电路层600不是接合到上rdl 18的预制电路层。最上面的导电布线图案610可安置在最上面的介电层620上、邻近所述最上面的介电层或嵌入所述最上面的介电层中且通过所述最上面的介电层暴露，以用于进一步的电连接。电路层600的l/s可低于上rdl 18和/或电路层500的l/s。电路层600可包含凸块级电路层，其为具有较窄l/s的高密度电路层。举例来说，电路层600的l/s可在约2μm/约2μm与约10μm/约10μm之间，或小于约2μm/约2μm。导电布线图案610可包含凸块级(bumping-level)的rdl，其为具有较窄l/s的高密度rdl。举例来说，导电布线图案610的l/s可在约2μm/约2μm与约10μm/约10μm之间，或小于约2μm/约2μm。举例来说，电路层600的结构可以是扇出(fo)结构。
59.半导体装置封装5还可包含安置在电路层600上且电连接到所述电路层的至少一个电子部件50。在一些实施例中，电子部件50可包含有源电子部件。举例来说，有源电子部件可包含集成电路(ic)部件，例如专用ic(asic)、存储器部件或其组合。导电凸块52可安置在电子部件50与电路层600之间，以将电子部件50电连接到电路层600。导电凸块52可包含焊料凸块(例如，微凸块)或其它合适的导体。在一些实施例中，底部填充层53可安置在电子部件50与电路层600之间且围绕导电凸块52。例如电子部件50等有源电子部件竖直堆叠在例如电子部件100等无源电子部件上。因此，可缩短无源电子部件与有源电子部件之间的信号传输路径，且可减少信号传输期间的能量损耗。另外，可降低功耗，且可提高性能。
60.包封层54可安置在电路层600上以包封电子部件50。在一些实施例中，包封层54可包封电子部件50的侧壁且暴露电子部件50的上表面。替代地，包封层54可包封电子部件50的侧壁和上表面。
61.在一些实施例中，包含衬底10、电路层500和510、上rdl 18和底部rdl 16的组合结构还可被称作“低密度导电结构”或“低密度堆叠结构”，且电路层600的结构还可被称作“高密度导电结构”或“高密度堆叠结构”。电路层600的线宽/线距(l/s)可小于电路层500和510的l/s。举例来说，电路层600的l/s可在约2μm/约2μm与约10μm/约10μm之间，且电路层500和510的l/s可等于或大于约10μm/约10μm。高密度导电结构可被配置为扇出电路，以通过更多i/o连接电连接电子部件50且将i/o连接重新分布到低密度导电结构。低密度导电结构可经配置以将重新分布的i/o连接从电路层600传输到pcb。
62.图6说明根据本公开的一些实施例的半导体装置封装6的横截面图。半导体装置封装6类似于图5中的半导体装置封装5，不同之处在于，例如，半导体装置封装6还包含介电层310和320。
63.在一些实施例中，电路层500在介电层310上。介电层310的上表面的部分可从电路层500暴露。在一些实施例中，电路层510在介电层320上。介电层320的上表面的部分可从电路层510暴露。
64.图7a、图7b、图7c、图7d、图7e、图7f、图7g、图7h、图7i、图7j、图7k和图7l说明根据本公开的一些实施例的制造半导体装置封装5的方法中的各种操作。
65.参考图7a，具有腔10c的衬底10可安置在载体19上，至少一个保护层210可形成于电子部件100的至少一个导电衬垫110上，至少一个保护层220可形成于电子部件100的至少一个导电衬垫120上，且电子部件100可安置在衬底10的腔10c中。在一些实施例中，电子部件100安置于载体19上的腔10c中。在一些实施例中，载体19可以是或包含胶带。
66.包含至少一个互连通孔13且具有腔10c的衬底10可通过以下操作形成。在一些实施例中，提供衬底10，形成至少一个贯穿孔10h以穿透衬底10，且在贯穿孔10h中形成至少一个互连通孔13。互连通孔13可包含基底导电层131和绝缘材料132。基底导电层131可安置或形成于贯穿孔10h的侧壁上。绝缘材料132可填充在贯穿孔10h中。在一些实施例中，互连通孔13还可包含分别安置在衬底10的上表面10a和底部表面10b上且电连接到基底导电层131的上导电衬垫13a和底部导电衬垫13b。在一些实施例中，腔10c形成于衬底10中。在一些实施例中，腔10c是穿透衬底10的贯穿腔。在一些其它实施例中，腔10c可以是从上表面10a凹入而不穿透衬底10的凹部。在一些实施例中，衬底10被安置于载体19上或接合到所述载体。在一些实施例中，载体19可以是或包含胶带。在一些实施例中，突出到衬底10的底部表面10b之外的互连通孔13的一部分延伸到载体19中。
67.在一些实施例中，保护层210可通过以下操作形成于导电衬垫110上。可利用清洁试剂清洁导电衬垫110的外部表面，且所述清洁试剂可包含表面活性剂。导电衬垫110的外部表面上的有机污染物和/或无机污染物可通过清洁试剂去除。接下来，可对导电衬垫110的外部表面执行微蚀刻操作。微蚀刻操作用于去除最初形成于导电衬垫110的外部表面上的原生氧化物。微蚀刻操作中使用的蚀刻剂可包含：包含硫酸和过氧化氢的混合水溶液、包含过硫酸钠(sps)的水溶液，等。在微蚀刻操作完成后，可通过蚀刻剂去除导电衬垫110的外部薄层，从而将导电衬垫110的厚度减小约0.3μm到约0.7μm。接着，可在导电衬垫110的外部表面上提供配位络合物以与导电衬垫110的金属反应，从而形成有机金属络合物。导电衬垫110的金属离子可在酸性溶剂中解离以与配位络合物反应以形成有机金属络合物，且如此形成的有机金属络合物分子逐层沉积在导电衬垫110的外部表面上，从而形成保护层210。在一些实施例中，在将配位络合物提供到导电衬垫110的外部表面上之前，对导电衬垫110的外部表面执行微蚀刻操作。接下来，在低于约100℃的温度下干燥包含导电衬垫110(其上形成了保护层210)的电子部件110。举例来说，保护层210可在室温下通过风刀干燥，然后放置在约60℃到约100℃的温度下的烘箱中。
68.在一些实施例中，由于保护层210通过使配位络合物与导电衬垫110的金属反应而形成，因此保护层210仅形成在导电衬垫110的外部表面上，且表面101和102不含保护层210。类似原理可应用于保护层220。在一些实施例中，保护层220可通过类似于用于形成保护层210的操作的操作来形成。
69.参考图7b，保护层210和电子部件100可利用填充材料300包封在衬底10的腔10c中。在一些实施例中，面向载体19的保护层220与载体19直接接触或物理接触。在一些实施例中，保护层220利用填充材料300包封在衬底10的腔10c中。
70.参考图7c，可从衬底10移除载体19。在一些实施例中，在利用填充材料300包封保护层210和220以及电子部件100之后移除载体19。在一些实施例中，保护层210被填充材料300完全覆盖和包封。在一些实施例中，在移除载体19后，保护层220的上表面从填充材料300暴露。
71.参考图7d，可在填充材料300的相对表面300a和300b上形成介电层310和320。在一些实施例中，将介电层310层合(laminate)到填充材料300的表面300a和衬底10的上表面10a上。在一些实施例中，将介电层320层合到填充材料300的表面300b和衬底10的底部表面10b上。
72.参考图7e，可形成至少一个穿通孔410h(也称为“至少一个贯穿孔”或“至少一个开口”)以穿透介电层310、填充材料300和保护层210。在一些实施例中，形成至少一个穿通孔420h(也称为“至少一个贯穿孔”或“至少一个开口”)以穿透介电层320和保护层220。穿通孔410h和420h可通过激光钻孔形成。
73.在一些实施例中，保护层210的有机金属材料比介电层310和填充材料300的材料更容易发生热分解(例如，保护层210的有机金属材料可能在热分解期间变形、软化或熔化)，且因此由保护层210界定的穿通孔410h的部分(例如，图2a中所示的开口210c)可具有不规则形状。另外，在一些实施例中，保护层210的有机金属材料可具有与介电层310和填充材料300的材料的分解速率不同的分解速率(例如，更快或更慢地分解)，且因此穿通孔410h可具有阶梯式轮廓(例如，图4a和图4b中说明的导电通孔410)。另外，在一些实施例中，介电层310的材料可具有与填充材料300的材料的分解速率不同的分解速率(例如，分解更快或更慢)，且因此穿通孔410h可具有阶梯式轮廓(例如，图4c和图4d中说明的导电通孔410)。
74.参考图7f，可在穿通孔410h中形成导电材料以形成至少一个导电通孔410，且可在介电层310和导电通孔410上形成电路层500。在一些实施例中，在穿通孔420h中形成导电材料以形成至少一个导电通孔420，且在介电层320和导电通孔420上形成电路层510。导电材料可通过电镀填充在穿通孔410h和420h中。穿通孔410h和420h外部的导电材料可通过蚀刻、研磨等去除。电路层500和510各自可通过各种操作形成，所述各种操作包含沉积，例如电镀；图案化，例如光刻和/或蚀刻；平坦化，例如研磨等。由此，形成如图3中说明的半导体装置封装3。
75.参考图7g，介电层18b1和16b1可分别形成于电路层500和510上，穿通孔(或贯穿孔、开口等)可经形成以穿透介电层18b1和16b1，且可在穿通孔中形成导电材料，以分别在介电层18b1和16b1中形成导电通孔18v1和16v1。在一些实施例中，将介电层18b1层合到电路层500和介电层310上。在一些实施例中，将介电层16b1层合到电路层510和介电层320上。穿通孔可通过激光钻孔形成。导电通孔18v1和16v1各自可通过各种操作形成，所述各种操作包含例如电镀的沉积和例如研磨的平坦化等。
76.参考图7h，执行与图7f到7g中说明的操作类似的操作以形成布线层18a和16a、介电层18b2和16b2以及导电通孔18v2和16v2。
77.参考图7i，执行与用于形成图7h中说明的布线层18a和介电层18b2的操作类似的操作，以在导电通孔18v2上形成另一介电层18b2和另一布线层18a，且可对布线层18a和介电层18b2执行例如研磨或抛光的平坦化操作，使得最上面的布线层18a和最上面的介电层18b2共同形成均匀平面表面。由此，在衬底10的上表面10a上形成上rdl 18。
78.参考图7j，可在导电通孔16v2上形成另一布线层16a，且可在布线层16a和介电层16b上形成绝缘层19b，从而暴露布线层16a的部分。绝缘层19b可包含焊料掩模层。
79.参考图7k，电路层600可形成在上rdl 18上，且例如焊料凸块等导电凸块52可形成于电路层600上。在一些实施例中，电路层600可包含彼此堆叠的至少一个导电布线图案610和至少一个介电层620。导电凸块52可形成于最上面的导电布线图案610上。在一些实施例中，导电布线图案610可包含多个导电通孔600v。最底部的导电布线图案610可从最底部介电层620暴露且电连接到上rdl 18。导电布线图案610和介电层620可通过各种操作形成，所述各种操作包含沉积；图案化，例如光刻和/或蚀刻；平坦化，例如研磨等。
80.参考图7l，至少一个电子部件50可安置在电路层600上且电连接到所述电路层。在一些实施例中，导电凸块52用于将电子部件50接合到电路层600。在一些实施例中，底部填充层53可形成于电子部件50与电路层600之间且围绕导电凸块52。包封层54可形成于电路层600上以包封电子部件50。在一些实施例中，包封层54可包封电子部件50的侧壁和上表面。包封层54可经研磨以暴露电子部件50的上表面。可在底部rdl16上形成例如焊球的电导体17。由此，形成如图6中说明的半导体装置封装6。经考虑，在电路层600接合到衬底10之后，电子部件50接合到电路层600，这是一种后芯片(chip-last)操作。因此，可降低损坏电子部件50的风险。
81.图8a、图8b、图8c、图8d、图8e、图8f和图8g说明根据本公开的一些实施例的制造半导体装置封装5的方法中的各种操作。
82.参考图8a，具有腔10c的衬底10可安置在载体19上，至少一个保护层210可形成于电子部件100的至少一个导电衬垫110上，至少一个保护层220可形成于电子部件100的至少一个导电衬垫120上，且电子部件100可安置在衬底10的腔10c中。在一些实施例中，电子部件100安置在载体19上的腔10c中。
83.包含至少一个互连通孔13且具有腔10c的衬底10可通过与图7a中说明的操作类似的操作形成。在一些实施例中，衬底10被安置于载体19上或接合到所述载体。在一些实施例中，载体19可以是或包含胶带。在一些实施例中，突出到衬底10的底部表面10b之外的互连通孔13的一部分延伸到载体19中。保护层210和保护层220可由与图7a中说明的那些操作类似的操作形成。
84.参考图8b，保护层210和电子部件100可利用填充材料300'包封在衬底10的腔10c中。在一些实施例中，面向载体19的保护层220与载体19直接接触或物理接触。在一些实施例中，保护层220利用填充材料300'包封在衬底10的腔10c中。在一些实施例中，衬底10的上表面10a和互连通孔13的上导电衬垫13a被填充材料300'覆盖。
85.参考图8c，载体19可从衬底10移除。在一些实施例中，在利用填充材料300'包封保护层210和220以及电子部件100之后移除载体19。在一些实施例中，保护层210被填充材料300'完全覆盖和包封。在一些实施例中，在移除载体19之后，保护层220的上表面和互连通孔13的底部导电衬垫13b从填充材料300'暴露。
86.参考图8d，可在填充材料300'、衬底10的底部表面10b和互连通孔13的底部导电衬垫13b上形成介电层300”。在一些实施例中，介电层300”层合到填充材料300'、衬底10的底部表面10b和互连通孔13的底部导电衬垫13b上。在一些其它实施例中，介电层300”可沉积在填充材料300'、衬底10的底部表面10b和互连通孔13的底部导电衬垫13b上。介电层300”和填充材料300'共同形成包封电子部件100以及衬底10的上表面10a和底部表面10b的填充材料300。
87.参考图8e，形成至少一个穿通孔410h(也称为“至少一个贯穿孔”或“至少一个开口”)以穿透填充材料300和保护层210。在一些实施例中，形成至少一个穿通孔420h(也称为“至少一个贯穿孔”或“至少一个开口”)以穿透填充材料300和保护层220。穿通孔410h和420h可通过激光钻孔形成。
88.参考图8f，在穿通孔410h中形成导电材料以形成至少一个导电通孔410，且在填充材料300和导电通孔410上形成电路层500。在一些实施例中，在穿通孔420h中形成导电材料
以形成至少一个导电通孔420，且在填充材料300和导电通孔420上形成电路层510。导电材料可通过电镀填充在穿通孔410h和420h中。穿通孔410h和420h外部的导电材料可通过蚀刻、研磨等去除。电路层500和510各自可通过各种操作形成，所述各种操作包含沉积，例如电镀；图案化，例如光刻和/或蚀刻；平坦化，例如研磨等。由此，形成如图1中说明的半导体装置封装1。
89.参考图8g，执行与图7g到7l中说明的操作类似的操作，以在电路层500上形成上rdl 18、在电路层510上形成底部rdl 16、在电路层610上形成电路层600、形成接合到电路层600的电子部件50以及在底部rdl 16上形成电导体17。由此，形成如图5中说明的半导体装置封装5。
90.如本文所使用，术语“大致”、“大体上”、“大体”和“约”用以描述和说明小的变化。当与事件或情形结合使用时，所述术语可指事件或情形准确发生的例子以及事件或情形极近似地发生的例子。举例来说，当结合数值使用时，所述术语可指小于或等于所述数值的
±
10％的变化范围，例如，小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％，或小于或等于
±
0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的
±
10％，例如，小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％，或小于或等于
±
0.05％，则所述值可被认为“大体上”或“大约”相同。举例来说，“大体上”平行可指相对于0
°
小于或等于
±
10
°
的角变化范围，例如，小于或等于
±5°
、小于或等于
±4°
、小于或等于
±3°
、小于或等于
±2°
、小于或等于
±1°
、小于或等于
±
0.5
°
、小于或等于
±
0.1
°
，或小于或等于
±
0.05
°
。举例来说，“大体上”垂直可指相对于90
°
小于或等于
±
10
°
的角变化范围，例如，小于或等于
±5°
、小于或等于
±4°
、小于或等于
±3°
、小于或等于
±2°
、小于或等于
±1°
、小于或等于
±
0.5
°
、小于或等于
±
0.1
°
，或小于或等于
±
0.05
°
。
91.如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，则可认为所述两个表面是共面的或大体上共面。
92.如本文中所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“导电性”指输送电流的能力。导电材料通常指示对电流的流动展现极少对抗或无对抗的那些材料。导电性的一个量度是西门子/米(s/m)。通常，导电材料是电导率大于约104s/m(例如至少105s/m或至少106s/m)的一种材料。材料的电导率有时可能随温度而改变。除非另外指定，否则在室温下测量材料的电导率。
93.如本文所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含复数个指示物。在一些实施例的描述中，提供于另一部件“上”或“上方”的部件可涵盖前一部件直接在后一部件上(例如，与后一部件物理接触)的情况，以及一或多个居间部件位于前一部件与后一部件之间的情况。
94.虽然已参考本发明的具体实施例描述和说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，在不脱离如由所附权利要求书限定的本公开的真实精神和范围的情况下，可作出各种改变且可在实施例内替换等同部件。各图解说明可能未必按比例绘制。归因于制造工艺中的变量等，本公开中的工艺再现与实际设备之间可能存在区别。本公开可存在没有具体说明的其它实施例。说明书和图应视为说明性的而
不是限制性的。可做出修改以使特定情况、材料、物质组成、方法或过程适应本公开的目标、精神和范围。所有此类修改旨在属于所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作来描述本文公开的方法，但可理解，这些操作可在不脱离本公开的教示的情况下组合、细分或重新排序以形成等同方法。因此，除非本文特别指示，否则所述操作的次序和分组不是对本公开的限制。