SOC芯片内建测试电路、SOC芯片及测试方法与流程

技术特征：
1.一种soc芯片内建测试电路，其特征在于，包括命令解析模块、二分法算法模块以及电压和频率比较器模块；所述命令解析模块，解析外部的校准测试命令、设置初始校准值和后续的校准值，以及读取校准结果和校准值；校准结果代表当前校准成功或者失败，当校准成功时校准值为二分法的正确校准结果；所述电压和频率比较器模块，包括模拟电压比较器和频率计数器；所述模拟电压比较器用于进行输入基准电压与所述命令解析模块设置的相应类型的校准值比对判断，以及控制所述二分法算法模块进行二分法校准计算；所述频率计数器用于进行输入基准时钟与所述命令解析模块设置的相应类型的校准值比对判断，以及控制所述二分法算法模块进行二分法校准计算；所述二分法算法模块，用于完成二分法校准算法的计算获得校准中间值；所述命令解析模块依据所述校准中间值设定后续的校准值。2.根据权利要求1所述的soc芯片内建测试电路，其特征在于，所述模拟电压比较器包括正端电压输入端口和负端电压输入端口；通过正端电压输入端口输入电压和负端电压输入端口输入电压的大小关系，输出高低电平来控制二分法算法模块进行二分法校准计算。3.根据权利要求1所述的soc芯片内建测试电路，其特征在于，所述频率计数器通过输入基准时钟频率量对待校准的时钟频率量进行计数，获得待校准的时钟频率量与基准时钟频率量的差值，通过差值控制二分法算法模块进行二分法校准计算。4.根据权利要求1所述的soc芯片内建测试电路，其特征在于，所述校准测试命令格式采用格式opcode dummy data；其中，opcode代表发送的校准指令，data为最终读取的校准结果和校准值，dummy是校准需要等待的时间。5.一种soc芯片测试方法，应用于如权利要求1-4任一所述的soc芯片内建测试电路，其特征在于，包括以下步骤：接收外部输入的校准命令，接收外部输入基准值，基准值为基准电压或基准时钟；对校准命令进行解析，设置与基准值相应类型的校准初值，开始校准；判断校准初值与基准值之间差值是否在设定范围内，是则保存校准结果和校准初值，结束校准，否则判断二分法计算次数是否达到最大值，是则保存校准结果和校准初值，结束校准，否则进行二分法计算得到中间校准值，依据中间校准值确定下一校准值；判断校准值与基准值之间差值是否在设定范围内，是则保存校准结果和校准值，结束校准，否则判断二分法计算次数是否达到最大值，是则保存校准结果和校准值，结束校准，否则进行二分法计算得到中间校准值，依据中间校准值确定下一校准值；重复上一步骤至结束校准。6.一种soc芯片，其特征在于，所述soc芯片上设置有如权利要求1-4任一所述的soc芯片内建测试电路。

技术总结
本发明涉及SOC芯片内建测试电路，包括命令解析模块、二分法算法模块以及电压和频率比较器模块；通过在SOC芯片内部内置了一个EST自动校准电路，即可在SOC芯片内部完成电压和频率的二分法校准，与最好的现有技术相比，测量过程在SOC芯片内部完成，有如下的优点：1.减少ATE测试机台和芯片交互次数；2.减少外部ATE机台连线噪声干扰，提高测量精度；3.减少待测量的测量时间。的测量时间。的测量时间。


技术研发人员：吴思欣 郭敬
受保护的技术使用者：深圳市鹏芯数据技术有限公司
技术研发日：2022.11.28
技术公布日：2022/12/30