一种肖特基二极管及其制备方法与流程

1.本发明涉及半导体技术领域，尤其涉及一种肖特基二极管及其制备方法。


背景技术：

2.目前，肖特基二极管包括普通型和挖槽型肖特基二极管，其中，挖槽型肖特基势垒二极管是一种表面势垒器件，具有低功耗、大电流、超高速半导体器件，其反向恢复时间极短，还是一种热载流子二极管，正向压降小，整流特性好，可靠性高，温度特性好等特点。现有的挖槽肖特基势垒二极管制备中被广泛应用的是磷掺杂工艺，其制备工艺主要包括：首先进行表面氧化、通过涂胶、光照、显影、氧化层刻蚀、去胶工艺流程开出工艺窗口、硅腐蚀、多晶硅回填等工艺，常用的挖槽肖特基二极管技术虽稳定可靠，但存在局限性，其中在沟槽腐蚀深度d≧5μm时，不利于多晶硅回填工艺处理，以致于导致成品率低下，只能达到30%~70%，进而无法实现提高载流子迁移率。
3.现有公开号为cn105161520a的发明专利公开的一种采用沟槽场效应实现自适应场截止技术的器件结构，其中设置的沟槽深度为2~20μm，虽然存有部分沟槽腐蚀深度小于5μm的情况，但其采用的是一种利用沟槽场效应实现的自适应场截止技术，并不需要掺杂过程，只需要在器件背面制作沟槽即可引入场截止层，虽彻底摆脱了现有技术掺杂方法所固有的扩散深度有限、高温过程影响器件其他结构以及工艺受限等缺点，但无法实现提高载流子迁移率以实现提高器件的稳定性、可靠性及使用寿命。


技术实现要素：

4.本发明的主要目的是提供一种肖特基二极管及其制备方法，旨在解决现有肖特基二极管的无法实现提高载流子迁移率，以提高器件的稳定性、可靠性及使用寿命的技术问题。
5.为实现上述目的，本发明提供一种肖特基二极管的制备方法，其中，所述制备方法包括以下步骤：提供一种衬底，所述衬底表面通过外延形成n型外延层；将所述n型外延层表面进行硼注入、高温推结处理，形成p型掺杂分压环；将所述p型掺杂分压环区域内通过沟槽光刻、硅腐蚀形成多个间隔分布的沟槽区，并在各沟槽区内进行沉积多晶硅，形成对应的多晶硅掺杂区，各沟槽区深度范围为1.0~1.2μm；将各多晶硅掺杂区内进行镓铝砷注入，以形成沟槽结合镓铝砷注入的肖特基二极管。
6.可选地，所述将所述n型外延层表面进行硼注入、高温推结处理，形成p型掺杂分压环的步骤，包括：将所述n型外延层表面预先进行清洗及干燥处理；然后经过第一次氧化、涂胶处理，以及通过p区光刻板进行曝光显影腐蚀，形成p型
掺杂注入窗口；并在p型掺杂注入窗口中进行硼注入、高温推结处理，形成p型掺杂分压环区。
7.可选地，所述第一次氧化处理的步骤，包括：将清洗及干燥处理的n型外延层表面在1000~1150℃氧化炉中生长形成厚度为6500
å
的第一氧化层。
8.可选地，所述高温推结处理的步骤，具体包括：将硼注入后的区域在900~1050℃进行推结处理，并形成厚度为5000
å
的第二氧化层。
9.可选地，所述在所述p型掺杂分压环的区域内通过沟槽光刻、硅腐蚀形成多个间隔分布的沟槽区的步骤，包括：在所述p型掺杂分压环的区域内进行涂胶处理，以及通过沟槽区光刻板进行曝光显影腐蚀，形成相应的刻蚀区域；然后通过混合酸在对应的刻蚀区域内进行硅腐蚀，形成多个间隔分布的沟槽区。
10.可选地，所述混合酸为硝酸-氢氟酸的混合酸。
11.可选地，所述制备方法还包括：对完成镓铝砷注入后的晶片表面进行涂胶处理，并通过沟槽区反板进行曝光显影、多晶腐蚀，并在900~1050℃进行牺牲氧化处理，生成300~400
å
的第三氧化层。
12.可选地，所述步骤还包括：将第三氧化层表面进行涂胶处理，并通过引线孔区光刻板进行曝光显影腐蚀，并通过ti溅射、ti合金、ti腐蚀、alsi (1%) 溅射，形成对应的溅射电极区；并在所述溅射电极区进行涂胶处理，并通过金属区光刻板进行曝光显影腐蚀，并在400℃下进行金属合金30min。
13.为实现上述目的，本发明还提供一种肖特基二极管，所述肖特基二极管是根据上述任一项所述的肖特基二极管的制备方法制得。
14.本发明提供一种肖特基二极管及其制备方法，通过提供一种衬底，所述衬底表面通过外延形成n型外延层；在外延层表面生长氧化层，厚度6500
å
，用p区光刻板光刻出环状图形，腐蚀开窗后，做硼注入高温推结形成p型掺杂分压环；用沟槽区光刻板进行沟槽区光刻，通过硅腐蚀形成多个间隔分布的沟槽区，并在各沟槽区内进行沉积多晶硅，形成对应的多晶硅掺杂区，各沟槽区深度范围为1.0~1.2μm；将各多晶硅掺杂区内进行镓铝砷注入，以形成沟槽结合镓铝砷注入的肖特基二极管。其中，该肖特基二极管制备中，通过制备浅槽腐蚀以及多晶硅回填，使得产生的晶格缺陷少，成品率可达到98%以上，进而可实现圆片免测，同时在多晶硅沟槽区注入镓/铝/砷杂质，使其在晶体中引入镓/铝/砷结构，进而基于其扩散常数高，迁移率高的优势，达到降低阈值电压的效果，即可有效缩短时间参数t，提高器件工作频率f，降低开关损耗，进而提高器件的稳定性、可靠性及使用寿命。
附图说明
15.为了更清楚地说明本发明实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，
还可以根据这些附图示出的结构获得其他的附图。
16.图1为本发明一种肖特基二极管制备方法的一实施例制备的多组肖特基二极管的剖视图；图2为图1所示的肖特基二极管的俯视图。
17.附图标号说明：本发明目的的实现、功能特点及优点将结合实施方式，参照附图做进一步说明。
具体实施方式
18.下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明的一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
19.需要说明，本发明实施方式中所有方向性指示（诸如上、下
……
）仅用于解释在某一特定姿态（如附图所示）下部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
20.另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
21.并且，本发明个实施方式之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
22.参见图1，为本发明一种肖特基二极管制备方法的一实施例中制备的肖特基二极管的正面剖视图，所述制备方法包括以下步骤：步骤1，提供预设大小的衬底1，所述衬底1表面通过外延形成n型外延层2，其中衬底1与n型外延层2均为硅材质。
23.步骤2，将所述n型外延层2表面进行硼注入、高温推结形成分压环3，具体地，首先将所述n型外延层2表面在清洗机中用化学试剂进行清洗及干燥处理；然后将干燥处理的外延层表面在1000~1150℃氧化炉中生长形成厚度为6500
å
的第一氧化层，并在第一氧化层的表面做涂胶处理，并通过p区光刻板对涂胶后的第一氧化层进行曝光显影腐蚀，进而形成p型掺杂注入窗口，最后在p型掺杂注入窗口中进行硼注入、高温推结处理，形成p型掺杂分压环3。
24.进一步地，所述高温推结处理的步骤，包括：将硼注入后的晶片在900~1050℃进行推结处理，形成厚度为5000
å
的第二氧化层，所述第二氧化层位于所述第一氧化层的区域内，最终得到p型掺杂分压环。如图2所示，所述p型掺杂分压环3为闭合的环状结构，并且p型掺杂分压环3为具有一定宽度与深度的矩形环，且在转角部分做倒角处理。
25.步骤3，将完成p型掺杂分压环3制备工艺后，用沟槽光刻板进行沟槽光刻，通过硅腐蚀形成多个间隔分布的沟槽区，具体地，通过沟槽区光刻板进行曝光显影腐蚀，形成相应的刻蚀区域；然后通过混合酸在对应的刻蚀区域内进行硅腐蚀，形成多个间隔分布的沟槽区，其中各沟槽区深度范围为1.0~1.2μm，以及相邻沟槽区的间距基本与各沟槽区的宽度相同，其中各沟槽区的宽度范围为0.01~0.4um，一般地，所有沟槽区可形成了有源区条形阵列结构。优选地，所述混合酸为硝酸-氢氟酸的混合酸，并且各沟槽区均位于p型掺杂分压环的环形区域内。
26.进一步地，在各沟槽区内进行沉积多晶硅，形成对应的多晶硅掺杂区4，并将各多晶硅掺杂区4内通过粒子注入机进行镓铝砷注入，以形成沟槽结合镓铝砷注入的肖特基二极管。该肖特基二极管制备中，通过制备浅槽腐蚀以及多晶硅回填，使得产生的晶格缺陷少，成品率可达到98%以上，进而可实现圆片免测，同时在多晶硅沟槽区注入镓/铝/砷杂质，使其在晶体中引入镓/铝/砷结构，进而基于其扩散常数高，迁移率高的优势，达到降低阈值电压的效果，即可有效缩短时间参数t，提高器件工作频率f，降低开关损耗，进而提高器件的稳定性、可靠性及使用寿命。
27.进一步地，在步骤3之后，所述制备方法还包括：步骤4，对完成镓铝砷注入后的晶片表面进行涂胶处理，并通过沟槽区反板进行曝光显影、多晶腐蚀；步骤5，多晶硅刻蚀后，在900~1050℃进行牺牲氧化处理，生成300~400
å
的第三氧化层。
28.步骤6，将第三氧化层表面进行涂胶处理，并通过引线孔区光刻板进行曝光显影腐蚀，并通过ti溅射、ti合金、ti腐蚀、alsi (1%) 溅射，形成对应的溅射电极区；并在所述溅射电极区进行涂胶处理，并通过金属区光刻板进行曝光显影腐蚀，并在400℃下进行金属合金30min，进而完成肖特基二极管的正面处理工艺。
29.进一步地，根据上述步骤进行肖特基二极管的正面处理工艺，使得最终得到的肖特基二极管基于多晶硅沟槽区注入镓/铝/砷杂质，使其在晶体中引入镓/铝/砷结构，并通过进一步地检测获取得到肖特基二极管内部的电子迁移率可达8000cm2/v.s，可有效缩短时间参数t，提高器件工作频率f，降低开关损耗。以及最终得到的超低正向压降vf，最小值为0.45v，超低反向漏电流irm最大为50μa，以及温度适应性范围在-65~150℃，以及热阻典型值可达27℃/w。
30.以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围。