电路的制作方法

1.本描述整体涉及电路，并且更具体地涉及亚-ghz射频信号的无线接收电路。


背景技术：

2.亚-ghz射频信号具有例如从300mhz到1ghz范围内的频率。这些亚-ghz信号被用于在被配置为发射亚-ghz信号的发射电路与被配置为接收亚-ghz信号的接收电路之间以无线方式传输数据。
3.接收电路通过阻抗匹配网络被耦合到天线。接收电路包括解调链，用于从由天线提供给接收电路的信号中提取数据。
4.解调链，也被称为接收链，通常包括低噪声放大器。为了避免天线接收的信号的功率过高时接收链饱和，或者天线接收的信号功率过低时避免接收链的增益过低，接收链包括可控衰减器。接收链的增益然后与衰减器控制相关或者换言之，与可控衰减器对接收电路接收的亚-ghz信号施加的衰减相关。通过适当地控制衰减器，接收链的增益可以被适配用于天线接收的亚-ghz信号的功率。
5.实际上，为了控制衰减器，提供了衰减器的校准阶段。在该校准阶段，亚-ghz信号被传递到天线，并且接收链输出处的对应信号的值通过改变衰减器阻抗的值来观察。由解调链接收的亚-ghz信号上由衰减器引入的衰减然后针对这些阻抗值中的每一个导出。因此，当接收电路操作时，衰减值根据链的输出信号的振幅来选择，并且校准阶段期间与该衰减相对应的衰减器阻抗值被选择。
6.然而，该校准阶段实施起来很繁琐，特别是因为它需要在无回声环境中准确地传输亚-ghz信号。此外，特别是当天线靠近导电元件布置时，该步骤没有考虑天线及其阻抗匹配网络在其使用环境中所经受的干扰。


技术实现要素：

7.本公开的目的是提供一种电路，以至少部分地解决现有技术中存在的上述问题。
8.本公开的一方面提供了一种电路，包括：输入端子，被配置为接收处于第一频率的第一信号；解调链，包括低噪声放大器，低噪声放大器具有与输入端子耦合的输入；可控可变阻抗，被连接在第一节点与被配置为接收参考电位的节点之间，其中第一节点被连接到输入端子和/或放大器输入；以及电流源，被配置为将处于第一频率的电流传递到第一节点。
9.根据一个或多个实施例，其中电流源包括：第一电路，被配置传递处于解调链的本地振荡器的频率的第二信号；第二电路，被配置为传递处于解调链的中间频率的第三信号；混频器，被配置为接收第二信号和第三信号，其中混频器的输出被耦合到电流源的内部节点；以及电阻器，将内部节点耦合到第一节点。
10.根据一个或多个实施例，其中第三信号是方波信号，并且混频器是由第三信号控制的开关模式混频器。
11.根据一个或多个实施例，其中第二电路包括：振荡器，被配置为传递处于大于解调链的中间频率的频率的信号；以及分频器，被配置为从由振荡器传递的信号传递第三信号。
12.根据一个或多个实施例，其中第二电路的振荡器是石英振荡器。
13.根据一个或多个实施例，其中混频器包括：在混频器的输出与被配置为接收第二信号的节点之间连接的第一开关，以及在混频器的输出与被配置为接收参考电位的节点之间连接的第二开关，其中第一开关和第二开关被配置为根据第三信号被控制为处于反相。
14.根据一个或多个实施例，其中第一电路包括：被配置为传递处于与本地振荡器的频率的四倍相等的频率的第四方波信号的电路；第一分频器，被配置为将第四方波信号的频率除以二；第二分频器，被配置为将第四方波信号的频率除以四；双输入门，被配置为接收第一分频器的输出信号以及第二分频器的输出信号，其中门被配置为在由其输入接收的信号之间实现异或功能；第一电阻器，将第二分频器的输出耦合到第一电路的输出；以及第二电阻器，将门的输出耦合到第一电路的输出。
15.根据一个或多个实施例，其中第一电阻器的值基本上等于、例如等于第二电阻器的值的0.348/0.84倍。
16.根据一个或多个实施例，其中电流源包括共模去除电容元件，其中将电流源的内部节点耦合到第一节点的电阻器与共模去除电容元件串联连接在内部节点与第一节点之间。
17.根据一个或多个实施例，其中电流源还被配置为选择性地接通或关断。
18.利用本公开的实施例使得生成的信号有利地不包含小于或等于6阶的谐波。
附图说明
19.上述特征和优点以及其他特征和优点将在以下结合附图以例示而非限制的方式给出的具体实施例的描述中进行详细描述，其中：
20.图1以框的形式示意性地示出了应用所述实施例的类型的器件的示例；
21.图2以等效电路的形式示出了图1的器件的一部分；
22.图3以等效电路的形式示出了与图1的器件类似的器件的一部分的实施例；
23.图4以框的形式示意性地示出了图3的电路的电流源的实施例；
24.图5以框的形式示意性地示出了根据一个实施例的图4的电流源的细节；
25.图6以框的形式示意性地示出了根据一个实施例的图4的电流源的其他细节；以及
26.图7以框的形式示意性地示出了包括射频接收链的电路的实施例。
具体实施方式
27.在各个附图中，相同的特征由相同的附图标记表示。具体地，在各个实施例中共同的结构和/或功能特征可以具有相同的附图标记并且可以设置相同的结构、尺寸和材料特性。
28.为了清楚起见，仅对理解本文描述的实施例有用的步骤和元素进行了详细图示和描述。具体地，未详细描述亚-ghz无线信号接收电路的常用解调链，所描述的实施例、实现方式和变型与常用解调链兼容。
29.除非另有说明，否则当提及连接在一起的两个元素时，这表示直接连接，除了导体
之外没有任何中间元素，并且当提及耦合在一起的两个元素时，这表示这两个元素可以连接或者它们可以经由一个或多个其他元素耦合。
30.在以下公开中，除非另有说明，否则当提及诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等的绝对位置限定词或诸如术语“之上”、“之下”、“上”、“下”等的相对位置限定词或者诸如“水平”、“竖直”等方向限定词时，参考图中所示的取向。
31.除非另有说明，否则表述“大约”、“约”、“基本上”和“以
…
的量级”表示在10％以内，优选在5％以内。
32.图1以框的形式示意性地示出了应用所述实施例的类型的器件1的示例。
33.器件1包括电路100。电路100包括输入端子rfin，输入端子rfin被配置为接收处于频率frf的亚-ghz信号。电路100包括连接到端子rfin的接收链101。接收链101被配置为从在端子rfin上接收的信号中提取数据。接收链101包括低噪声放大器lna，低噪声放大器lna具有与端子rfin耦合(例如连接)的输入。放大器lna的输出被连接到接收链101的其余部分。
34.如本领域技术人员所知，除放大器lna之外，接收链101包括被配置为传递处于频率flo的信号的至少一个本地振荡器lo。
35.此外，接收链101包括至少一个混频器102。混频器102被配置为将在放大器lna的输出上传递的处于频率frf的信号与处于本地频率flo的信号相乘或组合。混频器102的输出信号因此包括两个频率f1和f2，两个频率分别等于frf flo和frf-flo，两个频率中的一个频率(例如频率f2)被称为接收链101的中间频率fint。例如，频率fint在从200khz到500khz的范围内，例如等于300khz。
36.作为示例，接收链101仅包括一个混频器102，混频器102具有与放大器lna的输出耦合(例如连接)的输入以及被配置为接收处于频率flo的信号的另一输入。
37.根据另一示例，接收链101包括第一混频器102和第二混频器102(图1上未示出)，混频器各自具有与放大器lna的输出耦合(例如连接)的输入。第一混频器102具有被配置为接收处于频率flo的第一信号的另一输入。第二混频器102具有被配置为接收处于频率flo的第二信号的另一输入，第二信号与第一信号相比异相90
°
。
38.接收链101还包括至少一个滤波器if，至少一个滤波器if被配置为接收至少一个混频器102的输出信号并且传递没有与频率fint不相等的频率f1或f2的经滤波信号。经滤波信号包括与频率fint相等的频率f1或f2。
39.作为示例，当链101包括唯一混频器102时，链101包括唯一滤波器if。
40.根据另一示例，当链101包括两个混频器102时，如以上作为示例所描述的，链101包括被配置为接收第一混频器102的输出信号的第一滤波器if以及被配置为接收第二混频器102的输出信号的第二滤波器if。这两个滤波器if中的一个滤波器if然后传递信号i，而另一滤波器if传递与信号i正交的信号q。
41.根据又一示例，当链101包括两个混频器102时，如以上作为示例所描述的，链101包括唯一滤波器if，通常被称为复数或多相滤波器，滤波器if从两个混频器102中的每个混频器接收输出信号。滤波器if传递两个信号i和q。
42.接收链101还包括至少一个模数转换器adc。转换器adc被配置为以频率fint对接收链101的模拟信号进行采样。优选地，转换器adc被设置在(多个)滤波器if之后，即，相对
于链101中信号的传播方向，处于滤波器if的下游。
43.作为示例，当链101包括仅一个混频器102和仅一个滤波器if时，链101仅包括一个转换器adc，转换器adc具有与滤波器if的输出耦合的输入。
44.根据另一示例，当链101包括两个混频器102和被配置为提供信号i和q的一个或两个滤波器if时，接收链101包括第一转换器adc和第二转换器adc，第一转换器adc的输入被耦合到提供信号i的滤波器的输出，第二转换器adc的输入被耦合到提供信号q的滤波器的输出。
45.接收链传递至少一个输出信号，并且更具体地，至少一个数字输出信号。接收链101的(多个)输出信号例如被提供给电路100的数字处理电路(图1中未示出)。
46.此外，尽管图1上未图示，但优选地，接收链101包括镜像频率抑制器件或功能。当频率frf分别等于flo fint和flo-fint时，该镜像频率fim分别等于flo-fint和flo fint。
47.作为示例，镜像频率抑制器件是允许频率frf通过但阻断频率fim的带通滤波器。该滤波器例如被设置在端子rfin与放大器lna的输入之间，或者被设置在放大器lna的输出与(多个)混频器102之间。然而，尤其是当频率fint较低，例如低于10mhz时，该类型的滤波器通常难以实现，并且特别是难以以单片方式集成。
48.根据另一示例，镜像频率抑制镜像由滤波器if在最近的是复数或多相滤波器的情况下实现。在该情况下，由复数或多相滤波器提供的信号i和q中的镜像频率的可能贡献被抑制。
49.根据另一示例，镜像抑制器件在提供信号i和q的滤波器if之后实现。例如，镜像频率抑制器件包括移相器，移相器被配置为向信号q施加90
°
相移，并且将信号i与移相器输出处可用的移相信号q求和。镜像频率fim抑制器件被配置为传递处于频率fint的信号，其中镜像频率fim的可能贡献被抑制。该镜像频率抑制器件可以以模拟方式实现，然后被设置在信号i和q的转换器adc之前或者以数字方式，然后被设置在与滤波器if的输出耦合的转换器adc之后。
50.以上关于接收链101描述的所有内容对于本领域技术人员来说都是常见的，并且所描述的实施例、实现方式和变型不限于以上给出的链101的示例。
51.为了调整放大器lna的输出信号的振幅，电路100包括在图1中由虚线界定的可控衰减器104。
52.衰减器104对应于在节点106和放大器lna的输入或端子rfin之间连接的可控阻抗，节点106被配置为接收参考电位，优选地为接地gnd。换言之，阻抗104具有耦合、优选地连接到节点106的传导端子以及耦合、优选地连接到输入rfin或放大器lna的输入的另一传导端子。换言之，阻抗104具有耦合、优选地连接到节点106的传导端子以及耦合、优选地连接到节点105的另一传导端子，节点105被连接到放大器lna的输入和/或端子rfin。优选地，端子rfin与放大器lna的输入相同。
53.电路100，例如其接收链，进一步包括电路agc，电路agc被配置为控制衰减器104，即，控制阻抗104的值。电路agc例如在校准阶段期间被编程，使得根据接收链101的一个或多个输出信号，电路agc控制衰减器104的值变化，以使得衰减器104的增益适配用于端子rfin接收的亚-ghz信号的功率。例如，当接收链101的输出信号具有高于给定最大振幅的振幅时，例如对应于(多个)转换器adc的满量程的一半时，衰减器104被控制为将给定步长添
加到应用于端子rfin上接收的信号的衰减。仍然作为示例，相反，当接收链101的输出信号具有低于给定最小振幅的振幅时，例如，对应于(多个)转换器adc的满量程的十分之一或四分之一时，衰减器104被控制为从施加到端子rfin上接收的信号的衰减中去除给定步长。作为示例，为了确定衰减器104的控制，具有与最小值和最大值比较的振幅的链101的输出信号对应于信号i和q的模，即，对应于与信号i的平方与信号q的平方之和的平方根相等的信号。
54.器件1还包括天线108和阻抗匹配网络imp。网络imp将天线108耦合到端子rfin。因此，当天线108接收亚-ghz信号时，在端子rfin上接收对应信号。实际上，天线108和网络在电路100的外部。例如，电路100在集成电路芯片上实现，其中天线108和网络imp不形成该芯片的部分。
55.如前所述，在器件1中，衰减器104的校准步骤实施起来很繁琐，并且没有考虑天线108和网络imp在它们的使用环境中可能受到的外部干扰。
56.图2以等效电路的形式示出了图1的器件1的一部分。更具体地，图2示出了图1的器件1的天线108和网络imp的组件，以及图1的电路100的衰减器104和放大器lna。
57.图2示出了当例如在校准阶段期间，由天线接收亚-ghz信号时，由于电压源200和阻抗zs串联连接在节点106与电路100的端子rfin之间，天线108和网络imp(由图1中的虚线界定)的组件。换言之，天线108和网络imp(在图1中以虚线界定)的组件等效于如图2所示的串联连接在节点106与电路100的端子rfin之间的电压源200和阻抗zs。
58.此外，在图2中，放大器lna被示出为增益g和输入阻抗zin。换言之，放大器lna等效于增益g和阻抗zin。输入阻抗zin例如被连接在放大器lna的输入与节点106之间。
59.将zatt称为衰减器104的阻抗，vs为电压源200传递的电压，vin为端子rfin上的电压，并且zeq为等效于在端子rfin与节点106之间的、衰减器104和阻抗zin的并联连接的阻抗。
60.当衰减器104不存在时，即，当阻抗zatt为无穷大并且衰减器104对应于开路时，电压vin等于电压vs乘以zin/(zin zs)。当存在衰减器104时，即，阻抗zatt不是无穷大大并且衰减器104不对应于开路时，电压vin等于电压vs乘以zeq/(zeq zs)。
61.因此，在图2中，由衰减器104产生的衰减在以db表示时等于20*log((zeq/(zeq zs))*((zin zs)/zin)))。
62.图3以等效电路的形式示出了与图1的器件1类似的器件1’的一部分的实施例。
63.具体地，与器件1类似，器件1’以与图2中相同的方式包括天线108和图3中所示的网络imp(图1)的组件。器件1’进一步包括电路100’，而不是电路100，电路100’包括端子rfin和连接到端子rfin的接收链101。在图3中，仅示出了电路100’的衰减器104和放大器lna，接收链101的其余部分例如与关于图1所描述的类似或相同。放大器lna的输入被耦合(例如连接)到端子rfin。
64.与图1和图2的电路100相比，电路100’还包括电流源300。电流源300与阻抗104并联连接。换言之，当阻抗104被连接在端子rfin与节点106之间时，电流源300被连接在端子rfin与节点106之间，或者当阻抗104被连接在放大器lna的输入与节点106之间时，电流源300被连接在放大器lna的输入与节点106之间。换言之，电流源300被连接在节点105与106之间，节点105被连接到端子rfin和/或放大器lna的输入。电流源300被配置为向节点105传
递电流ical，电流ical的频率等于在端子rfin上接收的信号vin的频率frf。在图3的示例中，放大器lna的输入和端子rfin相同。然而，在另一未示出的示例中，实现镜像频率抑制功能的滤波器被连接在端子rfin与放大器lna的输入之间，即，端子rfin与节点105之间，或者节点105与放大器lna的输入之间。
65.此外，与图2相比，在图3的实施例中，电压源200被示出为短路。
66.如图2中所示，将zatt称为衰减器104的阻抗，将vin称为端子rfin上的电压，并且将zeq称为与端子rfin和节点106之间的、衰减器104和阻抗zin的并联连接等效的阻抗。
67.当衰减器104不存在时，电压vin等于电流ical乘以(zin*zs)/(zin zs)。当衰减器104存在时，电压vin等于电流ical乘以(zeq*zs)/(zeq zs)。因此，如图2中的情况，由衰减器104产生的电压vin的衰减在以db表示时等于20*log((zeq/(zeq zs))*((zin zs)/zin)))。
68.因此，在图2中，在天线接收亚-ghz信号的校准阶段期间，天线108至少部分地等效于电压源200，并且对应的信号vin在端子rfin上可用。然而，在图3中，在校准阶段期间，不是将亚-ghz信号传递到天线108来获取端子rfin上的信号vin，而是认为天线108没有接收到信号(源200短路)并且信号vin借助电流源300被获取。校准阶段因此可以借助电流源300来实现。
69.在器件1’中，如在器件1中实现衰减器104的校准阶段的情况下，由于电流源300，通过向节点105传递电流ical来实现衰减器104的相位校准使得能够避免将亚-ghz信号传递到天线108。
70.电路100’的一个优点是，在实现衰减器104的校准阶段时，甚至当该阻抗zs被器件1’的环境改变时，考虑了与天线108和网络imp(图1)的组件的阻抗相对应的阻抗zs。因此，校准阶段可以在器件1’的使用环境中实现。
71.根据一个实施例，校准步骤如下实现。
72.在步骤a)处，选择衰减器104的阻抗值zatt。在下一步骤b)处，当电流ic被传递到节点105时，观察到接收链的输出信号。在下一步骤c)处，由衰减器对在步骤a)处选择的值zatt引入的衰减至少部分地根据在步骤b)处观察的信号来确定。
73.对于阻抗zatt的多个值重复步骤a)、b)和c)。因此，当器件1’操作时，根据接收链101的输出信号，接收链的增益通过选择衰减值进行适配，即，通过选择在校准阶段期间确定的与该衰减值相对应的阻抗zatt的值进行适配。
74.在校准阶段期间选择的值zatt之中，根据一个实施例，这些值中的一个值对应于衰减器104等效于开路的情况。换言之，在校准阶段期间选择的zatt值中的一个值是无穷大的。在该情况下，由衰减器104引入的衰减为零，并且在链的输出处观察的信号对应于接收链的最大增益gmax。因此，对于阻抗zatt的其他值中的每个值，可以确定由衰减器104相对于增益gmax引入的衰减。
75.例如，当在步骤a)处，所选择的阻抗zatt是无穷大的，则在对应的步骤b)处，在接收链的输出处观察的信号等于gmax*vin，并且当在另一步骤a)处，所选择的阻抗等于值zatt1，在对应步骤b)处，在接收链的输出处观察的信号等于g1*vin，g1是针对值zatt1的接收链的增益。增益g1等于gmax-att1，att1是当阻抗zatt等于zatt1时由衰减器104引入的衰减。因此，通过计算当阻抗zatt等于zatt1时在步骤b)处观察到的信号与在阻抗zatt为无穷
大时在步骤b)处观察到的信号之比，因此获得增益g1与增益gmax的比值，并且因此获得与阻抗zatt等于zatt1相对应的衰减值att1。
76.根据另一示例，在已获得等于gmax*vin的输出信号之后，搜索与给定衰减attx相对应的阻抗zatt的值zattx。为此，在每个步骤a)处，阻抗zatt的值被修改为在对应的步骤b)处观察解调链的输出信号，输出信号等于(gmax-attx)*vin。当在步骤b)处观察到该信号时，在下一步骤c)处，这意味着衰减实际上等于attx，并且因此在步骤a)处为阻抗zatt选择的最后值是值zattx。衰减attx因此与阻抗zatt的值zattx相关联，并且在操作中，当需要衰减attx时，选择衰减器的值zattx就足够了。
77.在校准阶段之外，例如通过提供在电流源300与节点105之间连接的开关(图3中未示出)，然后将开关控制到关断状态以关断电流源300，电流源300被关断。根据另一示例，电流源300由电流源300直接接收的控制信号关断或接通。
78.实际上，在器件1’中，将源200短路相当于将天线108短路(图1)，这是不可能的。因此，根据一个实施例，校准阶段包括在每两个连续步骤a)和b)之间的步骤b’)，步骤b’)包括在电流源300关断时获得解调链的输出信号。这使得能够基于解调链的该输出信号来确定天线108对输出信号的贡献。因此，在下一步骤c)期间，由衰减器引入的衰减由在对应步骤b)和b’)处获得的信号确定，并且与天线108的贡献无关。换言之，衰减被确定好像天线108被有效地短路了一样。
79.器件1’，更具体地电路100’的优点在于，衰减器104的校准阶段可以例如通过在接收链的输出处连接的数字处理电路和/或通过电路agc，由电路100’以自动化方式实现。换言之，整个校准阶段可以由电路100’直接执行。
80.电路100’的另一优点是与每个阻抗值zatt相对应的衰减比在电路100中更准确地确定。这样的提高的准确度特别是由于每个确定的衰减都考虑了器件1’的环境这一事实。该提高的准确度还源于在器件1’中实现的校准阶段期间的电流ical的值比在器件1中实现的校准阶段期间的电压vin的值受到更好的控制的事实。因此，电路100’的衰减器104的控制的滞后值可以小于电路100的衰减器104的控制。实际上，在衰减器104的控制上提供滞后值能够避免在修改zatt值以适配所接收的亚-ghz信号的功率衰减时的不稳定性。滞后值的这种减小能够增加接收链的动态性并降低接收链噪声的影响。
81.电路100’的另一优点是校准步骤可以在器件1’的操作频率frf的每次修改之后实现。因此，器件1’，更具体是其电路100’，可以只需通过修改源300的频率来使得电流ical的频率等于操作频率frf，在例如从300mhz到1ghz的整个频率范围内操作。换言之，衰减器104的校准针对器件1’的操作频率frf来执行。
82.电路100’的另一优点是提供给端子rfin的亚-ghz信号在端子rfin上看到的阻抗，即电路100’的输入阻抗，可能高于50欧姆或75欧姆的通常阻抗，例如可以等于大约100欧姆。这使得能够在接收链中以较低的电流工作，从而降低电路100’的功耗。如果衰减器104被普通或标准衰减器pi代替，情况就不会如此。实际上，特别是由于天线和阻抗匹配网络的组件的阻抗被环境改变的而事实，这些衰减器pi被适配用于具有良好控制的50欧姆或75欧姆输入阻抗的接收链，但不适配用于需要使用外部阻抗匹配网络将天线耦合到接收链的输入的更高输入阻抗。
83.根据一个实施例，电流ical的值或振幅由天线108发射的最大功率确定，例如，为
了遵守射频传输标准，不超过该最大功率。例如，电流ical具有例如大约10μa的均方根值，使得当电流ical被传递到节点105时，由天线108发射的功率不超过每100-khz范围的-57dbm。
84.根据一个实施例，衰减器104是可变电阻器。例如，衰减器104包括mos晶体管，优选地由mos晶体管(“金属氧化物半导体”)形成。mos晶体管具有第一传导端子(例如，当晶体管具有n沟道时，是其源极)，第一传导端子被耦合、优选地连接到节点106；以及第二传导端子(例如，当晶体管具有n沟道时，是其漏极)，第二传导端子被耦合、优选地连接到节点105。晶体管的栅极接收衰减器104的控制信号。晶体管的接通电阻值然后由衰减器104的控制信号确定，衰减器的阻抗优选为等于晶体管的接通电阻。
85.根据一个实施例，源300被配置为使得电流ical是处于器件1’的操作频率frf的纯正弦曲线。
86.然而，这样的电流源可能体积庞大且实施起来复杂。因此，现在将描述使得能够重复使用已存在于电路100’中的组件或元件的电流源300的实施例。
87.图4以框的形式示意性地示出了图1的电路100’的电流源300的实施例。
88.在该实施例中，优点在于电路100’的接收链包括至少一个本地振荡器，本地振荡器被配置为以频率flo传递信号，频率flo等于frf-fint或frf fint。
89.因此，在图4中，电流源300包括电路或本地振荡器lo’。振荡器lo’被配置为传递处于flo频率(即，以接收链的本地振荡器的频率，例如，关于图1描述的振荡器lo的频率)的信号或电压。例如，关于图1描述的电路lo’和本地振荡器lo相同。
90.电流源300还包括电路fi。电路fi被配置为传递处于解调链的中间频率fint的信号或电压。
91.电流源300还包括混频器400。混频器400被配置为接收由振荡器lo’传递的处于频率flo的信号和由电路fi传递的处于频率fint的信号。混频器400被配置为将这些信号相乘或组合在一起。
92.根据一个实施例，振荡器lo’和电路fi的输出信号是正弦的。在该实施例中，在混频器400的输出处可用的信号或电压包括与flo-fint相等的频率f3和与flo fint相等的频率f4。频率f3和f4之一因此对应于操作频率frf。频率f3和f4中的另一个对应于镜像频率fim。混频器400的输出被耦合、例如被连接到节点401。
93.根据一个实施例，在接收链101中，混频器400的输出信号中的镜像频率由镜像频率抑制器件进行滤波，其方式与链101在镜像频率fim处于天线108提供给端子rfin的亚ghz信号时对其进行滤波相同。例如，混合器400的输出随后连接到节点401。
94.根据另一实施例，接收链没有镜像频率抑制器件，并且源300包括镜像频率抑制功能来抑制频率镜像fim。
95.例如，尽管未示出，源300然后除了图4所示的第一混频器400之外还包括第二混频器400，第二混频器400被配置为将电路fi的输出信号与处于频率flo但相对于由第一混频器400接收的处于频率flo的信号相移90
°
的信号相乘。此外，第二混频器400的输出在相对于第一混频器400的输出信号经历了90
°
的新相移之后，被添加到第一混频器400的输出或从第一混频器400的输出中减去，以获得在节点401上没有镜像频率fim的信号。
96.为了将节点401上可用的电压转换为对应的电流ical，电阻器rcal将节点401耦合
到源300的输出402，电流源300的输出402被耦合、优选地被连接到节点105(图3)。电阻器rcal的值例如由电流ical的期望值确定，电流ical的期望值本身例如由天线发射的不被超过的最大功率来确定。
97.根据一个实施例，去耦电容元件ccal在节点401与电流源300的输出402之间与电阻器rcal串联连接。电容器ccal使得能够去除节点401上可用的信号中存在的可能的dc(“直流”)分量。换言之，电容元件ccal是共模去除电容元件。
98.图5以框的形式示意性地示出了根据一个实施例的图4的电流源300的细节。
99.在图5的实施例中，电路fi传递处于频率fint的方波输出信号。这允许混频器400的简单实现方式。
100.因此，根据一个实施例，混频器400是切换式频率混频器，其被配置为由电路fi的方波输出信号控制。例如，混频器400被配置为使得当电路fi的输出信号处于第一电平时，其输出信号基本上等于振荡器lo’的输出信号，第一电平例如对应于该信号的高电平状态，并且使得当电路fi的输出信号处于第二电平时，其输出信号为空，第二电平例如对应于该信号的低状态。
101.根据一个实施例，混频器400包括将节点502耦合到混频器的输出504的开关500，以及将混频器400的输出504耦合到节点106的开关506，节点502被配置为接收振荡器lo’的输出信号。开关500和504由电路fi的输出信号控制为处于反相。换言之，混频器400包括由电路fi的输出信号控制的开关，开关被配置为将混频器400的输出504选择性地耦合到节点106或电路fi的输出。
102.根据一个实施例，电路fi包括振荡器xo和分频器div。振荡器xo被配置为传递处于高于解调链的频率fint的频率的信号。分频器div被配置为接收振荡器xo的输出信号。分频器还被配置为根据振荡器xo传递的信号来传递电路fi的输出信号。例如，振荡器xo的输出信号为方波信号。优选地，分频器div由触发器链来实现。
103.根据一个实施例，振荡器xo是石英振荡器，其被配置为例如以47mhz至50mhz范围内的频率传递方波信号。优点在于以下事实，这样的石英振荡器通常存在于用于其他功能的、例如生成电路100’的数字电路的时钟信号的电路100’(图3)中。换言之，根据一个实施例，石英振荡器xo被配置为将其输出信号传递到除了电路div之外的电路100’的至少另一电路，该另一电路不是电流源300的一部分。
104.在图5的实施例中，由电路fi传递的信号是频率fint的方波信号，根据一个实施例，由电路l0’传递的信号是正弦波信号。在这种情况下，混频器400的输出信号包括频率frf、镜像频率以及等于flo-n*fint和flo n*fint的频率，n是严格的正整数，并且例如是奇数。
105.根据一个实施例，镜像频率fim将由接收链101的镜像频率抑制器件滤波，并且谐波频率也将由接收链、例如由(多个)滤波器if滤波。
106.作为变型，电流源300实现镜像频率抑制功能，导致节点401上的信号没有镜像频率fim。根据与图4相关的功能和结构指示，在源300中实现该镜像频率抑制功能在本领域技术人员的能力范围内。节点401上的信号的谐波频率将由接收链101、例如由滤波器if来滤波。
107.图6以框的形式示意性地示出了根据一个实施例的图4的电流源300的其他细节。
更具体地，图6图示了振荡器lo’的实施例。
108.在该实施例中，振荡器lo’包括振荡器lo”。振荡器lo”被配置为传递等于频率flo的四倍的频率flo4的方波信号sigl。信号sig1的低状态等于0v，或者换言之，等于参考电位gnd。
109.振荡器lo’还包括分频器div2和分频器div4。
110.分频器div2被配置为接收信号sigl并将其频率flo4除以二。换言之，分频器div2被配置为传递与信号sig1的频率flo4被除以二相对应的信号sig2。信号sig2的频率flo2因此等于频率flo的两倍。信号sig1和sig2具有相同的振幅。
111.更准确地，分频器div2被配置为在第一类型信号sigl的每个边沿处、例如在信号sigl的每个下降沿处切换信号sig2。
112.分频器div4被配置为接收信号sigl并将其频率flo4除以四。换言之，分频器div4被配置为传递与信号sig1的频率flo4被除以四相对应的信号sig3。信号sig3的频率因此等于频率flo。信号sig1和sig3具有相同的振幅。
113.更准确地，分频器div4被配置为每第二类型信号sigl的两个边沿、例如信号sigl的每两个上升沿切换信号sig3，第一类型边沿与第二类型边沿不同，并且在上升和下降类型之中选择第一类型和第二类型。
114.振荡器lo’包括图6中的异或门，具有参考600。门600具有两个输入。门600的第一输入被配置为接收信号sig2，门600的第二输入被配置为接收信号sig3。门600被配置为传递信号sig4。如本领域技术人员所熟知的，门600实现信号sig2和sig3之间的异或功能。换言之，当信号sig2和sig3处于不同的高和低状态时，信号sig4处于高状态，而当信号sig2和sig3处于相同的高或低状态时，信号sig4处于低状态。
115.振荡器lo’还包括将分频器div4的输出与振荡器lo’的输出602耦合的电阻器rf，以及将分频器div2的输出与振荡器lo’的输出602耦合的电阻器r4f。
116.电阻rf的值基本上等于，优选地等于电阻r4f的值的0.348/0.84倍。因此，在振荡器lo”的输出602上可用的信号sig5基本上等于(例如等于)信号sig3的0.84倍加上信号sig4的0.38倍。因此，信号sig5具有正弦曲线的形状，但是信号sig5是不是正弦波信号。信号sig5的基频是频率flo。
117.在所示示例中，电阻器rf被连接在分频器div4的输出与节点603之间，并且电阻器rf4被连接在门600的输出与节点603之间，节点603被连接到节点602。
118.在另一未示出的示例中，电阻器rf被连接在分频器div4的输出和节点603之间，并且电阻器r4f被连接在门600的输出和节点603之间，节点603通过共模去除电容元件而被耦合到输出602，使得信号sig5以电位gnd为中心，或者换言之，具有零平均值。
119.已观察到，与频率flo的方波信号相比，信号sig5不包含小于或等于6阶的谐波。换言之，除了不具有2、4和6阶的谐波之外，信号sig5不包括在方波信号中存在的3和5阶谐波。
120.这是特别有利的，因为当信号sig5被传递到由处于频率fint的方波信号控制的切换模式混频器400时，信号sig5的3和5阶谐波导致不想要的电流叠加到电流ical。这些不需要的电流不会被接收链滤波并且由于其频率而贡献于接收链的输出信号。实际上，尽管接收链，尤其是由于其中的滤波器if，是频率选择性的，使用方波信号sig5和电路fi(图4和图5)的方波输出信号将导致混频器400的输出信号具有许多不同的频率，特别是当混频器102
是切换模式类型时，其中至少一些频率可以被接收链101的混频器102带到中间频率fint。
121.尽管信号sig5大于6阶的谐波也可能导致这种不希望的电流，但它们对接收链的输出信号的贡献被认为是可忽略的。实际上，在其开关由方波信号控制的切换模式混频器的输出信号中，例如接收链101的(多个)混频器102的情况，谐波的功率来自方波信号随着所考虑谐波的阶而减小。因此，即使信号sig5，即电流ical，包括阶大于6的谐波，并且当在切换模式混频器102中与频率flo的方波信号的谐波组合时，这些谐波被带回到频率fint，它们对混频器102的输出信号的频率fint承载的功率的影响可以忽略不计。然而，可选地，振荡器lo’包括低通滤波器(未示出)，优选地是可调谐的。该滤波器被配置为对信号sig5的大于6阶的谐波进行滤波。作为示例，该滤波器由优选地可变的电阻器和节点106和振荡器lo’的输出602之间串联连接的电容元件来实现。可调电阻例如由mos晶体管来实现，并且然后对应于该mos晶体管的接通电阻。
122.优选地，振荡器l0’包括平滑电容元件cf。电容元件cf被配置为将信号sig5的形状平滑或滤波。电容元件cf被连接在振荡器lo”的输出602与处于电位gnd的节点106之间。换言之，与节点603的电阻相关联的电容元件cf形成了简单且不重要的低通滤波器，它在对信号sig5的基频没有任何作用的情况下，过滤了信号sig5的大于6阶的谐波。
123.根据一个实施例，振荡器l0”和优选地分频器div2与div4中的一个和/或另一个也用于电路100’中来生成处于频率flo的至少一个信号，至少一个信号被配置为传递到接收链的至少一个对应的混频器。至少一个混频器，例如混频器102(图1)，例如被配置为将处于频率flo的至少一个信号与接收链的放大器lna的输出信号相乘或混频。换言之，振荡器lo”和优选地，分频器div2和div4中的一个和/或另一个形成至少一个本地振荡器的一部分，例如接收链的振荡器lo(图1)的一部分。这使得能够重新使用振荡器lo”以及优选地，电路100’中已存在的分频器div2和div4中的一个和/或另一个来实现图6的振荡器lo’。
124.图7以框的形式示意性地示出了结合图3描述的电路100’的实施例，并且更准确地示出了结合图3描述的器件1’的实施例。
125.在图7中，器件1’包括电路100’、天线108和将天线108耦合到电路100’的输入端子rfin的阻抗匹配网络imp。
126.电路100’包括接收链101，接收链包括耦合到端子rfin的放大器lna。电路100’还包括在节点105与节点106之间连接的可控阻抗104。在所示示例中，接收链101的其余部分与关于图1所描述的相同。因此，链101包括至少一个混频器102、本地振荡器lo、至少一个滤波器if和至少一个转换器adc。然而，关于图3至图7描述的实施例和变型不限于关于图1描述的接收链101的示例，并且提供包括放大器lna的接收链的其他示例将在本领域技术人员的能力范围内，放大器lna被耦合、优选地连接到电路100’的端子rfin。
127.此外，电路100’包括用于控制衰减器104的电路agc。作为示例，电路agc被配置为接收信号i和q的模，以将信号i和q的模与最大值和最小值进行比较，并且基于这些比较的结果，增加或减少在端子rfin上接收的信号的衰减。作为示例，电路agc包括数字电路，例如状态机，数字电路被配置为接收比较的结果，并且基于这些比较的结果来选择衰减器104的阻抗值。作为示例，电路agc包括查找表，在查找表中存储了在校准阶段确定的衰减器104的衰减值和对应的阻抗值。作为示例，衰减器104的每个阻抗值以数字代码的形式存储在查找表中。每个数字代码例如被配置为，当被提供给agc电路的数模转换器dac时，使得转换器
dac向衰减器104提供对应的模拟控制信号。
128.此外，电路100’包括源300，源300被配置为将电流ical传递到节点105，节点105被连接到端子rfin和/或放大器lna的输入。
129.在图7的实施例中，源300如结合图5所述来实现，振荡器lo’如结合图6所述来实现。
130.作为示例，在图7中，混频器400的开关500是n沟道mos晶体管，其源极被耦合、优选地连接到节点502，并且其漏极被耦合、优选地连接到混频器400的输出504，混频器400的开关506是n沟道mos晶体管，其源极被耦合、优选地连接到节点106，并且其漏极被耦合、优选地连接到混频器400的输出504。在该示例中，晶体管500的栅极接收电路fi的输出信号的互补信号，并且晶体管506的栅极接收电路fi的输出信号，但是反相也是可能的。例如，输出信号的互补信号可以在反相器inv的输出处获得，反相器inv的输入接收电路fi的输出信号。
131.优选地，当混频器400的开关500和506是n沟道mos晶体管并且振荡器lo’如关于图6所描述的来实现时，共模去除电容元件cdc将节点603耦合到振荡器lo’的输出602。当晶体管500被控制为接通并且其栅极接收与电路fi的输出信号的高状态相对应的电压时，这使得能够增加晶体管500的栅极与源极之间的电压的最小振幅。换言之，这使得能够降低晶体管500的接通电阻。此外，该电容元件cdc允许信号sig1、sig2、sig3和sig4的低电平或低状态对应于接地gnd，使得分压器div2、div4和门600不汲取dc电流，这会增加振荡器lo’的消耗。
132.作为示例，在图7中，源300可以通过将分频器div去激活来关断，使得电路fi的输出处于晶体管506接通而晶体管500关断的状态。根据另一示例，源300可以通过将晶体管506的栅极接地gnd来关断。提供关断源300的其他方式将在本领域技术人员的能力范围内。
133.已描述了各种实施例和变型。本领域技术人员将理解，这些不同实施例和变型的某些特征可以被组合，并且本领域技术人员将想到其他变型。具体地，虽然已描述了具有在链端部、(多个)滤波器if之后或甚至在镜像频率抑制器件之后设置的(多个)转换器adc的链101的示例，但是在接收链的其他示例中，(多个)滤波器(s)if和/或镜像频率抑制器件可以通过数字功能来实现，转换器adc然后例如通过连接到混频器102的输出而设置在这些数字功能的上游。
134.此外，尽管在以上描述中可控阻抗104已被描述为在链101之外，但是可以认为阻抗104和/或电路agc是接收链101的一部分。
135.此外，尽管没有描述或图示，但是上述实施例和变型适用于通过电路100’外部设置(即，相对于器件1’中rf信号的传播方向，在端子rfin的上游)的滤波器(通常被称为天线滤波器)来完成镜像频率抑制功能的情况。请注意，在这种情况下，该天线滤波器的阻抗被包括在结合图2和图3描述的阻抗zs中。
136.因此，需要克服已知的射频信号接收链(更具体地，亚-ghz信号接收链)的衰减器校准方法的全部或部分缺点。
137.还需要克服包括接收链的已知电路的全部或部分缺点，其中这样的校准方法被实现。
138.一个实施例克服了射频信号接收链(更具体地，亚-ghz信号接收链)的衰减器的已知校准方法以及被配置为实现这些已知方法的已知电路的全部或部分缺点。
139.一个实施例提供了一种电路，电路包括：被配置为接收处于第一频率的第一信号的输入端子；与输入端子连接并且包括低噪声放大器的解调链，低噪声放大器具有与端子耦合(优选地连接)的输入；在第一节点与被配置为接收参考电位的节点之间连接的可控可变阻抗，第一节点被连接到输入端子和/或放大器输入；以及被配置为将处于第一频率的电流传递到第一节点的电流源。
140.根据一个实施例，电流源包括：第一电路，其被配置为传递处于解调链的本地振荡器的频率的第二信号；第二电路，其被配置为传递处于解调链的中间频率的第三信号；混频器，其被配置为接收第二信号和第三信号，混频器的输出被耦合(优选地连接)到电流源的内部节点；以及将内部节点耦合到第一节点的电阻器。
141.根据一个实施例，第三信号是方波信号并且混频器是由第三信号控制的开关模式混频器。
142.根据一个实施例，第二电路包括振荡器和分频器，振荡器被配置为传递处于大于解调链的中间频率的频率的信号，并且分频器被配置为根据由振荡器传递的信号传递第三信号。
143.根据一个实施例，第二电路的振荡器是石英振荡器。
144.根据一个实施例，混频器包括在混频器的输出与被配置为接收第二信号的节点之间连接的第一开关，以及在混频器的输出与被配置为接收参考电位的节点之间连接的第二开关，第一开关和第二开关被配置为根据第三信号被控制为处于反相。
145.根据一个实施例，第一电路包括：被配置为传递处于等于本地振荡器频率的四倍的频率的第四方波信号的电路；第一分频器，其被配置为将第四信号的频率除以二；第二分频器，其被配置为将第四信号的频率除以四；双输入门，其被配置为接收第一分频器的输出信号和第二分频器的输出信号，门被配置为在由其输入接收的信号之间实现异或功能；第一电阻器，其将第二分频器的输出耦合到第一电路的输出；以及第二电阻器，其将栅极的输出耦合到第一电路的输出。
146.根据一个实施例，第一电阻器的值基本上等于，例如等于第二电阻器的值的0.348/0.84倍。
147.根据一个实施例，电流源包括共模去除电容元件，将电流源的内部节点耦合到第一节点的电阻器与在内部节点与第一节点之间的共模去除电容元件串联连接。
148.根据一个实施例，电流源还被配置为选择性地接通或关断。
149.另一实施例提供了使用所述电路的方法，方法包括以下步骤：a)选择受控可变阻抗的值；b)在通过电流源将电流传递到第一节点时，在解调链的输出处获取信号；以及c)对于在步骤a)处选择的阻抗值，至少从在步骤b)处获取的信号导出由可变阻抗引入接收链的衰减值。
150.根据一个实施例，方法进一步包括：在步骤a)与c)之间的步骤b’)，步骤b’)包括在电流源关断时，在解调链的输出处获取信号，并且其中在步骤c)处，衰减值至少从在步骤b)处获取的信号和从在步骤b’)处获取的信号导出。
151.根据一个实施例，步骤a)和c)针对可变阻抗的多个值中的每一个值被重复。
152.根据一个实施例，在步骤a)中的一个步骤处，可变阻抗等效于针对所选择的值的开路。
153.根据一个实施例，在每个步骤c)处，当可变阻抗等效于开路时，衰减值至少从在对应步骤b)处观察的信号和从在步骤b处观察的信号导出。
154.本公开的一方面提供了一种操作电路的方法，所述方法包括：a)通过解调链中的低噪声放大器的输入，接收处于第一频率的第一信号；b)通过电流源，将处于所述第一频率的电流传递到与所述低噪声放大器的输入耦合的第一节点；c)选择在所述第一节点与参考电位节点之间耦合的受控可变阻抗的值；d)在所述电流由所述电流源传递到所述第一节点时，在所述解调链的输出处获取信号；以及e)针对在步骤c)处选择的所述可变阻抗的值，至少根据在步骤d)处获取的所述信号，确定由所述可变阻抗引入所述解调链中的衰减值。
155.根据一个或多个实施例，方法还包括：在步骤c)与e)之间的步骤d’)，步骤d’)包括在所述电流源关断时在所述解调链的输出处获取另一信号；以及在步骤e)处，至少根据在步骤d)处获取的所述信号和在步骤d’)处获取的所述另一信号来确定所述衰减值。
156.根据一个或多个实施例，方法还包括针对所述可变阻抗的多个值中的每个值重复步骤c)和e)。
157.根据一个或多个实施例，其中在步骤c)中的一个步骤处，所述可变阻抗针对所选择的值等效于开路。
158.根据一个或多个实施例，方法进一步包括，在每个步骤e)处，当所述可变阻抗等效于所述开路时，至少根据在对应步骤d)处观察的信号和在步骤d)处观察的信号来确定所述衰减值。
159.根据一个或多个实施例，方法还包括：通过所述电流源的第一电路，传递处于所述解调链的本地振荡器的频率的第二信号；通过所述电流源的第二电路，传递处于所述解调链的中间频率的第三信号；通过具有与所述电流源的内部节点耦合的输出的混频器，接收所述第二信号和所述第三信号；以及通过电阻器，将所述内部节点耦合到所述第一节点。
160.根据一个或多个实施例，其中所述第三信号是方波信号，并且所述混频器是由所述第三信号控制的开关模式混频器。
161.根据一个或多个实施例，方法还包括：通过所述第二电路的振荡器，传递处于大于所述解调链的所述中间频率的频率的信号；以及通过所述第二电路的分频器，传递根据由所述振荡器传递的所述信号的所述第三信号。
162.根据一个或多个实施例，方法还包括根据所述第三信号控制所述混频器的第一开关和第二开关处于反相，所述第一开关被连接在所述混频器的输出与接收所述第二信号的节点之间，并且所述第二开关被连接在所述混频器的输出与所述参考电位节点之间。
163.根据一个或多个实施例，方法还包括：通过所述第一电路的第四电路，传递处于与所述本地振荡器的频率的四倍相等的频率的第四方波信号；通过所述第一电路的第一分频器，将所述第四方波信号的频率除以二；通过所述第一电路的第二分频器，将所述第四方波信号的频率除以四；通过所述第一电路的双输入门，接收所述第一分频器的输出信号以及所述第二分频器的输出信号，通过所述门，在由其输入接收的所述信号之间实现异或功能；通过所述第一电路的第一电阻器，将所述第二分频器的输出耦合到所述第一电路的输出；以及通过所述第一电路的第二电阻器，将所述门的输出耦合到所述第一电路的输出。
164.最后，基于上文给出的功能指示，所描述的实施例和变型的实际实现方式在本领域技术人员的能力范围内。具体地，衰减器104的校准阶段的实现细节和/或电路agc的实现
细节在本领域技术人员基于上文给出的功能指示的能力范围内。此外，根据与图4相关的功能和/或结构指示，本领域技术人员能够在电流源300如关于图5、图6和图7中的任一个所描述的来实现的情况下，在电流源300中直接实现镜像频率抑制功能。