芯片封装结构的制造方法与流程

芯片封装结构的制造方法
1.本技术为分案申请，其母案申请的申请号为201711210160.9，申请日为2017年11月28日，发明名称为“芯片封装结构的制造方法”。
技术领域
2.本公开实施例涉及半导体技术，特别涉及芯片封装结构及其制造方法。


背景技术：

3.半导体集成电路(integrated circuit，ic)工业经历快速成长，在集成电路的材料和设计上的技术进展已经产生了数个世代的集成电路，每一世代皆较前一世代具有更小且更复杂的电路。然而，这些进展也增加了集成电路的处理和制造的复杂度。
4.在集成电路演进的历程中，当几何尺寸(亦即使用生产工艺可以产生的最小组件(或线))缩减时，功能密度(亦即单位芯片面积的互连装置数量)通常也增加。此尺寸缩减的工艺通过提高生产效率和降低相关成本而提供了一些效益。
5.然而，由于不断地缩减部件(feature)尺寸，生产工艺变得更难以实施。因此，以越来越小的尺寸形成可靠的半导体装置是一项挑战。


技术实现要素：

6.根据本公开的一些实施例，提供芯片封装结构的制造方法。此方法包含在载体基底上方形成第一介电层，其中第一介电层具有第一开口，在第一介电层上方和在第一开口中形成第一布线层，其中第一介电层和第一布线层一起形成重分布结构，且重分布结构具有第一表面和与第一表面相反的第二表面，在第一表面上方设置第一芯片和第一导电凸块，其中第一导电凸块介于第一芯片和重分布结构之间，在第一表面上方形成第一模制层，以环绕第一芯片和第一导电凸块，移除载体基底，在第二表面上方设置第二芯片和第二导电凸块，其中第二导电凸块介于第二芯片和重分布结构之间，以及在第二表面上方形成第二模制层，以环绕第二芯片和第二导电凸块。
7.根据本公开的一些实施例，提供芯片封装结构的制造方法。此方法包含在载体基底上方设置第一芯片，其中第一芯片包含基底和在基底上方的导电垫，在载体基底上方形成第一模制层以环绕第一芯片，在第一模制层和第一芯片上方形成介电层，其中介电层具有第一开口，在介电层上方和在第一开口中形成布线层，介电层和布线层一起形成第一重分布结构，第一重分布结构具有第一表面和与第一表面相反的第二表面，第二表面面对第一芯片，且导电垫介于基底和第一重分布结构之间，在第一表面上方形成第一导电柱，其中第一导电柱电性连接至布线层，在第一表面上方设置第二芯片和第一导电凸块，其中第一导电凸块介于第二芯片和第一重分布结构之间，在第一表面上方形成第二模制层以环绕第一导电柱、第二芯片和第一导电凸块，以及移除载体基底。
8.根据本公开的一些实施例，提供芯片封装结构。此芯片封装结构包含第一重分布结构，其包含介电结构和在介电结构中的多个布线层，其中第一重分布结构具有第一表面
和与第一表面相反的第二表面，第一芯片在第一表面上方，第一导电凸块介于第一芯片和第一重分布结构之间，第一导电柱在第一表面上方，相邻于第一芯片且电性连接至这些布线层，第二芯片在第二表面上方，其中第二芯片包含基底和在基底上方的导电垫，且导电垫介于基底和第一重分布结构之间，第一模制层在第一表面上方，以环绕第一芯片、第一导电凸块和第一导电柱，以及第二模制层在第二表面上方以环绕第二芯片。
附图说明
9.通过以下的详细描述配合所附附图，可以更加理解本公开实施例的内容。需强调的是，根据产业上的标准惯例，许多部件并未按照比例绘制。事实上，为了能清楚地讨论，各种部件的尺寸可能被任意地增加或减少。
10.图1a～图1m是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。
11.图2是根据一些实施例的芯片封装结构的剖面示意图。
12.图3是根据一些实施例的芯片封装结构的剖面示意图。
13.图4是根据一些实施例的芯片封装结构的剖面示意图。
14.图5是根据一些实施例的芯片封装结构的剖面示意图。
15.图6是根据一些实施例的芯片封装结构的剖面示意图。
16.图7是根据一些实施例的芯片封装结构的剖面示意图。
17.图8a～图8e是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。
18.图9是根据一些实施例的芯片封装结构的剖面示意图。
19.图10是根据一些实施例的芯片封装结构的剖面示意图。
20.图11是根据一些实施例的芯片封装结构的剖面示意图。
21.图12a～图12b是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。
22.图13a～图13b是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。
23.图14是根据一些实施例的芯片封装结构的剖面示意图。
24.附图标记说明：
25.110、170、310、1110、c～载体基底；
26.120、120a、120b、250、320～重分布结构；
27.120a、120b～表面；
28.121、123、125、127、144、214、251、253、255、257、264、344、612～介电层；
29.121a、121b、123a、125a、127a、251a、255a、257a、1132～开口；
30.122、124、126、252、254、256～布线层；
31.122a、124a、126a～导线；
32.128a、128b、182、184、258、322、324～导电垫；
33.130、190、330、330a、1140、1170～导电柱；
34.132、192、321、332a～顶面；
35.140、140a、210、260、340～芯片；
36.142、212、262、342、611、2900～基底；
37.142a、212a、262a、342a～正面；
38.142b、212b、262b、342b～背面；
39.142c、212c、262c、342c～电子元件；
40.146、216、266、346～接合垫；
41.148、218、268、348、613～导电结构；
42.149～绝缘层；
43.150、220、240、270、290、350、380、1010、1180、2110、3100～导电凸块；
44.160、230、280、360、370、1160、1190～模制层；
45.200、200a、300、400、500、600、700、800、900、1000、2100、2100a、2200、2300、2400、2500、2600、2700、2800～芯片封装结构；
46.610～中介结构；
47.611a～通孔；
48.614、d、d1、d2～介电结构；
49.615、r、r1、r2～布线结构；
50.1120、1150、a、a1～粘着层；
51.1130～缓冲层；
52.2910～基座部分；
53.2912、2914～侧；
54.2920～第一接合垫；
55.2930～第二接合垫；
56.h1、h2、h3～高度；
57.l1、l2～长度；
58.s～内壁；
59.t1、t2～厚度；
60.t3、t4～总厚度；
61.u1、u2、u3、u4、u5、u6、u7～底部填充层；
62.v1、v2～方向；
63.w1、w2、w3、w4～宽度。
具体实施方式
64.以下内容提供了很多不同的实施例或范例，用于实施本公开实施例的不同部件。组件和配置的具体实施例或范例描述如下，以简化本公开实施例。当然，这些仅仅是范例，并非用以限定本公开实施例。举例来说，叙述中若提及第一部件形成于第二部件之上，可能包含第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不直接接触的实施例。此外，本公开实施例在不同范例中可重复使用参考数字和/或字母，此重复是为了简化和清楚的目的，并非指定所讨论的不同实施例和/或组态之间的关系。
65.再者，空间上相关的措辞，例如“在
……
之下”、“在
……
下方”、“下方的”、“在
……
上方”、“上方的”和其他类似的用语可用于此，以方便描述如图所示的一元件或部件与其他元件或部件之间的关系。此空间上相关的措辞意欲包含除附图描绘的方向外，使用或操作中的装置的不同方向。装置可以其他方向定位(旋转90度或其他定位方向)，且在此使用的空间相关描述可同样依此解读。应理解的是，可以在此方法之前、期间和之后提供额外的操作，且对此方法的其他实施例而言，可以取代或消除在此描述的一些操作。
66.此外，本公开实施例还可以包含其他的部件和工艺。举例来说，可以包含测试结构，以帮助验证测试3d封装或3d集成电路装置。测试结构可以包含例如在重分布(redistribution)层中或在基底上形成的测试垫(pads)，其容许测试3d封装或3d集成电路、使用探针(probe)和/或探针卡以及类似的用途。验证测试可以在中间结构及最终结构上实施。此外，在此公开的结构和方法可以与测试方法结合使用，测试方法包含已知的良好管芯(dies)的中间验证，以增加产量并降低成本。
67.图1a～图1m是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。根据一些实施例，如图1a所示，提供载体基底(carrier substrate)110。根据一些实施例，载体基底110配置为在后续的工艺步骤期间提供暂时的机械上和结构上的支撑。根据一些实施例，载体基底110包含玻璃、氧化硅、氧化铝、金属，前述的组合和/或类似的材料。根据一些实施例，载体基底110包含金属框(frame)。
68.根据一些实施例，如图1a所示，在载体基底110上方形成粘着层a。根据一些实施例，粘着层a与载体基底110直接接触。根据一些实施例，粘着层a顺形地(conformally)形成在载体基底110上。根据一些实施例，粘着层a由绝缘材料制成，例如聚合物材料。使用涂布(coating)工艺或其他合适的工艺形成粘着层a。
69.根据一些实施例，如图1a所示，在粘着层a上方形成介电层121。根据一些实施例，介电层121与粘着层a直接接触。根据一些实施例，介电层121顺形地形成在粘着层a上。根据一些实施例，介电层121由绝缘材料制成，例如聚合物材料(例如聚苯并噁唑(polybenzoxazole)或聚酰亚胺(polyimide))、氮化物(例如氮化硅)、氧化物(例如氧化硅)、氮氧化硅或类似的材料。使用涂布工艺、沉积工艺或其他合适的工艺形成介电层121。
70.根据一些实施例，如图1a所示，移除介电层121的一部分以在介电层121中形成开口121a。根据一些实施例，开口121a将粘着层a的一部分暴露出来。在一些实施例中，介电层121由感光(photosensitive)材料制成，且移除介电层121包含实施光刻(photolithography)工艺。在一些实施例中，移除介电层121包含实施光刻工艺和蚀刻工艺。
71.根据一些实施例，如图1a所示，在介电层121上方形成布线(wiring)层122。根据一些实施例，布线层122延伸进入开口121a。根据一些实施例，布线层122与粘着层a直接接触。在一些实施例中，以布线层122填充开口121a。根据一些实施例，布线层122包含导线122a。根据一些实施例，布线层122由导电材料制成，例如金属(像是铜、铝或钨)。
72.根据一些实施例，如图1a所示，在介电层121和布线层122上方形成介电层123。根据一些实施例，介电层123由绝缘材料制成，例如聚合物材料(例如聚苯并噁唑或聚酰亚胺)、氮化物(例如氮化硅)、氧化物(例如氧化硅)、氮氧化硅或类似的材料。使用涂布工艺、沉积工艺或其他合适的工艺形成介电层123。
73.根据一些实施例，如图1a所示，移除介电层123的一部分以在介电层123中形成开口123a。根据一些实施例，开口123a将布线层122的一部分暴露出来。在一些实施例中，介电层123由感光材料制成，且移除介电层123包含实施光刻工艺。在一些实施例中，移除介电层123包含实施光刻工艺和蚀刻工艺。
74.根据一些实施例，如图1a所示，在介电层123上方形成布线层124。根据一些实施例，布线层124延伸进入开口123a以与布线层122电性连接。根据一些实施例，布线层124与布线层122直接接触。
75.在一些实施例中，以布线层124填充开口123a。根据一些实施例，布线层124包含导线124a。根据一些实施例，布线层124由导电材料制成，例如金属(像是铜、铝或钨)。
76.根据一些实施例，如图1a所示，在介电层123和布线层124上方形成介电层125。根据一些实施例，介电层125由绝缘材料制成，例如聚合物材料(例如聚苯并噁唑(polybenzoxazole，pbo)或聚酰亚胺)、氮化物(例如氮化硅)、氧化物(例如氧化硅)、氮氧化硅或类似的材料。使用涂布工艺、沉积工艺或其他合适的工艺形成介电层125。
77.根据一些实施例，如图1a所示，移除介电层125的一部分以在介电层125中形成开口125a。根据一些实施例，开口125a将布线层124的一部分暴露出来。在一些实施例中，介电层125由感光材料制成，且移除介电层125包含实施光刻工艺。在一些实施例中，移除介电层125包含实施光刻工艺和蚀刻工艺。
78.根据一些实施例，如图1a所示，在介电层125上方形成布线层126。根据一些实施例，布线层126延伸进入开口125a以与布线层124电性连接。根据一些实施例，布线层126与布线层124直接接触。
79.在一些实施例中，以布线层126填充开口125a。根据一些实施例，布线层126包含导线126a。根据一些实施例，布线层126由导电材料制成，例如金属(像是铜、铝或钨)。
80.根据一些实施例，如图1a所示，在介电层125和布线层126上方形成介电层127。根据一些实施例，介电层127由绝缘材料制成，例如聚合物材料(例如聚苯并噁唑或聚酰亚胺)、氮化物(例如氮化硅)、氧化物(例如氧化硅)、氮氧化硅或类似的材料。使用涂布工艺、沉积工艺或其他合适的工艺形成介电层127。
81.根据一些实施例，如图1a所示，移除介电层127的一部分以在介电层127中形成开口127a。根据一些实施例，开口127a将布线层126的一部分暴露出来。在一些实施例中，介电层127由感光材料制成，且移除介电层127包含实施光刻工艺。在一些实施例中，移除介电层127包含实施光刻工艺和蚀刻工艺。
82.根据一些实施例，如图1a所示，在介电层127上方形成导电垫128a和128b。根据一些实施例，导电垫128a环绕导电垫128b。根据一些实施例，导电垫128a和128b延伸进入开口127a以与布线层126电性连接。
83.根据一些实施例，导电垫128a和128b与布线层126直接接触。根据一些实施例，导电垫128a和128b由导电材料制成，例如金属(像是铜、铝或钨)。在一些其他的实施例中(未绘示)，不形成导电垫128a。
84.在一些实施例中，所有的介电层121、123、125和127是连续的介电层。根据一些实施例，介电层121、123、125和127一起形成介电结构d。根据一些实施例，布线层122、124和126一起形成布线结构r。
85.根据一些实施例，在介电结构d中形成布线结构r。根据一些实施例，介电结构d、布线结构r及导电垫128a和128b一起形成重分布结构120。根据一些实施例，重分布结构120具有表面120a和120b。根据一些实施例，表面120b与表面120a相反。根据一些实施例，表面120b面对载体基底110。
86.根据一些实施例，如图1a所示，在导电垫128a上方形成导电柱130。根据一些实施例，导电柱130与导电垫128a和布线结构r电性连接。根据一些实施例，导电柱130在重分布结构120的表面120a上方。
87.使用电镀工艺或其他合适的工艺形成导电柱130。根据一些实施例，导电柱130由导电材料制成，例如金属(像是铜、铝或钨)或前述的合金。
88.根据一些实施例，如图1b所示，提供芯片140。为了简化的目的，根据一些实施例，图1b只绘示一个芯片140。根据一些实施例，每一个芯片140包含基底142、电子元件142c、介电层144、接合垫(bonding pads)146和导电结构148。
89.根据一些实施例，基底142也可以称为半导体基底、系统单芯片(system-on-chip，soc)、逻辑管芯(logic die)或存储器管芯(memory die)。根据一些实施例，基底142由至少一个元素半导体材料制成，包含单晶、多晶或非晶(amorphous)结构的硅或锗。
90.在一些其他的实施例中，基底142由化合物半导体，例如碳化硅(silicon carbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)；合金半导体，例如硅锗(sige)、磷砷化镓(gaasp)；或前述的组合制成。基底142也可以包含多层半导体、绝缘体上的半导体(semiconductor on insulator，soi)(例如在绝缘体上的硅或在绝缘体上的锗)或前述的组合。
91.根据一些实施例，基底142具有正面142a和与正面142a相反的背面142b。在一些实施例中，在正面142a上或在邻近正面142a的基底142中形成电子元件142c。电子元件142c包含有源元件(active elements)(例如晶体管、二极管或类似的元件)和/或无源元件(passive elements)(例如电阻器、电容器、电感器或类似的元件)。
92.在一些实施例中，有源元件(例如晶体管、二极管或类似的元件)和无源元件(例如电阻器、电容器、电感器或类似的元件)不在背面142b上或不在邻近背面142b的基底142中形成。亦即，没有有源元件且没有无源元件直接形成在背面142b上或邻近背面142b的基底142中。在一些其他的实施例中，在背面142b上或在邻近背面142b的基底142中形成有源元件(例如晶体管、二极管或类似的元件)和无源元件(例如电阻器、电容器、电感器或类似的元件)。
93.根据一些实施例，如图1b所示，在每一个芯片140中，于基底142上方形成介电层144。根据一些实施例，在介电层144中形成接合垫146。根据一些实施例，接合垫146与形成在基底142中/上方的电子元件142c电性连接。根据一些实施例，接合垫146由导电材料制成，例如金属(像是铜或铝)。
94.根据一些实施例，如图1b所示，在各自的接合垫146上方形成导电结构148。根据一些实施例，导电结构148与其下方的接合垫146电性连接。根据一些实施例，导电结构148包含导电柱。根据一些实施例，导电结构148也称为导电凸块(bumps)。根据一些实施例，导电结构148由导电材料制成，例如金属(像是铜、铝或钨)。
95.根据一些实施例，如图1c所示，芯片140经由导电凸块150与导电垫128b接合。根据
一些实施例，导电凸块150介于芯片140的导电结构148与导电垫128b之间。
96.根据一些实施例，芯片140经由导电凸块150电性连接至导电垫128b和布线结构r，导电凸块150在芯片140与导电垫128b之间。根据一些实施例，芯片140和导电凸块150位于重分布结构120的表面120a上方。根据一些实施例，导电凸块150由焊接(solder)材料制成，例如锡(sn)和银(ag)，或者其他合适的导电材料。根据一些实施例，导电凸块150是焊球。
97.根据一些实施例，如图1c所示，在表面120a上方形成模制(molding)层160，以覆盖并环绕芯片140、导电凸块150和导电柱130。模制层160由聚合物材料或其他合适的绝缘材料制成。根据一些实施例，模制层160与芯片140、导电凸块150和导电柱130直接接触。
98.根据一些实施例，如图1d所示，将模制层160的顶部移除，以暴露出导电柱130的顶面132。在一些实施例中(未绘示)，在移除工艺之后，芯片140的顶面也暴露出来。根据一些实施例，移除工艺包含平坦化工艺，例如化学机械工艺(chemical mechanical process)。
99.根据一些实施例，如图1e所示，将模制层160与载体基底170接合，并上下颠倒翻转。根据一些实施例，载体基底170配置为在后续的工艺步骤期间提供暂时的机械上和结构上的支撑。
100.根据一些实施例，载体基底170包含玻璃、氧化硅、氧化铝、金属、前述的组合和/或类似的材料。根据一些实施例，载体基底170包含金属框。根据一些实施例，如图1e所示，移除载体基底110和粘着层a。
101.根据一些实施例，如图1e所示，移除介电层121的一部分，以在介电层121中形成开口121b。根据一些实施例，开口121b将布线层122的一部分暴露出来。根据一些实施例，介电层121的一部分的移除工艺包含光刻工艺和蚀刻工艺。
102.根据一些实施例，如图1e所示，在介电层121(或表面120b)上方形成导电垫182和184。根据一些实施例，导电垫182设置在开口121a中的布线层122上方。根据一些实施例，导电垫182与布线层122电性连接。根据一些实施例，导电垫182与布线层122直接接触。
103.根据一些实施例，导电垫184延伸进入开口121b。根据一些实施例，导电垫184与布线层122电性连接。根据一些实施例，导电垫184与布线层122直接接触。
104.根据一些实施例，在开口121a中的布线层122具有宽度w1，宽度w1在朝向导电垫182或表面120b的方向v1上减少。根据一些实施例，开口121b中的导电垫184具有宽度w2，宽度w2在朝向布线层122或表面120a的方向v2上减少。根据一些实施例，方向v1与方向v2相反。
105.根据一些实施例，如图1e所示，在导电垫182上方形成导电柱190。根据一些实施例，导电柱190与导电垫182和布线结构r电性连接。根据一些实施例，导电柱190在重分布结构120的表面120b上方。
106.使用电镀工艺或其他合适的工艺形成导电柱190。根据一些实施例，导电柱190由导电材料制成，例如金属(像是铜、铝或钨)或前述的合金。
107.根据一些实施例，如图1f所示，提供芯片210。为了简化的目的，根据一些实施例，图1f只绘示一个芯片210。根据一些实施例，每一个芯片210包含基底212、电子元件212c、介电层214、接合垫216和导电结构218。
108.基底212也称为半导体基底、系统单芯片(soc)、逻辑管芯或存储器管芯。根据一些实施例，基底212由至少一个元素半导体材料组成，包含单晶、多晶或非晶结构的硅或锗。
109.在一些其他的实施例中，基底212由化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟；合金半导体，例如硅锗(sige)、磷砷化镓(gaasp)；或前述的组合制成。基底212也可以包含多层半导体、绝缘体上的半导体(soi)(例如在绝缘体上的硅或在绝缘体上的锗)或前述的组合。
110.根据一些实施例，基底212具有正面212a和与正面212a相反的背面212b。在一些实施例中，在正面212a上或在邻近正面212a的基底212中形成电子元件212c。电子元件212c包含有源元件(例如晶体管、二极管或类似的元件)和/或无源元件(例如电阻器、电容器、电感器或类似的元件)。
111.在一些实施例中，有源元件(例如晶体管、二极管或类似的元件)和无源元件(例如电阻器、电容器、电感器或类似的元件)不在背面212b上或不在邻近背面212b的基底212中形成。亦即，没有有源元件且没有无源元件直接形成在背面212b上或邻近背面212b的基底212中。在一些其他的实施例中，在背面212b上或在邻近背面212b的基底212中形成有源元件(例如晶体管、二极管或类似的元件)和无源元件(例如电阻器、电容器、电感器或类似的元件)。
112.根据一些实施例，如图1f所示，在每一个芯片210中，于基底212上方形成介电层214。根据一些实施例，在介电层214中形成接合垫216。根据一些实施例，接合垫216与形成在基底212中/上方的电子元件212c电性连接。根据一些实施例，接合垫216由导电材料制成，例如金属(像是铜或铝)。
113.根据一些实施例，如图1f所示，在各自的接合垫216上方形成导电结构218。根据一些实施例，导电结构218与其下方的接合垫216电性连接。根据一些实施例，导电结构218包含导电柱。根据一些实施例，导电结构218由导电材料制成，例如金属(像是铜、铝或钨)。
114.根据一些实施例，如图1g所示，芯片210经由导电凸块220与导电垫184接合。根据一些实施例，导电凸块220介于芯片210的导电结构218与导电垫184之间。
115.根据一些实施例，芯片210经由导电凸块220电性连接至导电垫184和布线结构r，导电凸块220在芯片210与导电垫184之间。根据一些实施例，芯片210和导电凸块220位于重分布结构120的表面120b上方。根据一些实施例，导电凸块220由焊接材料制成，例如锡(sn)和银(ag)，或者其他合适的导电材料。根据一些实施例，导电凸块220是焊球。
116.根据一些实施例，如图1g所示，在表面120b上方形成模制层230，以覆盖并环绕芯片210、导电凸块220和导电柱190。模制层230由聚合物材料或其他合适的绝缘材料制成。根据一些实施例，模制层230与芯片210、导电凸块220和导电柱190直接接触。
117.在一些实施例中，将模制层230的顶部移除，以暴露出导电柱190的顶面192。在一些实施例中(未绘示)，在移除工艺之后，也将芯片210的顶面暴露出来。根据一些实施例，移除工艺包含平坦化工艺，例如化学机械工艺。
118.根据一些实施例，如图1h所示，移除载体基底170。根据一些实施例，如图1h所示，形成导电凸块240以连接至导电柱130。根据一些实施例，导电凸块240物理性且电性地连接至导电柱130。根据一些实施例，导电凸块240由焊接材料制成，例如锡和银，或者其他合适的导电材料。在一些实施例中，导电凸块240是焊球。
119.根据一些实施例，如图1h所示，实施切割(dicing)工艺，将模制层160和230及重分布结构120切割成个别的芯片封装结构200。为了简化的目的，根据一些实施例，图1h只绘示
一个芯片封装结构200。
120.根据一些实施例，每一个芯片封装结构200包含重分布结构120、芯片140和210、导电凸块150和220、模制层160和230以及导电柱130和190。
121.根据一些实施例，在芯片封装结构200中，基底212的正面212a与基底142的正面142a相互面对，且因此芯片封装结构200也称为面对面芯片封装结构(face-to-face chip package structure)。因为正面212a和142c相互面对，介于电子元件212c和142c之间的导电路径因而缩短。因此，改善了电子元件212c和142c之间的信号传输速度。结果，改善了芯片封装结构200的效能。
122.在一些实施例中，芯片140的厚度t1与芯片210的厚度t2不同。在一些实施例中，芯片140的厚度t1与芯片210的厚度t2相同。
123.根据一些实施例，如图1i所示，提供载体基底c。根据一些实施例，载体基底c配置为在后续的工艺步骤期间提供暂时的机械上和结构上的支撑。根据一些实施例，载体基底c包含玻璃、氧化硅、氧化铝、金属、前述的组合和/或类似的材料。根据一些实施例，载体基底c包含金属框。
124.根据一些实施例，如图1i所示，在载体基底c上方形成粘着层a1。根据一些实施例，粘着层a1与载体基底c直接接触。根据一些实施例，粘着层a1由绝缘材料制成，例如聚合物材料。使用涂布工艺或其他合适的工艺形成粘着层a1。
125.根据一些实施例，如图1i所示，在粘着层a1上方按顺序地形成介电层251、布线层252、介电层253、布线层254、介电层255、布线层256、介电层257和导电垫258。
126.根据一些实施例，介电层251与粘着层a1直接接触。根据一些实施例，介电层251具有开口251a将粘着层a1的一部分暴露出来。根据一些实施例，介电层251由绝缘材料制成，例如聚合物材料(例如聚苯并噁唑(polybenzoxazole)或聚酰亚胺(polyimide))、氮化物(例如氮化硅)、氧化物(例如氧化硅)、氮氧化硅或类似的材料。
127.根据一些实施例，布线层252在介电层251上方形成且延伸进入开口251a。根据一些实施例，布线层252与粘着层a1直接接触。根据一些实施例，布线层252由导电材料制成，例如金属(像是铜、铝和钨)。
128.根据一些实施例，在布线层252和介电层251上方形成介电层253。根据一些实施例，介电层253具有开口253a将布线层252的一部分暴露出来。根据一些实施例，布线层254在介电层253上方形成且延伸进入开口253a。根据一些实施例，布线层254与布线层252电性连接。
129.根据一些实施例，在布线层254和介电层253上方形成介电层255。根据一些实施例，介电层255具有开口255a将布线层254的一部分暴露出来。根据一些实施例，布线层256在介电层255上方形成且延伸进入开口255a。根据一些实施例，布线层256与布线层254电性连接。
130.根据一些实施例，在布线层256和介电层255上方形成介电层257。根据一些实施例，介电层257具有开口257a将布线层256的一部分暴露出来。根据一些实施例，导电垫258在介电层257上方形成且延伸进入开口257a。根据一些实施例，导电垫258与布线层256电性连接。
131.根据一些实施例，介电层253、255和257由介电材料制成，其与介电层251的材料相
同或相似。根据一些实施例，布线层254和256及导电垫258由导电材料制成，其与布线层252的材料相同或相似。
132.根据一些实施例，介电层251、253、255和257一起形成介电结构d1。根据一些实施例，布线层252、254和256一起形成布线结构r1。根据一些实施例，在介电结构d1中形成布线结构r1。根据一些实施例，介电结构d1、布线结构r1和导电垫258一起形成重分布结构250。
133.根据一些实施例，如图1i所示，提供芯片260。根据一些实施例，每一个芯片260包含基底262、介电层264、接合垫266和导电结构268。
134.基底262也称为半导体基底、系统单芯片(soc)、逻辑管芯或存储器管芯。根据一些实施例，基底262由至少一个元素半导体材料组成，包含单晶、多晶或非晶结构的硅或锗。
135.在一些其他的实施例中，基底262由化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟；合金半导体，例如硅锗(sige)、磷砷化镓(gaasp)；或前述的组合制成。基底262也可以包含多层半导体、绝缘体上的半导体(soi)(例如在绝缘体上的硅或在绝缘体上的锗)或前述的组合。
136.根据一些实施例，基底262具有正面262a和与正面262a相反的背面262b。在一些实施例中，在正面262a上或邻近正面262a的基底212中形成电子元件262c。电子元件262c包含有源元件(例如晶体管、二极管或类似的元件)和/或无源元件(例如电阻器、电容器、电感器或类似的元件)。
137.在一些实施例中，有源元件(例如晶体管、二极管或类似的元件)和无源元件(例如电阻器、电容器、电感器或类似的元件)不在背面262b上或不在邻近背面262b的基底262中形成。亦即，没有有源元件且没有无源元件直接形成在背面262b上或邻近背面262b的基底262中。在一些其他的实施例中，在背面262b上或在邻近背面262b的基底262中形成有源元件(例如晶体管、二极管或类似的元件)和无源元件(例如电阻器、电容器、电感器或类似的元件)。
138.根据一些实施例，如图1i所示，在每一个芯片260中，于基底262上方形成介电层264。根据一些实施例，在介电层264中形成接合垫266。根据一些实施例，接合垫266与形成在基底262中/上方的电子元件262c电性连接。根据一些实施例，接合垫266由导电材料制成，例如金属(像是铜或铝)。
139.根据一些实施例，如图1i所示，在各自的接合垫266上方形成导电结构268。根据一些实施例，导电结构268与接合垫266电性连接。根据一些实施例，导电结构268包含导电柱。根据一些实施例，导电结构268由导电材料制成，例如金属(像是铜、铝或钨)。
140.根据一些实施例，如图1i所示，芯片260经由导电凸块270与导电垫258接合。根据一些实施例，导电凸块270介于芯片260的导电结构268与导电垫258之间。
141.根据一些实施例，芯片260经由导电凸块270电性连接至导电垫258和布线结构r1，导电凸块270在芯片260与导电垫258之间。根据一些实施例，导电凸块270由焊接材料制成，例如锡和银，或者其他合适的导电材料。
142.根据一些实施例，如图1i所示，在重分布结构250上方形成模制层280，以覆盖并环绕芯片260和导电凸块270。模制层280由聚合物材料或其他合适的绝缘材料制成。根据一些实施例，模制层280与芯片260和导电凸块270直接接触。
143.根据一些实施例，如图1j所示，移除载体基底c和粘着层a1。根据一些实施例，如图
1j所示，形成导电凸块290以连接至布线结构r1。根据一些实施例，导电凸块290物理性且电性地连接至布线结构r1。根据一些实施例，导电凸块290由焊接材料制成，例如锡和银，或者其他合适的导电材料。在一些实施例中，导电凸块290是焊球。
144.根据一些实施例，如图1j所示，实施切割工艺将模制层280和重分布结构250切割成个别的芯片封装结构300。为了简化的目的，根据一些实施例，图1j只绘示一个芯片封装结构300。根据一些实施例，每一个芯片封装结构300包含重分布结构250、芯片260、导电凸块270和模制层280。
145.根据一些实施例，如图1k所示，提供载体基底310。根据一些实施例，载体基底310配置为在后续的工艺步骤期间提供暂时的机械上和结构上的支撑。根据一些实施例，载体基底310包含玻璃、氧化硅、氧化铝、金属、前述的组合和/或类似的材料。根据一些实施例，载体基底310包含金属框。
146.根据一些实施例，如图1k所示，在载体基底310上方形成重分布结构320。根据一些实施例，重分布结构320包含介电结构d2、布线结构r2及导电垫322和324。根据一些实施例，在介电结构d2中形成布线结构r2。根据一些实施例，导电垫322和324在介电结构d2上方形成且与布线结构r2电性连接。
147.根据一些实施例，介电结构d2由绝缘材料制成，例如聚合物材料(例如聚苯并噁唑(polybenzoxazole)或聚酰亚胺(polyimide))、氮化物(例如氮化硅)、氧化物(例如氧化硅)、氮氧化硅或类似的材料。根据一些实施例，布线结构r2由导电材料制成，例如金属(像是铜、铝或钨)。
148.根据一些实施例，如图1k所示，在导电垫322上方形成导电柱330。根据一些实施例，导电柱330与导电垫322和布线结构r2电性连接。
149.根据一些实施例，如图1k所示，提供芯片340。根据一些实施例，每一个芯片340包含基底342、介电层344、接合垫346和导电结构348。
150.基底342也称为半导体基底、系统单芯片(soc)、逻辑管芯或存储器管芯。根据一些实施例，基底342由至少一个元素半导体材料组成，包含单晶、多晶或非晶结构的硅或锗。
151.在一些其他的实施例中，基底342由化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟；合金半导体，例如硅锗(sige)、磷砷化镓(gaasp)；或前述的组合制成。基底342也可以包含多层半导体、绝缘体上的半导体(soi)(例如在绝缘体上的硅或在绝缘体上的锗)或前述的组合。
152.根据一些实施例，基底342具有正面342a和与正面342a相反的背面342b。在一些实施例中，在正面342a上或在邻近正面342a的基底342中形成电子元件342c。电子元件342c包含有源元件(例如晶体管、二极管或类似的元件)和/或无源元件(例如电阻器、电容器、电感器或类似的元件)。
153.在一些实施例中，有源元件(例如晶体管、二极管或类似的元件)和无源元件(例如电阻器、电容器、电感器或类似的元件)不在背面342b上或不在相邻于背面342b的基底342中形成。亦即，没有有源元件且没有无源元件直接形成在背面342b上或邻近背面342b的基底342中。在一些其他的实施例中，在背面342b上或在邻近背面342b的基底342中形成有源元件(例如晶体管、二极管或类似的元件)和无源元件(例如电阻器、电容器、电感器或类似的元件)。
154.根据一些实施例，如图1k所示，在每一个芯片340中，于基底342上方形成介电层344。根据一些实施例，在介电层344中形成接合垫346。根据一些实施例，接合垫346与形成在基底342中/上方的电子元件342c电性连接。根据一些实施例，接合垫346由导电材料制成，例如金属(像是铜或铝)。
155.根据一些实施例，如图1k所示，在各自的接合垫346上方形成导电结构348。根据一些实施例，导电结构348与接合垫346电性连接。根据一些实施例，导电结构348包含导电柱。根据一些实施例，导电结构348由导电材料制成，例如金属(像是铜、铝或钨)。
156.根据一些实施例，如图1k所示，芯片340经由导电凸块350与导电垫324接合。根据一些实施例，导电凸块350介于芯片340的导电结构348与导电垫324之间。
157.根据一些实施例，芯片340经由导电凸块350电性连接至导电垫324和布线结构r2，导电凸块350在芯片340与导电垫324之间。根据一些实施例，导电凸块350由焊接材料制成，例如锡和银，或者其他合适的导电材料。
158.根据一些实施例，如图1k所示，在重分布结构320上方形成模制层360，以覆盖并环绕芯片340、导电凸块350和导电柱330。模制层360由聚合物材料或其他合适的绝缘材料制成。根据一些实施例，模制层360与芯片340和导电凸350直接接触。
159.根据一些实施例，如图1l所示，芯片封装结构200经由导电凸块240接合至导电柱330。根据一些实施例，导电凸块240介于导电柱130和330之间。根据一些实施例，导电柱130经由导电凸块240与导电柱330电性连接。
160.根据一些实施例，如图1l所示，芯片封装结构300经由导电凸块290与导电柱190接合。根据一些实施例，导电凸块290介于导电柱190和布线结构r1之间。根据一些实施例，导电柱190经由导电凸块290与布线结构r1电性连接。
161.根据一些实施例，如图1l所示，在模制层360上方形成模制层370，以覆盖和围绕芯片封装结构200和300及导电凸块240和290。模制层370由聚合物材料或其他合适的绝缘材料制成。根据一些实施例，模制层370与芯片封装结构200和300及导电凸块240和290直接接触。
162.根据一些实施例，如图1l所示，移除载体基底310。根据一些实施例，如图1l所示，形成导电凸块380以与布线结构r2连接。根据一些实施例，导电凸块380物理性且电性地连接至布线结构r2。根据一些实施例，导电凸块380由焊接材料制成，例如锡和银，或者其他合适的导电材料。根据一些实施例，导电凸块380是焊球。
163.根据一些实施例，如图1m所示，实施切割工艺将模制层360和370及重分布结构320切割成个别的芯片封装结构400。为了简化的目的，根据一些实施例，图1m只绘示一个芯片封装结构400。
164.根据一些实施例，每一个芯片封装结构400包含芯片封装结构200和300、重分布结构320、芯片340、导电凸块240、290、350和380、模制层360和370及导电柱330。根据一些实施例，在芯片封装结构400中，模制层360和370及重分布结构320的侧壁为共平面(coplanar)。
165.图2是根据一些实施例的芯片封装结构的剖面示意图。根据一些实施例，如图2所示，芯片封装结构500类似于图1m中的芯片封装结构400，除了芯片封装结构500还包括底部填充(underfill)层u1、u2、u3和u4。
166.根据一些实施例，在形成模制层230之前，在芯片210和重分布结构120之间形成底
部填充层u1。根据一些实施例，底部填充层u1环绕导电凸块220、导电结构218和导电垫184。
167.根据一些实施例，底部填充层u1与导电凸块220、导电结构218和导电垫184直接接触。根据一些实施例，底部填充层u1包含绝缘材料(例如聚合物材料)。
168.根据一些实施例，在形成模制层160之前，在芯片140和重分布结构120之间形成底部填充层u2。根据一些实施例，底部填充层u2环绕导电凸块150、导电结构148和导电垫128b。
169.根据一些实施例，底部填充层u2与导电凸块150、导电结构148和导电垫128b直接接触。根据一些实施例，底部填充层u2包含绝缘材料(例如聚合物材料)。
170.根据一些实施例，在形成模制层360之前，在芯片340和重分布结构320之间形成底部填充层u3。根据一些实施例，底部填充层u3环绕导电凸块350、导电结构348和导电垫324。
171.根据一些实施例，底部填充层u3与导电凸块350、导电结构348和导电垫324直接接触。根据一些实施例，底部填充层u3包含绝缘材料(例如聚合物材料)。
172.根据一些实施例，在形成模制层280之前，在芯片260和重分布结构250之间形成底部填充层u4。根据一些实施例，底部填充层u4环绕导电凸块270、导电结构268和导电垫258。
173.根据一些实施例，底部填充层u4与导电凸块270、导电结构268和导电垫258直接接触。根据一些实施例，底部填充层u4包含绝缘材料(例如聚合物材料)。根据一些实施例，底部填充层u1、u2、u3和u4的材料与模制层230、160、360和280的材料不同。
174.图3是根据一些实施例的芯片封装结构的剖面示意图。根据一些实施例，如图3所示，芯片封装结构600类似于图1h中的芯片封装结构200，除了芯片封装结构600不包含导电柱190。
175.图4是根据一些实施例的芯片封装结构的剖面示意图。根据一些实施例，如图4所示，芯片封装结构700类似于图3中的芯片封装结构600，除了芯片封装结构700还包括中介结构(interposer)610且不包含导电柱130。
176.根据一些实施例，每一个中介结构610包含基底611、介电层612、导电结构613、介电结构614和布线结构615。基底611由至少一个元素半导体材料制成，包含单晶、多晶或非晶结构的硅或锗。
177.在一些其他的实施例中，基底611由化合物半导体，例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟；合金半导体，例如硅锗(sige)、磷砷化镓(gaasp)；或前述的组合制成。根据一些实施例，基底611的材料与模制层160的材料不同。
178.根据一些实施例，基底611具有通孔(through holes)611a。根据一些实施例，在通孔611a的内壁s上形成各自的介电层612。根据一些实施例，在通孔611a中形成各自的导电结构613以穿过基底611。根据一些实施例，导电结构613也称为导电柱。根据一些实施例，介电结构614在基底611、介电层612和导电结构613上方形成。
179.根据一些实施例，介电结构614包含介电层。根据一些实施例，在介电结构614中形成布线结构615。根据一些实施例，布线结构615包含导电线。根据一些实施例，布线结构615与导电结构613电性连接。
180.根据一些实施例，中介结构610经由导电凸块620与重分布结构120的布线结构r接合。根据一些实施例，布线结构615经由导电凸块620与布线结构r电性连接。
181.根据一些实施例，如图4所示，形成导电凸块240以连接至导电结构613。根据一些
实施例，导电凸块240与导电结构613电性连接。根据一些实施例，模制层160环绕中介结构610、导电凸块150和620以及芯片140。
182.根据一些实施例，因为每一个导电结构613的宽度w3小于每一个导电柱130的宽度w4(如图3所示)，相较于在重分布结构120的相同组装面积中的导电柱130，中介结构610对布线结构r提供更多导电路径。
183.图5是根据一些实施例的芯片封装结构的剖面示意图。根据一些实施例，如图5所示，芯片封装结构800类似于图1m中的芯片封装结构400，除了芯片封装结构800不包含芯片封装结构300、导电凸块290和导电柱190。
184.图6是根据一些实施例的芯片封装结构的剖面示意图。根据一些实施例，如图6所示，芯片封装结构900类似于图5中的芯片封装结构800，除了芯片封装结构900不包含模制层360。
185.根据一些实施例，在芯片封装结构900中，导电柱330a的顶面332a相对于重分布结构320的介电结构d2的顶面321的高度h1小于基底342的背面342b相对于顶面321的高度h2。根据一些实施例，基底342位于导电凸块240之间。根据一些实施例，导电凸块240环绕基底342。
186.根据一些实施例，高度h1小于高度h3，高度h3为导电柱330的顶面332相对于图5的重分布结构320的介电结构d2的顶面321的高度。在一些实施例中，导电柱330a的长度l1小于图5的导电柱330的长度l2。
187.根据一些实施例，因为高度h1小于图5的高度h3(或长度l1小于图5的长度l2)，芯片封装结构900的总厚度t3小于图5的芯片封装结构800的总厚度t4。因此，根据一些实施例，减低了芯片封装结构900的总厚度t3。
188.在一些实施例中，模制层370的一部分介于芯片封装结构200和重分布结构320之间。根据一些实施例，模制层370的一部分环绕芯片340、导电凸块240和350以及导电柱330。根据一些实施例，模制层370与芯片340、导电凸块240和350以及导电柱330直接接触。
189.图7是根据一些实施例的芯片封装结构的剖面示意图。根据一些实施例，如图7所示，芯片封装结构1000类似于图5中的芯片封装结构800，除了芯片封装结构1000还包括芯片封装结构200a、导电凸块1010和导电柱190。
190.根据一些实施例，芯片封装结构200a与芯片封装结构200相似或相同。根据一些实施例，在导电垫182上方形成导电柱190。根据一些实施例，导电柱1010将芯片封装结构200a连接至芯片封装结构200。
191.图8a～图8e是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。根据一些实施例，如图8a所示，提供载体基底1110。根据一些实施例，载体基底1110配置为在后续的工艺步骤期间提供暂时的机械上和结构上的支撑。根据一些实施例，载体基底1110包含玻璃、氧化硅、氧化铝、金属、前述的组合和/或类似的材料。根据一些实施例，载体基底1110包含金属框。
192.根据一些实施例，如图8a所示，在载体基底1110上方形成粘着层1120。根据一些实施例，粘着层1120包含任何合适的粘着材料，例如紫外线(ultraviolet，uv)胶或光热转换(light-to-heat conversion，lthc)胶，当这些材料暴露于紫外光或激光时会丧失粘着特性。使用积层(lamination)工艺、旋转涂布(spin coating)工艺、印刷工艺或其他合适的工
艺形成粘着层1120。
193.根据一些实施例，如图8a所示，在粘着层1120上方形成缓冲层1130。根据一些实施例，缓冲层1130配置为在后续的工艺步骤期间提供用于接合的结构支撑，并有助于减少管芯偏移。根据一些实施例，缓冲层1130包含聚合物材料，例如聚苯并噁唑(polybenzoxazole，pbo)、聚酰亚胺或环氧树脂(epoxy)。根据一些实施例，使用旋转涂布工艺、化学气相沉积(chemical vapor deposition)工艺、积层工艺或印刷工艺形成缓冲层1130。
194.根据一些实施例，如图8a所示，在缓冲层1130上方形成导电柱1140。根据一些实施例，导电柱1140由导电材料制成，例如金属(像是铜、铝或钨)或前述的合金。
195.根据一些实施例，如图8a所示，提供芯片140a。根据一些实施例，每一个芯片140a相似于图1b的芯片140，除了每一个芯片140a还包括绝缘层149。根据一些实施例，在介电层144上形成绝缘层149。根据一些实施例，绝缘层149环绕导电结构148。
196.根据一些实施例，如图8a所示，芯片140a经由粘着层1150与缓冲层1130接合。根据一些实施例，粘着层1150由绝缘材料制成，例如聚合物材料。
197.根据一些实施例，如图8a所示，在缓冲层1130上方形成模制层1160，以环绕芯片140a和导电柱1140。模制层1160由聚合物材料或其他合适的绝缘材料制成。
198.根据一些实施例，如图8b所示，在模制层1160、导电柱1140和芯片140a上方形成重分布结构120。根据一些实施例，重分布结构120与图1a的重分布结构120相同。根据一些实施例，重分布结构120包含介电结构d、布线结构r以及导电垫128a和128b。
199.根据一些实施例，在介电结构d中形成布线结构r。根据一些实施例，导电垫128a和128b在介电结构d上方形成且延伸进入介电结构d，以与布线结构r电性连接。根据一些实施例，布线结构r与导电结构148和导电柱1140电性连接。
200.根据一些实施例，如图8b所示，在导电垫128a上方形成导电柱1170。根据一些实施例，导电柱1170分别与各自底下的导电垫128a电性连接。
201.根据一些实施例，如图8c所示，提供芯片140。根据一些实施例，每一个芯片140与图1b的芯片140相同。根据一些实施例，每一个芯片140包含基底142、电子元件142c、介电层144、接合垫146和导电结构148。
202.根据一些实施例，如图8c所示，芯片140经由导电凸块1180与导电垫128b接合。根据一些实施例，芯片140经由导电凸块1180电性连接至导电垫128b和布线结构r，导电凸块1180在芯片140与导电垫128b之间与。根据一些实施例，导电凸块1180由焊接材料制成，例如锡和银，或者其他合适的导电材料。根据一些实施例，导电凸块1180是焊球。
203.根据一些实施例，如图8c所示，在重分布结构120上方形成模制层1190，以环绕导电柱1170、芯片140和导电凸块1180。模制层1190由聚合物材料或其他合适的绝缘材料制成。
204.根据一些实施例，如图8d所示，在导电柱1170上方形成导电凸块2110。根据一些实施例，导电凸块2110与导电柱1170电性连接。根据一些实施例，导电凸块2110由焊接材料制成，例如锡和银，或者其他合适的导电材料。根据一些实施例，如图8d所示，移除载体基底1110和粘着层1120。
205.根据一些实施例，如图8d所示，将重分布结构120上下颠倒翻转。根据一些实施例，
如图8d所示，移除缓冲层1130的一部分以在缓冲层1130中形成开口1132。根据一些实施例，开口1132将导电柱1140暴露出来。
206.根据一些实施例，如图8d所示，实施切割工艺以将缓冲层1130、模制层1160和1190以及重分布结构120切割成个别的芯片封装结构2100。为了简化的目的，根据一些实施例，图8d只绘示一个芯片封装结构2100。根据一些实施例，在芯片封装结构2100中，缓冲层1130、模制层1160和1190以及重分布结构120的侧壁为共平面。
207.根据一些实施例，如图8e所示，形成重分布结构320、导电柱330、芯片340、导电凸块350和模制层360。根据一些实施例，重分布结构320、导电柱330、芯片340、导电凸块350和模制层360的结构、材料和配置与图1k相同。
208.根据一些实施例，如图8e所示，芯片封装结构2100经由导电凸块2110与导电柱330接合。根据一些实施例，导电凸块2110介于导电柱1170和330之间。根据一些实施例，导电柱1170经由导电凸块2110与导电柱330电性连接。
209.根据一些实施例，如图8e所示，芯片封装结构300经由导电凸块290与导电柱1140接合。根据一些实施例，导电凸块290介于导电柱1140和布线结构r1之间。根据一些实施例，导电柱1140经由导电凸块290与布线结构r1电性连接。
210.根据一些实施例，如图8e所示，在模制层360上方形成模制层370，以覆盖并环绕芯片封装结构2100和300以及导电凸块2110和290。模制层370由聚合物材料或其他合适的绝缘材料制成。根据一些实施例，模制层370与芯片封装结构2100和300以及导电凸块2110和290直接接触。
211.根据一些实施例，如图8e所示，形成导电凸块380以连接至布线结构r2。根据一些实施例，导电凸块380物理性且电性地连接至布线结构r2。根据一些实施例，导电凸块380由焊接材料制成，例如锡或银，或其他合适的导电材料。根据一些实施例，导电凸块380是焊球。
212.根据一些实施例，如图8e所示，实施切割工艺将模制层360和370以及重分布结构320切割成个别的芯片封装结构2200。为了简化的目的，根据一些实施例，图8e只绘示一个芯片封装结构2200。
213.根据一些实施例，每一个芯片封装结构2200包含芯片封装结构2100和300、重分布结构320、芯片340、导电凸块2110、290、350和380、模制层360和370以及导电柱330。
214.图9是根据一些实施例的芯片封装结构的剖面示意图。根据一些实施例，如图9所示，芯片封装结构2300类似于图8e中的芯片封装结构2200，除了芯片封装结构2300还包括底部填充层u5、u6和u7。
215.根据一些实施例，在形成模制层1190之前，在芯片140和重分布结构120之间形成底部填充层u5。根据一些实施例，底部填充层u5环绕导电凸块1180、导电结构148和导电垫128b。
216.根据一些实施例，底部填充层u5与导电凸块1180、导电结构148和导电垫128b直接接触。根据一些实施例，底部填充层u5包含绝缘材料(例如聚合物材料)。
217.根据一些实施例，在形成模制层360之前，在芯片340和重分布结构320之间形成底部填充层u6。根据一些实施例，底部填充层u6环绕导电凸块350、导电结构348和导电垫324。
218.根据一些实施例，底部填充层u6与导电凸块350、导电结构348和导电垫324直接接
触。根据一些实施例，底部填充层u6包含绝缘材料(例如聚合物材料)。
219.根据一些实施例，在形成模制层280之前，在芯片260和重分布结构250之间形成底部填充层u7。根据一些实施例，底部填充层u7环绕导电凸块270、导电结构268和导电垫258。
220.根据一些实施例，底部填充层u7与导电凸块270、导电结构268和导电垫258直接接触。根据一些实施例，底部填充层u7包含绝缘材料(例如聚合物材料)。根据一些实施例，底部填充层u5、u6和u7的材料与模制层1190、360和280的材料不同。
221.图10是根据一些实施例的芯片封装结构的剖面示意图。根据一些实施例，如图10所示，芯片封装结构2400类似于图8e中的芯片封装结构2200，除了芯片封装结构2400还包括芯片封装结构2100a，且不包含芯片封装结构300。
222.根据一些实施例，芯片封装结构2100a类似于芯片封装结构2100，除了芯片封装结构2100a不包含导电柱1140。根据一些实施例，导电柱290介于芯片封装结构2100a的导电柱1170与导电柱1140之间。根据一些实施例，芯片封装结构2100a的导电柱1170经由导电凸块290与导电柱1140电性连接。
223.图11是根据一些实施例的芯片封装结构的剖面示意图。根据一些实施例，在图8c的步骤之后，如图11所示，移除载体基底1110和粘着层1120。根据一些实施例，如图11所示，移除缓冲层1130的一部分以在缓冲层1130中形成开口1132。根据一些实施例，开口1132将导电柱1140暴露出来。
224.根据一些实施例，如图11所示，在开口1132中形成导电凸块2110。根据一些实施例，导电凸块2110与导电柱1140电性连接。根据一些实施例，导电凸块2110由焊接材料制成，例如锡和银，或其他类似的导电材料。
225.根据一些实施例，如图11所示，实施切割工艺将缓冲层1130、模制层1160和1190以及重分布结构120切割成个别的芯片封装结构2500。为了简化的目的，根据一些实施例，图11只绘示一个芯片封装结构2500。根据一些实施例，在芯片封装结构2500中，缓冲层1130、模制层1160和1190以及重分布结构120的侧壁为共平面。在一些实施例中，不形成导电柱1170。
226.图12a～图12b是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。根据一些实施例，图12a的步骤与图8a相似，除了图12a的步骤还包括在形成导电柱1140和芯片140a之前，在缓冲层1130上方形成重分布结构120a。
227.根据一些实施例，重分布结构120a与图1a的重分布结构120相似。根据一些实施例，重分布结构120a包含介电结构d、布线结构r和导电垫128a。
228.根据一些实施例，在介电结构d中形成布线结构r。根据一些实施例，导电垫128a在介电结构d上方形成且延伸进入介电结构d，以与布线结构r电性连接。
229.根据一些实施例，如图12a所示，在导电垫128a上方形成导电柱1140。根据一些实施例，如图12a所示，芯片140a经由粘着层1150与介电结构d接合。根据一些实施例，如图12a所示，在重分布结构120a上方形成模制层1160，以环绕芯片140a和导电柱1140。
230.根据一些实施例，如图12b所示，实施图8b～图8c的步骤。根据一些实施例，如图12b所示，移除载体基底1110、粘着层1120和缓冲层1130。
231.根据一些实施例，如图12b所示，在重分布结构120a的底面121a上形成导电凸块2110。根据一些实施例，导电凸块2110与布线结构r电性连接。
232.根据一些实施例，如图12b所示，实施切割工艺将模制层1160和1190以及重分布结构120和120a切割成个别的芯片封装结构2600。为了简化的目的，根据一些实施例，图12b只绘示一个芯片封装结构2600。根据一些实施例，在芯片封装结构2600中，模制层1160和1190以及重分布结构120和120a的侧壁为共平面。在一些实施例中，不形成导电柱1170。
233.图13a～图13b是根据一些实施例的形成芯片封装结构的制造过程的各个阶段的剖面示意图。根据一些实施例，在图8c的步骤之后，如图13a所示，在模制层1190和导电柱1170上方形成重分布结构120b。
234.根据一些实施例，重分布结构120b与图1a的重分布结构120相似。根据一些实施例，重分布结构120b包含介电结构d、布线结构r和导电垫128。
235.根据一些实施例，在介电结构d中形成布线结构r。根据一些实施例，导电垫128在介电结构d上方形成且延伸进入介电结构d，以与布线结构r电性连接。
236.根据一些实施例，如图13b所示，在导电垫128上方形成导电凸块2110以与导电垫128电性连接。根据一些实施例，如图13b所示，移除载体基底1110和粘着层1120。
237.根据一些实施例，如图13b所示，将重分布结构120上下颠倒翻转。根据一些实施例，如图13b所示，移除缓冲层1130的一部分，以在缓冲层1130中形成开口1132。根据一些实施例，开口1132将导电柱1140暴露出来。
238.根据一些实施例，如图13b所示，实施切割工艺将缓冲层1130、模制层1160和1190以及重分布结构120和120b切割成个别的芯片封装结构2700。为了简化的目的，根据一些实施例，图13b只绘示一个芯片封装结构2700。根据一些实施例，在芯片封装结构2700中，缓冲层1130、模制层1160和1190以及重分布结构120和120b的侧壁为共平面。
239.图14是根据一些实施例的芯片封装结构的剖面示意图。根据一些实施例，如图14所示，芯片封装结构2800类似于图11中的芯片封装结构2500，除了芯片封装结构2800不包含缓冲层1130。
240.图11、图12b、图13b和图14的芯片封装结构2500、2600、2700和2800可应用在图8e、图9和图10的芯片封装结构2200、2300和2400。举例来说，根据设计需求，芯片封装结构2200、2300或2400的芯片封装结构2100可以用芯片封装结构2500、2600、2700或2800取代。
241.根据一些实施例，如图14所示，芯片封装结构2800经由导电凸块2110与基底2900接合。根据一些实施例，基底2900包含基座(base)部分2910、第一接合垫2920和第二接合垫2930。根据一些实施例，基座部分2910具有相反的两侧2912和2914。
242.根据一些实施例，第一接合垫2920和第二接合垫2930分别位于两侧2912和2914上。根据一些实施例，导电柱1140各自经由导电凸块2110与第一接合垫2920电性连接。
243.根据一些实施例，基底部分2910包含布线层和介电层。根据一些实施例，第一接合垫2920经由基座部分2910的布线层与第二接合垫2930电性连接。
244.在一些其他的实施例中，基座部分2910包含半导体基底和穿过半导体基底的通孔(through vias)(例如穿过硅的通孔)。根据一些实施例，第一接合垫2920经由基座部分2910的通孔与第二接合垫2930电性连接。
245.根据一些实施例，如图14所示，在第二接合垫2930上方形成导电凸块3100。根据一些实施例，导电凸块3100与第二接合垫2930电性连接。
246.图1h、图7、图1j、图1m、图2～7、图8d、图8e、图9～11、图12b或图13b的芯片封装结
构200、200a、300、400、500、600、700、800、900、1000、2100、2200、2300、2400、2500、2600或2700可以经由导电凸块与基底2900接合。
247.根据一些实施例，提供芯片封装结构及其制造方法。此方法(用于制造芯片封装结构)分别在重分布结构的两个相反面上形成第一芯片和第二芯片。第一芯片的第一正面和第二芯片的第二正面相互面对。因此，缩短形成在第一正面上的电子元件与形成在第二正面上的电子元件之间的导电路径。因此，改善了形成在第一和第二正面上的电子元件之间的信号传输速度。结果，改善了芯片封装结构的效能。
248.根据一些实施例，提供芯片封装结构的制造方法。此方法包含在载体基底上方形成第一介电层，第一介电层是连续的介电层且具有第一开口。此方法包含在第一介电层上方和在第一开口中形成第一布线层，第一介电层和第一布线层一起形成重分布结构，且重分布结构具有第一表面和与第一表面相反的第二表面。此方法包含在第一表面上方设置第一芯片和第一导电凸块，第一导电凸块介于第一芯片和重分布结构之间。此方法包含在第一表面上方形成第一模制层，以环绕第一芯片和第一导电凸块。此方法包含移除载体基底。此方法包含在第二表面上方设置第二芯片和第二导电凸块，第二导电凸块介于第二芯片和重分布结构之间。此方法包含在第二表面上方形成第二模制层，以环绕第二芯片和第二导电凸块。
249.如前述的芯片封装结构的制造方法，还包括在形成第一模制层之前，在第一表面上方形成第一导电柱，其中第一导电柱与第一布线层电性连接，且第一模制层更环绕第一导电柱。
250.如前述的芯片封装结构的制造方法，还包括在形成第二模制层之前，在第二表面上方形成第二导电柱，其中第二模制层更环绕第二导电柱。
251.如前述的芯片封装结构的制造方法，其中重分布结构、第一芯片、第一导电凸块、第一模制层、第二芯片、第二导电凸块、第二模制层、第一导电柱和第二导电柱一起形成第一芯片封装结构，且此方法还包括在第二芯片封装结构上方设置第一芯片封装结构和第三导电凸块，其中第三导电凸块介于第一导电柱和第二芯片封装结构之间，并将第一导电柱与第二芯片封装结构电性连接。
252.如前述的芯片封装结构的制造方法，还包括在第一芯片封装结构上方设置第三芯片封装结构和第四导电凸块，其中第四导电凸块介于第三芯片封装结构和第二导电柱之间，并将第三芯片封装结构与第二导电柱电性连接。
253.如前述的芯片封装结构的制造方法，还包括在第二芯片封装结构上方形成第三模制层，以环绕第一芯片封装结构和第三芯片封装结构。
254.如前述的芯片封装结构的制造方法，还包括在形成第二模制层之前，在重分布结构的第二表面上方形成导电柱，其中第二模制层更环绕导电柱。
255.如前述的芯片封装结构的制造方法，还包括在形成第一介电层之前，在载体基底上形成粘着层，其中第一介电层在粘着层上形成，粘着层与第一介电层、载体基底和第一布线层直接接触；以及在移除载体基底期间或之后，移除粘着层。
256.如前述的芯片封装结构的制造方法，其中在载体基底上顺形地形成粘着层，且在粘着层上顺形地形成第一介电层。
257.如前述的芯片封装结构的制造方法，还包括在移除载体基底之后且在第二表面上
方设置第二芯片之前，移除第一介电层的第一部分，以形成第二开口将第一布线层的第二部分暴露出来；以及在第一介电层上方和在第二开口中形成第一导电垫，以与第一布线层电性连接，其中第二导电凸块与第一导电垫接合。
258.如前述的芯片封装结构的制造方法，还包括在形成第一导电垫期间，在第二表面上方形成第二导电垫，其中第二导电垫与第一布线层电性连接；以及在第二导电垫上方形成导电柱，其中第二模制层更环绕导电柱。
259.根据一些实施例，提供芯片封装结构的制造方法。此方法包含在载体基底上方设置第一芯片，第一芯片包含基底和在基底上方的导电垫。此方法包含在载体基底上方形成第一模制层以环绕第一芯片。此方法包含在第一模制层和第一芯片上方形成介电层，介电层具有第一开口。此方法包含在介电层上方和在第一开口中形成布线层，介电层和布线层一起形成重分布结构，重分布结构具有第一表面和与第一表面相反的第二表面，且第二表面面对第一芯片，导电垫介于基底和重分布结构之间。此方法包含在第一表面上方形成第一导电柱，第一导电柱与布线层电性连接。此方法包含在第一表面上方设置第二芯片和第一导电凸块，第一导电凸块介于第二芯片和重分布结构之间。此方法包含在第一表面上方形成第二模制层，以环绕第一导电柱、第二芯片和第一导电凸块。此方法包含移除载体基底。
260.如前述的芯片封装结构的制造方法，还包括在形成第一模制层之前，在载体基底上方形成第二导电柱，其中第一模制层更环绕第二导电柱，且布线层与第二导电柱电性连接。
261.如前述的芯片封装结构的制造方法，还包括在载体基底上方设置第一芯片之前，在载体基底上方形成缓冲层，其中第一芯片和第二导电柱设置在缓冲层上方；以及在移除载体基底之后，移除缓冲层的一部分，以在缓冲层中形成第二开口，其中第二开口将第二导电柱暴露出来。
262.如前述的芯片封装结构的制造方法，还包括在载体基底上方设置第一芯片之前，在载体基底上方形成第二重分布结构，其中重分布第一芯片和第一模制层形成在第二重分布结构上方。
263.如前述的芯片封装结构的制造方法，还包括在形成第二模制层之后，在第二模制层和第一导电柱上方形成第二重分布结构，其中第二重分布结构与第一导电柱电性连接。
264.根据一些实施例，提供芯片封装结构。此芯片封装结构包含第一重分布结构，第一重分布结构包含介电结构和在介电结构中的多个布线层，第一重分布结构具有第一表面和与第一表面相反的第二表面。此芯片封装结构包含第一芯片位于第一表面上方。此芯片封装结构包含第一导电凸块介于第一芯片和第一重分布结构之间。此芯片封装结构包含第一导电柱在第一表面上方且与布线层电性连接。此芯片封装结构包含第二芯片在第二表面上方，第二芯片包含基底和在基底上方的导电垫，且导电垫介于基底和第一重分布结构之间。此芯片封装结构包含第一模制层在第一表面上方以环绕第一芯片、第一导电凸块和第一导电柱。此芯片封装结构包含第二模制层在第二表面上方以环绕第二芯片。
265.如前述的芯片封装结构，还包括第二导电柱在第二表面上方且与布线层电性连接，其中第二模制层更环绕第二导电柱。
266.如前述的芯片封装结构，还包括第二导电凸块介于第二芯片和第一重分布结构之
间。
267.如前述的芯片封装结构，还包括第二重分布结构具有第一顶面；第二导电柱在第一顶面上方且具有第二顶面；第三芯片在第一顶面上方且具有第三顶面，其中第二顶面相对于第一顶面的第一高度小于第三顶面相对于第一顶面的第二高度；以及第二导电凸块介于第二导电柱和第一导电柱之间。
268.以上概述数个实施例的部件，以便本领域普通技术人员可以更加理解本公开实施例的观点。本领域普通技术人员应该理解，他们能以本公开实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的和/或优势。本领域普通技术人员也应该理解到，此类等效的结构并无悖离本公开的构思与范围，且他们能在不违背本公开的构思和范围下，做各式各样的改变、取代和替换。