无电感的低温低噪声放大器电路、芯片及射频前端电路

1.本发明涉及微电子技术领域，特别涉及一种无电感的低温低噪声放大器电路、芯片及射频前端电路。


背景技术：

2.低噪声放大器(low noise amplifier)是噪声系数很低的放大器，在放大微弱信号的应用场合，放大器自身的噪声对信号的干扰可能很严重，因此希望减小放大器自身的噪声，以提高输出的信噪比；尤其，低噪声放大器通常作为放大链路的第一级放大器，其噪声系数直接决定了整个放大链路的噪声系数。
3.在低噪声放大器电路设计时，通常会使用到电感来抵消输入输出级电路中的容性负载，能够在用户所需的频段内谐振，来抵消寄生的容性负载；但对于芯片级lna而言，若在片上集成电感元件，一方面由于电感的寄生和损耗是制约品质因素q值的重要因素，会限制品质因素q值的改善，另一方面由于电感的芯片版图较大，较电容电阻而言，更容易影响芯片面积，又一方面由于电感的存在，片上会出现磁场耦合，将使通道间抑制受影响，进而影响集成度；此外，在片上集成电感元件的芯片级lna相比pcb级lna其噪声系数更高。
4.倘若芯片级lna采用无感设计，虽然可以直接提升或改善芯片级lna的集成度、q值和噪声系数等性能指标，但也将因缺少电感而造成低噪声放大器电路其它相关性能指标的恶化，比如无法消除寄生的容性负载等。


技术实现要素：

5.本发明的第一个方面，提供一种基于无电感设计的低温低噪声放大器电路，能够提升芯片级lna的集成度、q值和噪声系数等性能指标的基础上，抑制因缺少电感而造成低噪声放大器电路其它相关性能指标的恶化。
6.在本发明的第一方面中，提供的一种无电感的低温低噪声放大器电路，包括信号输入端，信号输出端，以及设置在信号输入端与信号输出端之间级联的多级放大单元，其中，信号输入端输入的信号耦合至初级放大单元的输入端，末级放大单元的输出信号耦合至信号输出端；其中，末级放大单元，被配置为将其输出信号耦合至初级放大单元的输入端，以形成负反馈；每个前级放大单元，被配置为将其输出信号与一个恒流源输出的恒定电流共同耦合至其后一级放大单元的输入端，以向后一级放大单元提供偏置电压。
7.在一些可能的实施例中，所述恒流源包括一个被配置为工作在恒流区的mos管；而且，所述mos管包括：连接至对应前级放大单元的供电电源输入端的第一输入和第二输入，以及将输出的恒定电流耦合至对应后一级放大单元的输入端的第一输出。
8.在一些可能的实施例中，每个所述前级放大单元均包括一个负载电阻，并被配置为一端耦合至将所述前级放大单元的供电电源输入端，另一端耦合至所述前级放大单元的输出端。
9.在一些可能的实施例中，所述初级放大单元包括多个三极管；而且，所述多个三极
管被配置为基极共同连接至所述初级放大单元的输入端，集电极共同连接至所述初级放大单元的输出端，发射极均接地。
10.在一些可能的实施例中，所述多级放大单元中其它各级放大单元均包括一个三极管，并被配置为基极连接至放大单元的输入端，集电极连接至放大单元的输出端，发射极接地。
11.在一些可能的实施例中，所述信号输入端输入的信号经一个输入电容耦合至初级放大单元的输入端；所述末级放大单元的输出信号经一个输出电容耦合至信号输出端。
12.在一些可能的实施例中，所述末级放大单元被配置为将其输出信号经一个负反馈电阻耦合至初级放大单元的输入端。
13.在一些可能的实施例中，所述负反馈电阻被配置为具有将输入电阻匹配至50欧姆的电阻值。
14.本发明的第二方面，提供一种芯片，其包括：
15.硅衬底；以及，形成于所述硅衬底上的如本发明的第一方面所述的无电感的低温低噪声放大器电路，其中，所述无电感的低温低噪声放大器电路中的晶体管采用sige工艺制作。
16.本发明的第三方面，提供一种射频前端电路，其包括本发明的第二方面所述的芯片。
17.如此，本发明提供的无电感的低温低噪声放大器电路中，通过采用无电感设计，能够直接提升芯片级lna的集成度、q值和噪声系数等性能指标；同时，一方面引入采用负反馈结构实现输入输出阻抗的最佳匹配，抑制寄生电容的影响，另一方面在多级放大单元的级间无电容，并结合恒流源进行直流耦合，可保证低频信号输入时的相位裕度足够大，进而实现电路整体的稳定。
附图说明：
18.图1为本发明实施例中提供的一种低噪声放大器电路的示意图；
19.图2为本发明实施例中提供的一种低噪声放大器电路的示意图；
20.图3为另一种低噪声放大器电路的示意图；
21.图4为图3所示的低噪声放大器电路的稳定系数的仿真结果图；
22.图5为本发明实施例中提供的一种低噪声放大器电路的结构图；
23.图6为本发明实施例中提供的一种低噪声放大器电路的结构图；
24.图7为图6所示的低噪声放大器电路的稳定系数的仿真结果图；
25.图8为三极管小信号等效模型示意图；
26.图9为图6所示的低噪声放大器电路的s参数的仿真结果图；
27.图10为本发明实施例中提供的一种芯片的结构示意图；
28.图11为本发明实施例中提供的一种射频前端电路应用在量子解调场景下的示意图。
具体实施方式
29.下面结合附图及具体实施例对本发明作进一步的详细描述。但不应将此理解为本
发明上述主题的范围仅限于以下的实施例，凡基于本发明内容所实现的技术均属于本发明的范围。
30.在本发明的一个实施例中，提供一种低噪声放大器电路100，如图1所示，其包括：信号输入端101，信号输出端102，以及设置在信号输入端101与信号输出端102之间级联的两级放大单元，即初级放大单元103和末级放大单元104。
31.其中，信号输入端101输入的信号耦合至初级放大单元103的输入端，末级放大单元104的输出信号耦合至信号输出端102；而且，末级放大单元103，被配置为将其输出信号耦合至初级放大单元103的输入端，以形成负反馈；初级放大单元103为末级放大单元104的前级放大单元，其被配置为将其输出信号与一个恒流源105输出的恒定电流共同耦合至末级放大单元104的输入端，以向末级放大单元104提供偏置电压。
32.在本发明的一个实施例中，提供一种低噪声放大器电路100，如图2所示，其包括：信号输入端101，信号输出端102，以及设置在信号输入端101与信号输出端102之间级联的三级放大单元，即初级放大单元103、中级放大单元106和末级放大单元104。
33.其中，信号输入端101输入的信号耦合至初级放大单元103的输入端，末级放大单元104的输出信号耦合至信号输出端102；而且，末级放大单元103，被配置为将其输出信号耦合至初级放大单元103的输入端，以形成负反馈；初级放大单元103为中级放大单元106的前级放大单元，其被配置为将其输出信号与一个恒流源105输出的恒定电流共同耦合至中级放大单元106的输入端，以向中级放大单元106提供偏置电压；同理，中级放大单元106为末级放大单元104的前级放大单元，其被配置为将其输出信号与一个恒流源107输出的恒定电流共同耦合至末级放大单元104的输入端，以向末级放大单元104提供偏置电压。
34.在本发明的一个实施例中，如图1或2所示，低噪声放大器电路100采用负反馈能够使放大器电路的闭环增益趋于稳定，消除了开环增益的影响。同时，负反馈还影响着放大器输入和输出阻抗，电压混合使输入阻抗增高，电流混合使输入阻抗降低；电流取样使输出阻抗增高，电压取样使输出阻抗降低。而且，利用负反馈还可展宽放大器的频带，使得放大器的幅频特性变得比较平坦。
35.虽然，低噪声放大器电路100利用负反馈提高放大器电路的放大质量，改善许多性能指标，而且反馈越深，改善的程度也愈大，但过深的负反馈又可能引起放大器不能正常工作而导致自激，因而一个稳定的负反馈放大器通常不超过三级。
36.如图3所示，提供的另一种无电感的低温低噪声放大器电路200，该电路也是无电感设计，但该电路最大问题是存在低频稳定性问题，由于偏置电阻和交流耦合电容会形成零极点，导致该低温低噪声放大器电路200在低频的相位裕度不够，最终会引起系统震荡，其稳定系数的仿真结果如图4所示。
37.在本发明的一个实施例中，为了进一步解决低温低噪声放大器电路200所存在的低频相位裕度不够，最终将引起系统震荡的问题，提供一种低噪声放大器电路100，通过取消级间电容(即图4中所示的电容c2和c3)，并将交流耦合替换为直流耦合，如此便消除了电阻和电容产生的极点，提高低频稳定性，并使各级电路的静态工作点互相影响。如图5所示，其包括：信号输入端，信号输出端，以及设置在信号输入端与信号输出端之间级联的三级放大单元，即分别为包括三极管q1～q4的初级放大单元、包括三极管q5的中间放大单元以及包括三极管q6的末级放大单元。
38.在初级放大单元中，将三极管q1～q4的基极共同连接至所述初级放大单元的输入端，集电极共同连接至所述初级放大单元的输出端，发射极均接地。
39.在中级放大单元和末级放大单元中，将三极管q5的基极连接至中级放大单元的输入端，集电极连接至中级放大单元的输出端，发射极接地；将三极管q6的基极连接至中级放大单元的输入端，集电极连接至放大单元的输出端，发射极接地。
40.在本实施例中，信号输入端输入的信号经一个输入电容c1耦合至初级放大单元的输入端，即信号输入端经一个输入电容c1连接至三极管q1～q4的基极的共同连接节点；末级放大单元的输出信号经一个输出电容c2耦合至信号输出端，即三极管q6的集电极经一个输出电容c2连接至信号输出端。
41.具体的，三极管q6的集电极通过负反馈电阻rf将其输出信号耦合至三极管q1～q4的基极的共同连接节点，以形成负反馈；同时，由于取消了级间电容，前级放大单元的集电极直流电压和恒流源可以直接为后级放大单元提供偏置电压，那么，三极管q1～q4的集电极的共同连接点作为初级放大单元的输出端，将其输出信号与一个恒流源dc-i1输出的恒定电流共同耦合至三极管q5的基极，以向中级放大单元提供偏置电压；同理地，三极管q5的集电极作为中级放大单元的输出端，将其输出信号与一个恒流源dc-i2输出的恒定电流共同耦合至三极管q6的基极，以向末级级放大单元提供偏置电压。
42.在本实施例中，初级放大单元作为中级放大单元的前级放大单元，其包括一个负载电阻rc1，负载电阻rc1的一端耦合至将初级放大单元的供电电源输入端vcc1，另一端耦合至初级放大单元的输出端，即三极管q1～q4的集电极的共同连接点。中级放大单元作为末级放大单元的前级放大单元，其包括一个负载电阻rc2，负载电阻rc2的一端耦合至将中级放大单元的供电电源输入端vcc2，另一端耦合至中级放大单元的输出端，即三极管q5的集电极。
43.在本发明的一个实施例中，提供一种低噪声放大器电路100，如图6所示，低噪声放大器电路100中采用的恒流源包括可工作在恒流区的mos管。
44.在本实施例中，由于低噪声放大器电路100中前级放大单元的输出电压作为后级放大单元的输入电压，需要让晶体管工作放大区，所以提供的偏置电压就非常重要，为了解决偏置电压的问题，因此，前级放大单元的输出电压并联上一个pmos管，让pmos管充当恒流源，又因为pmos管的电阻很大，通过与晶体管并联，不仅能够保证低噪声放大器电路100所需的输出阻抗不变，还能够保证能将后级放大单元的输入电压抬高，即可实现后级放大单元的偏置。
45.以图6所示的低噪声放大器电路100进行稳定系数仿真，其仿真结果如图7所示，在低频时，稳定系数大于1，表明低噪声放大器电路100在低频具有较强的稳定性。
46.在本发明一些可能的实施例中，如图5和图6所示，末级放大单元将其输出信号经一个负反馈电阻rf耦合至初级放大单元的输入端。结合如图8所示的三极管小信号等效模型，可以得到：
47.[0048][0049][0050][0051][0052]vb1
＝i
bq1
×
(rf r
be1
)
···················
(6)
[0053][0054]upmos1
＝r
pmos1
×ic1
···················
(8)
[0055]vb2
＝u
pmos1
v
cc1
···················
(9)
[0056]vb3
＝u
pmos2
v
cc2
…………………………………
(10)
[0057]
结合公式(1)～公式(10)为可以得到如图5和图6中各级放大单元的偏置电压的推导计算结果；其中v
b1
、v
b2
、v
b3
分别为第一级、第二级、第三级放大电路的偏置电压；upmos1、upmos2分别为流过充当电流源的pmos晶体管的电压。那么，结合上述分析，可适当地设计负反馈电阻，便能够将输入电阻匹配到50欧姆来改善s11，通过设计反馈电阻可以将输出电阻匹配到50欧姆来改善s22，最后让s11和s22的峰谷接近；以图6所示的低噪声放大器电路100进行s参数仿真，其仿真结果如图9所示.
[0058]
本发明的一个实施例中，如图10所示，还提供一种芯片，其包括：
[0059]
硅衬底；以及，形成于所述硅衬底上外延层；该外延层内制造形成有本发明实施例中提供的低噪声放大器电路，其中，外延层中形成的低噪声放大器电路中晶体管采用sige工艺制作。
[0060]
在低温环境下，由于cmos器件的噪声饱和会是噪声系数的降低不随温度线性下降，而是下降到一定程度时，不随温度变化，呈现出一个饱和的趋势，此时就是cmos器件的噪声饱和现象。由于在低温环境下，芯片的供电会使得芯片的温度和周围的环境温度不一样，导致噪声受限。因此，在本实施例中，采用sige工艺制作低噪声放大器电路中晶体管，进而避免出现cmos器件的噪声饱和现象。另外，关于器件的功耗，同样达到40db的增益，采用coms工艺制造的lna需要50mw的功耗，而采用的sige工艺制造的lna只需要不到15mw的功耗。
[0061]
本发明的一个实施例中，还提供一种射频前端电路，包括本发明实施例中提供的芯片。由于低噪声放大器作为射频前端电路的主要部分，使用本发明实施例中提供的低噪声放大器芯片，不仅能够提高射频前端电路的集成度，还能提高信号质量，比如低温环境下的噪声系数可得到显著减低。如图11所示，本实施例中的射频前端电路直接应用在热力学温度1k～4.2k(-272.15℃～-268.8℃)条件下的量子信号解调场景，能够以更低的噪声系数读取量子测量信号。
[0062]
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。