位逻辑运算器及电子设备

1.本技术涉及集成电路技术领域，尤其是一种位逻辑运算器及电子设备。


背景技术：

2.当今时代，芯片内的模块集成度越来越高，随着集成度的不断增长，人们迫切需要一种新的理论方法来突破集成模块领域摩尔定律的极限。近年来，自旋电子学发展极为迅速，该领域中的一个重要的研究成果即为磁隧道结。磁隧道结是一种新型的自旋电子器件，其本质是一种磁电阻，是一种由两个铁磁层内夹一个绝缘层而形成的三层结构，磁隧道结有高、低两种阻态，用以对应数据“1”和“0”，其最大的特点是能够在断电的时候仍然保持其状态值，将该器件加入到模块设计中，能够减少模块的静态功耗。但是，目前用于磁隧道结的应用电路只能够将部分数据存储到磁隧道结之中，即仅有一部分数据做到了非易失性，不能够保证全部数据的非易失性，并且只能够实现一位数据的逻辑运算，使得逻辑运算效率降低，器件集成度不高。


技术实现要素：

3.本发明旨在至少解决现有技术中存在的技术问题之一，提供一种位逻辑运算器及电子设备，能够实现数据存储的全非易失性，提供多位逻辑运算的功能。
4.第一方面，本发明提供一种位逻辑运算器，包括：
5.触发器，包括多个第一数据模块，所述第一数据模块包括一对状态互补的第一磁隧道结组，所述第一数据模块用于写入并存储一位第一运算数据；
6.逻辑门，与所述触发器连接，包括多个第二数据模块，所述第二数据模块包括一对状态互补的第二磁隧道结组，所述第二数据模块用于写入并存储一位第二运算数据；
7.所述逻辑门，用于根据所述触发器提供的多位所述第一运算数据以及由所述多个第二数据模块输出的多位所述第二运算数据，得到逻辑运算结果；
8.控制模块，分别与所述触发器和所述逻辑门连接，用于根据预设输出控制信号选通并控制第一目标数据模块向所述逻辑门输出一位所述第一运算数据，以及从选通的第二目标数据模块读取一位所述第二运算数据，其中，所述第一目标数据模块为与所述预设输出控制信号匹配的其中一个所述第一数据模块，所述第二目标数据模块为与所述预设输出控制信号匹配的其中一个所述第二数据模块。
9.上述位逻辑运算器至少具有以下有益效果：由于触发器和逻辑门分别设置多个第一数据模块和多个第二数据模块，且每个第一数据模块包括一对状态互补的第一磁隧道结组从而可以用于写入并存储一位第一运算数据，每个第二数据模块包括一对状态互补的第二磁隧道结组从而可以用于写入并存储一位第二运算数据，因此任意位数据都可以相应地存储在触发器和逻辑门的数据模块中，从而可以实现数据存储的全非易失性，提高数据存储的稳定性，并且在控制模块的统筹管理下，可以根据预设输出控制信号选通第一目标数据模块向逻辑门输出第一运算数据，以及从选通的第二目标数据模块读取第二运算数据，
由于预设输出控制信号可以进行扩展，所以针对不同的第一目标数据模块和第二目标数据模块可以读取相应的位数据，从而可以实现在逻辑门上的多位扩展逻辑运算，提供完整的多位逻辑运算功能，有利于提高逻辑运算效率，优化器件集成度，从而可以弥补相关方法中的技术空白。
10.根据本发明的一些实施例，所述触发器还包括第一写入模块和第一输出模块，所述多个第一数据模块连接于所述第一写入模块和所述第一输出模块之间，所述第一输出模块的输出端连接于所述逻辑门，所述第一写入模块用于向所述多个第一数据模块分别写入多位所述第一运算数据，所述第一输出模块用于向所述逻辑门输出多位所述第一运算数据，从而确保能够向各个第一数据模块准确可靠地写入相应位的第一运算数据，并且将各个第一数据模块所存储的各个第一运算数据可靠地向逻辑门输出。
11.根据本发明的一些实施例，所述逻辑门还包括第二写入模块和逻辑计算模块，所述多个第二数据模块连接于所述第二写入模块和所述逻辑计算模块之间，所述逻辑计算模块的输入端连接于所述第一输出模块的输出端，所述第二写入模块用于向所述多个第二数据模块分别写入多位所述第二运算数据，所述逻辑计算模块用于根据多位所述第一运算数据和多位所述第二运算数据计算得到所述逻辑运算结果，从而能够提供完整的多位逻辑运算功能，有利于提高逻辑运算效率，优化器件集成度。
12.根据本发明的一些实施例，所述控制模块，还用于根据预设写入控制信号控制所述第一写入模块将所述第一运算数据写入到所述第一目标数据模块，以及控制所述第二写入模块将所述第二运算数据写入到所述第二目标数据模块，通过预设写入控制信号可以可靠地实现第一目标数据模块的数据写入和第二目标数据模块的数据写入，以便于在后续步骤中进一步利用各个第一目标数据模块和各个第二目标数据模块所写入的数据进行逻辑运算。
13.根据本发明的一些实施例，所述逻辑门还包括第二输出模块，所述第二输出模块的输入端与所述逻辑计算模块的输出端连接，所述第二输出模块用于从所述逻辑计算模块获取所述逻辑运算结果，并输出所述逻辑运算结果，通过第二输出模块可以将逻辑运算结果稳定地进行输出，以便于进一步对逻辑运算结果进行相关处理。
14.根据本发明的一些实施例，所述控制模块包括多个输出控制接口，每个所述输出控制接口用于连接一对状态互补的所述第一磁隧道结组以及一对状态互补的所述第二磁隧道结组，以便于通过各个输出控制接口分别控制一对状态互补的所述第一磁隧道结组以及一对状态互补的所述第二磁隧道结组输出相关位数据，从而实现按位逻辑运算的功能。
15.根据本发明的一些实施例，每个所述第一磁隧道结组包括串联连接的第一磁隧道结和第一导通元件，每个所述第二磁隧道结组包括串联连接的第二磁隧道结和第二导通元件，所述控制模块的一个所述输出控制接口分别连接于所述第一导通元件和所述第二导通元件，以通过第一导通元件和第二导通元件实现对于各个磁隧道结的选通。
16.根据本发明的一些实施例，所述控制模块包括译码器和外围控制电路，所述外围控制电路的输出端连接于所述译码器，所述外围控制电路用于向所述译码器的使能信号端提供预设的控制信号，以使得译码器能够根据预设的控制信号对各个数据模块中的磁隧道结组进行相应地控制。
17.根据本发明的一些实施例，所述第一导通元件与所述第二导通元件均为mos管，具
有良好的开、关断功能，能够配合各个磁隧道结实现稳定可靠地数据写入控制、存储控制及输出控制等功能。
18.第二方面，本发明实施例提供了一种电子设备，包括有如第一方面所述的位逻辑运算器，能够实现数据存储的全非易失性，提供多位逻辑运算的功能。
19.本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书以及附图中所特别指出的结构来实现和获得。
附图说明
20.附图用来提供对本技术技术方法的进一步理解，并且构成说明书的一部分，与本技术的实施例一起用于解释本技术的技术方法，并不构成对本技术技术方法的限制。
21.图1是本技术一个实施例提供的位逻辑运算器的结构示意图；
22.图2是本技术一个实施例提供的磁隧道结的结构示意图；
23.图3(a)是本技术一个实施例提供的逻辑计算模块的电路原理图；
24.图3(b)是本技术另一个实施例提供的逻辑计算模块的电路原理图；
25.图4是本技术一个实施例提供的位逻辑运算器的电路原理图；
26.图5(a)是本技术一个实施例提供的第一写入模块的电路原理图；
27.图5(b)是本技术一个实施例提供的第二写入模块的电路原理图；
28.图6是本技术一个实施例提供的位逻辑运算器的仿真波形图；
29.图7是本技术一个实施例提供的电子设备的示意图。
具体实施方式
30.为了使本技术的目的、技术方法及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。
31.需要说明的是，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于流程图中的顺序执行所示出或描述的步骤。
32.本技术提供了一种位逻辑运算器及电子设备。其中一个实施例的位逻辑运算器，包括：触发器，包括多个第一数据模块，第一数据模块包括一对状态互补的第一磁隧道结组，第一数据模块用于写入并存储一位第一运算数据；逻辑门，与触发器连接，包括多个第二数据模块，第二数据模块包括一对状态互补的第二磁隧道结组，第二数据模块用于写入并存储一位第二运算数据；逻辑门，用于根据触发器提供的多位第一运算数据以及由多个第二数据模块输出的多位第二运算数据，得到逻辑运算结果；控制模块，分别与触发器和逻辑门连接，用于根据预设输出控制信号选通并控制第一目标数据模块向逻辑门输出一位第一运算数据，以及从选通的第二目标数据模块读取一位第二运算数据，其中，第一目标数据模块为与预设输出控制信号匹配的其中一个第一数据模块，第二目标数据模块为与预设输出控制信号匹配的其中一个第二数据模块。在该实施例中，由于触发器和逻辑门分别设置多个第一数据模块和多个第二数据模块，且每个第一数据模块包括一对状态互补的第一磁隧道结组从而可以用于写入并存储一位第一运算数据，每个第二数据模块包括一对状态互
补的第二磁隧道结组从而可以用于写入并存储一位第二运算数据，因此任意位数据都可以相应地存储在触发器和逻辑门的数据模块中，从而可以实现数据存储的全非易失性，提高数据存储的稳定性，并且在控制模块的统筹管理下，可以根据预设输出控制信号选通第一目标数据模块向逻辑门输出第一运算数据，以及从选通的第二目标数据模块读取第二运算数据，由于预设输出控制信号可以进行扩展，所以针对不同的第一目标数据模块和第二目标数据模块可以读取相应的位数据，从而可以实现在逻辑门上的多位扩展逻辑运算，提供完整的多位逻辑运算功能，有利于提高逻辑运算效率，优化器件集成度，从而可以弥补相关方法中的技术空白。
33.如图1所示，图1是本技术一个实施例提供的位逻辑运算器的结构示意图。
34.参照图1，该位逻辑运算器，包括：
35.触发器，包括多个第一数据模块，第一数据模块包括一对状态互补的第一磁隧道结组，第一数据模块用于写入并存储一位第一运算数据；
36.逻辑门，与触发器连接，包括多个第二数据模块，第二数据模块包括一对状态互补的第二磁隧道结组，第二数据模块用于写入并存储一位第二运算数据；
37.逻辑门，用于根据触发器提供的多位第一运算数据以及由多个第二数据模块输出的多位第二运算数据，得到逻辑运算结果；
38.控制模块，分别与触发器和逻辑门连接，用于根据预设输出控制信号选通并控制第一目标数据模块向逻辑门输出一位第一运算数据，以及从选通的第二目标数据模块读取一位第二运算数据，其中，第一目标数据模块为与预设输出控制信号匹配的其中一个第一数据模块，第二目标数据模块为与预设输出控制信号匹配的其中一个第二数据模块。
39.在一实施例中，由于触发器和逻辑门分别设置多个第一数据模块和多个第二数据模块，且每个第一数据模块包括一对状态互补的第一磁隧道结组从而可以用于写入并存储一位第一运算数据，每个第二数据模块包括一对状态互补的第二磁隧道结组从而可以用于写入并存储一位第二运算数据，因此任意位数据都可以相应地存储在触发器和逻辑门的数据模块中，从而可以实现数据存储的全非易失性，提高数据存储的稳定性，并且在控制模块的统筹管理下，可以根据预设输出控制信号选通第一目标数据模块向逻辑门输出第一运算数据，以及从选通的第二目标数据模块读取第二运算数据，由于预设输出控制信号可以进行扩展，所以针对不同的第一目标数据模块和第二目标数据模块可以读取相应的位数据，从而可以实现在逻辑门上的多位扩展逻辑运算，提供完整的多位逻辑运算功能，有利于提高逻辑运算效率，优化器件集成度，从而可以弥补相关方法中的技术空白。
40.在一实施例中，第一数据模块和第二数据模块的数量可以为相同的，第一目标数据模块和第二目标数据模块的数量也可以为相同的，也就是说，触发器输出的二进制数据的位数与逻辑门输出的二进制数据的位数可以为相同的，其中，第一目标数据模块包括一对状态互补的第一磁隧道结组，用于匹配控制模块的一个预设输出控制信号，那么当预设输出控制信号变化之后，则变化之后的预设输出控制信号则对应另一个第一目标数据模块，从而就能够实现选通另一位二进制数据，因此最终能够选通所有位的第一运算数据并输出，以便于进行多位逻辑运算，由于第二目标数据模块的工作原理类似于第一目标数据模块，故此处不再赘述。
41.在一实施例中，控制模块，还用于根据预设写入控制信号控制第一写入模块将第
一运算数据写入到第一目标数据模块，以及控制第二写入模块将第二运算数据写入到第二目标数据模块，通过预设写入控制信号可以可靠地实现第一目标数据模块的数据写入和第二目标数据模块的数据写入，以便于进一步利用各个第一目标数据模块和各个第二目标数据模块所写入的数据进行逻辑运算。
42.在一实施例中，第一磁隧道结组和第二磁隧道结组均包括有一对磁隧道结，其具体形式及配置参数并不限定，可以根据实际应用场景进行选择设置。例如，参照图2，从中可以看出每个磁隧道结包括自由层、绝缘层和固定层，随着写入电流的形式不同，对应存在有高、低两种阻态，即对应为平行态和反平行态，用以对应数据“1”和“0”，而一对磁隧道结状态互补则说明两者对应的数据为相反的(即“1”对“0”，或者，“0”对“1”)，在此基础上，可以根据实际应用情况设置其他具体呈现形式的磁隧道结。
43.在一实施例中，多位按位逻辑运算对应的数据的具体位数可以不限制，例如，可以为4位、8位以及16位，针对不同位的数据，可以采用相应的控制模块进行多位扩展，其原理是类似的，为免冗余，在后续实施例中仅以8位数据为主体进行原理说明，但不应理解为对本实施例的限制。
44.在一实施例中，预设输出控制信号和预设写入控制信号可以根据具体场景进行配置，此处不作限定，后续实施例将具体说明其原理，此处不作赘述。
45.参照图1，触发器还包括第一写入模块和第一输出模块，多个第一数据模块连接于第一写入模块和第一输出模块之间，第一输出模块的输出端连接于逻辑门，第一写入模块用于向多个第一数据模块分别写入多位第一运算数据，第一输出模块用于向逻辑门输出多位第一运算数据，从而确保能够向各个第一数据模块准确可靠地写入相应位的第一运算数据，并且将各个第一数据模块所存储的各个第一运算数据可靠地向逻辑门输出。
46.在一实施例中，第一写入模块和第一输出模块的具体形式可以根据具体应用场景进行设置，此处并未限定。
47.参照图1，逻辑门还包括第二写入模块和逻辑计算模块，多个第二数据模块连接于第二写入模块和逻辑计算模块之间，逻辑计算模块的输入端连接于第一输出模块的输出端，第二写入模块用于向多个第二数据模块分别写入多位第二运算数据，逻辑计算模块用于根据多位第一运算数据和多位第二运算数据计算得到逻辑运算结果，从而能够提供完整的多位逻辑运算功能，有利于提高逻辑运算效率，优化器件集成度。
48.在一实施例中，第二写入模块和逻辑计算模块的具体形式可以根据具体应用场景进行设置，此处并未限定，例如，参照图3(a)，示出了逻辑计算模块的一种具体电路图，在该异或门电路下，逻辑计算模块用于实现异或操作；参照图3(a)，示出了逻辑计算模块的另一种具体电路图，在该或门电路下，逻辑计算模块用于实现或操作。
49.参照图1，逻辑门还包括第二输出模块，第二输出模块的输入端与逻辑计算模块的输出端连接，第二输出模块用于从逻辑计算模块获取逻辑运算结果，并输出逻辑运算结果，通过第二输出模块可以将逻辑运算结果稳定地进行输出，以便于进一步对逻辑运算结果进行相关处理。
50.在一实施例中，第一输出模块和第二输出模块可以但不限于为各种类型的放大电路，通过放大电路将获取到的数据参数进行放大输出，有利于更稳定地将数据参数进行进一步地输出；例如，第一输出模块和第二输出模块均可以为传感放大电路或其他类型的放
大电路等，此处并未限定。
51.在一实施例中，控制模块包括译码器和外围控制电路，外围控制电路的输出端连接于译码器，外围控制电路用于向译码器的使能信号端提供预设的控制信号，以使得译码器能够根据预设的控制信号对各个数据模块中的磁隧道结组进行相应地控制；由于外围控制电路为本领域技术人员所熟知，故在此对其不作赘述。
52.参照图4，控制模块包括译码器，译码器包括多个输出控制接口，每个输出控制接口用于连接一对状态互补的第一磁隧道结组以及一对状态互补的第二磁隧道结组，以便于通过各个输出控制接口分别控制一对状态互补的第一磁隧道结组以及一对状态互补的第二磁隧道结组输出相关位数据，从而实现按位逻辑运算的功能；例如，图4中的译码器y0接口即为一个输出控制接口，用于选通一对状态互补的第一磁隧道结组，即n28-m16、n36-m24这两个第一磁隧道结组，以及用于选通一对状态互补的第二磁隧道结组，即n7-m0、n15-m8这两个第一磁隧道结组，该电路设计可以为固定不变的，并且译码器在同一时间至多有一个接口使能，所以不会出现译码器输出同时对应选通多个其他的第一磁隧道结组或/和第二磁隧道结组的情况，可以确保按位选通相应的磁隧道结组进行逻辑运算。
53.如图4所示，每个第一磁隧道结组包括串联连接的第一磁隧道结和第一导通元件，每个第二磁隧道结组包括串联连接的第二磁隧道结和第二导通元件，控制模块的一个输出控制接口分别连接于第一导通元件和第二导通元件，以通过第一导通元件和第二导通元件实现对于各个磁隧道结的选通。
54.在一实施例中，由于导通元件具有良好的开启或关断作用，因此通过组合第一磁隧道结和第一导通元件(第二磁隧道结和第二导通元件)可以得到稳定可靠的磁隧道结组，更有利于控制模块对相应的磁隧道结组进行选通；其中，第一导通元件与第二导通元件采用mos管，具有良好的开、关断功能，能够配合磁隧道结实现稳定可靠地数据写入控制、存储控制及输出控制等功能。
55.为了更好地说明上述各实施例的工作原理，以下给出多个具体示例进行详细说明。
56.示例一：
57.参照图4，以8位二进制数据进行说明，该位逻辑运算器由8位非易失性逻辑门和8位非易失性触发器所组成，其中8位非易失性触发器由第一输出模块、第一写入模块和8个第一数据模块组成，每个第一数据模块包括1对状态互补的第一磁隧道结组，每个第一磁隧道结组包括1个磁隧道结，8位非易失性触发器用以存储和输出一组8位二进制数据；8位非易失性逻辑门由第二输出模块、第二写入模块、8个第二数据模块和用于逻辑计算的mos逻辑模块构成，每个第二数据模块包括1对状态互补的第二磁隧道结组，每个第二磁隧道结组包括1个磁隧道结，8位非易失性逻辑门用以存储和输出一组8位二进制数据；图4左侧为8位非易失性逻辑门的电路，右侧为8位非易失性触发器的电路，两部分电路一共16对磁隧道结组，由一个38译码器对这16对磁隧道结组进行控制。
58.在图4的非易失性触发器的电路中，p3、p4和p5(均为pmos管)与n24、n25和n44(均为nmos管)以及电容c3、电容c4构成了第一输出模块，用以输出存储的一组8位数据进行位运算，nmos管n26和nmos管n27用来进行读写隔离，防止读写干扰。nmos管n28～n35与磁隧道结m16～m23共同组成一部分nmos管与磁隧道结的组合，即组成8个第一磁隧道结组，nmos管
n36～n43与磁隧道结m24～m31组成另一部分nmos管与磁隧道结的组合，即组成另外8个第一磁隧道结组，这两部分nmos管与磁隧道结的组合共同形成了8对状态互补的第一磁隧道结组，通过38译码器对nmos管进行选通，在同一时间每部分各有一个第一磁隧道结组中的第一磁隧道结被选通接入电路中，选通接入电路的两个第一磁隧道结的状态是互补的，共同存储一位二进制数据，从而能够对8位二进制数据进行存储和输出。
59.在图4的非易失性逻辑门的电路中，p0、p1和p2(均为pmos管)与n0、n1和n23(均为nmos管)以及电容c1、电容c2构成了第二输出模块，用以输出存储的一组8位数据进行位运算，nmos管n2和nmos管n3用来进行读写隔离，防止读写干扰。nmos管n7～n14与磁隧道结m0～m7共同组成一部分nmos管与磁隧道结的组合(为免冗余，图4中未完全示出所有的nmos管与磁隧道结的组合，即以
“…”
替代，下同)，即组成8个第二磁隧道结组，nmos管n15～n22与磁隧道结m8～m15组成另一部分nmos管与磁隧道结的组合，即组成另外8个第二磁隧道结组，这两部分nmos管与磁隧道结的组合共同形成了8对状态互补的第二磁隧道结组，通过38译码器对nmos管进行选通，在同一时间每部分各有一个第二磁隧道结组中的第二磁隧道结被选通接入电路中，选通接入电路的两个第二磁隧道结的状态是互补的，共同存储一位二进制数据。n4、n5和n6组成了mos逻辑模块，用以对该部分存储的数据和非易失性触发器输出的数据进行相应的逻辑运算，使得第二输出模块能够输出相应的逻辑结果值。
60.其中，一种第一写入模块的电路如图5(a)所示，一种第二写入模块的电路如图5(b)所示。参照图5(a)，第一写入模块由3个pmos管p9、p10和p11与3个nmos管n48、n49和n50组成，该部分电路的连接点“e”、“f”、“g”与图3中非易失性触发器的电路的连接点“e”、“f”、“g”各自对应连接，实现对相应的第一磁隧道结的数据写入，由于写入电路结构的特性，为了实现其功能，8位非易失性触发器的电路中的第一磁隧道结和nmos的连接方式也可以为不同的，此处不作赘述；参照图5(b)，第二写入模块由3个pmos管p6、p7和p8与3个nmos管n45、n46和n47组成，该部分电路的连接点“b”、“c”、“d”与图3中非易失性逻辑门的电路的连接点“b”、“c”、“d”各自对应连接，实现对相应的第二磁隧道结的数据写入。
61.图3中的mos逻辑模块使其能够实现与逻辑运算的操作，改变mos逻辑模块的结构能够使电路实现不同逻辑运算的功能。
62.可以看出，将多位非易失性触发器和多位非易失性逻辑门进行结合设计，使得所有数据均存储在相应的磁隧道结中，具有全非易失性的特点；使用6个晶体管作为写入电路的一部分，减少了晶体管的数量，降低了整个器件的面积开销。
63.示例二：
64.参照图4，该运算器的工作情况分为两个阶段，即输入阶段和输出阶段。输入阶段是将需要计算的数据存储到数据模块的磁隧道结中，输出阶段是电路读取数据模块的磁隧道结中的数据并进行逻辑运算，输出运算结果值。
65.在输入阶段，首先给38译码器使能控制信号a0～a2为“000”，此时38译码器输出y0～y7为“10000000”，8位非易失性逻辑门和8位非易失性触发器中各有一对磁隧道结被选通，即各选通一对第一磁隧道结组中的一对第一磁隧道结以及一对第二磁隧道结组中的一对第二磁隧道结，每一对磁隧道结都是固定对应的且其状态互补，用来存储一位二进制数据，通过输入写入控制信号v0～v7对这两对磁隧道结进行写入操作，每一对磁隧道结均存储一位二进制数据，写入完成之后，8位非易失性逻辑门和8位非易失性触发器则各写入一
位二进制数据，以此类推，可以通过38译码器输出不同的值，选通不同对的磁隧道结，从而将两组8位二进制数据全部存储到运算器中，完成写入数据的操作。
66.在输出阶段，同样给38译码器控制信号a0～a2为“000”，此时38译码器输出y0～y7为“10000000”，8位非易失性逻辑门和8位非易失性触发器中各有一对磁隧道结被选通，非易失性触发器读取存储的一位二进制数据，并将其输入至非易失性逻辑门的mos逻辑模块之中，与非易失性逻辑门中存储的一位二进制数据进行逻辑运算，最终通过非易失性逻辑门的out端口输出运算结果，完成两个二进制数据的逻辑运算。以此类推，通过38译码器输出不同的值，选通不同对的磁隧道结，将两组8位二进制数据全部按位进行位逻辑运算，最后通过8位非易失性逻辑门依次输出8位位逻辑运算的结果，完成输出阶段。
67.图3中的8位与逻辑运算器的具体工作波形图如图6所示，此时8位非易失性逻辑门写入的8位二进制数据为“11111111”，8位非易失性触发器写入的8位二进制数据为“10110010”。通过38译码器控制信号a0～a2对两组二进制数进行按位同步选通，非易失性逻辑门进行按位逻辑运算，通过8个clk周期两组数据按位与逻辑运算的结果为“10110010”，实现了按位与运算的功能。
68.可以看出，使用38译码器对非易失性逻辑门进行多位扩展，使其能够以高集成度存储数据以及进行多位位逻辑运算；将多位非易失性触发器和多位非易失性逻辑门进行结合设计，使得所有数据均存储在磁隧道结中，具有全非易失性的特点。
69.另外，如图7所示，本技术的一个实施例还公开了一种电子设备，包括：如前面实施例中的位逻辑运算器。
70.在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
71.以上参照附图说明了本技术实施例的优选实施例，并非因此局限本技术实施例的权利范围。本领域技术人员不脱离本技术实施例的范围和实质内所作的任何修改、等同替换和改进，均应在本技术实施例的权利范围之内。
72.尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
73.上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下，作出各种变化。