一种提高非易失性忆阻器型存储器稳定性的电路及存储器

1.本发明涉及存储器技术领域，尤其涉及一种提高非易失性忆阻器型存储器稳定性的电路及存储器。


背景技术：

2.目前，市面上的忆阻器型非易失性存储器中，有的存储器没有增加对应的保护电路，从而会导致存储器承受的电压值较大，极大的影响了存储器的稳定性；有的存储器增加了对应的保护电路，但是电路中的元器件可微缩性较差，较难随着工艺的进步进一步提高集成密度；有的存储器增加了对应的保护电路，且微缩性更好、集成密度更高，但是浪涌电流幅值很高，稳定所需的时间也比较长，因此对存储器的稳定性仍有一定隐患。


技术实现要素：

3.本发明的目的在于提供一种提高非易失性忆阻器型存储器稳定性的电路及存储器，以解决现有技术中存在的浪涌电流高以及可微缩性差的技术问题。
4.为解决上述技术问题，本发明采用如下技术方案：
5.本发明实施例的第一方面提供了一种提高非易失性忆阻器型存储器稳定性的电路，所述电路包括：控制模块，所述控制模块的输入端连接电源v
forming
，输出端连接所述存储器的bl端，用于给所述存储器的bl端上的各支路忆阻器供电，所述忆阻器通过保护开关连接所述存储器的sl端，所述存储器的sl端连接所述控制模块的控制端；当所述控制模块的控制端检测到所述存储器的sl端电信号为第一预设阈值时，则增大所述存储器的bl端供电电压，当所述控制模块的控制端检测到所述存储器的sl端电信号为第二预设阈值时，则减小所述存储器的bl 端供电电压，所述第一预设阈值小于所述第二预设阈值。
6.在一些实施例中，所述电路还包括数据选择器，所述数据选择器设置于所述控制模块和所述存储器之间，所述数据选择器一侧的输入端连接所述控制模块的输出端，所述数据选择器一侧的输出端连接所述控制模块的控制端，所述数据选择器另一侧的输出端连接所述存储器的bl端，所述数据选择器另一侧的输入端连接所述存储器的sl端，所述控制模块的输出端通过所述数据选择器向所述存储器的bl端供电，所述存储器的sl端通过所述数据选择器向所述控制模块的控制端输出电信号。
7.在一些实施例中，所述控制模块包括第一开关，所述第一开关的输入端连接电源v
forming
，输出端连接所述数据选择器一侧的输入端，控制端连接所述数据选择器一侧的输出端。
8.在一些实施例中，所述控制模块还包括第二开关，将所述第二开关预先设置为设定开度，所述第二开关与所述第一开关的控制端、数据选择器一侧的输出端连接。
9.在一些实施例中，所述控制模块还包括第三开关，所述第三开关的控制端和输入端相互连接，并连接所述第二开关的控制端和参考电源，所述第二开关和第三开关的输出端接地，所述第二开关的输入端连接所述第一开关的控制端、数据选择器一侧的输出端。
10.在一些实施例中，所述第一开关采用pmos管，所述pmos管的源极连接电源v
forming
，所述pmos管的漏极连接所述数据选择器一侧的输入端，所述pmos 管的栅极连接所述第二开关和所述数据选择器一侧的输出端，当所述pmos管的栅极检测到电信号为第一预设阈值时，则增大漏极的输出，当所述pmos管的栅极检测到电信号为第二预设阈值时，则减小漏极的输出。
11.在一些实施例中，所述第二开关采用第一nmos管，所述第一nmos管的漏极连接所述pmos管的栅极和所述数据选择器一侧的输出端，所述第一nmos管的源极接地，所述第一nmos管的栅极根据所述设定开度输入给定电压，以使得所述第一nmos管达到设定开度。
12.在一些实施例中，所述第二开关采用可变电阻，将所述可变电阻预先设置为设定开度，所述可变电阻的输入端连接所述pmos管的栅极和所述数据选择器一侧的输出端，所述可变电阻的输出端接地。
13.在一些实施例中，所述第三开关采用第二nmos管，所述第二nmos管的栅极分别连接所述第一nmos管的栅极、所述第二nmos管的漏极以及参考电源，所述第二nmos管的源极接地。
14.本发明实施例的第二方面提供了一种非易失性忆阻器型存储器，所述存储器包括如上所述的电路。
15.根据本发明实施例的一种提高非易失性忆阻器型存储器稳定性的电路及存储器，至少具有如下有益效果：首先，本技术在整个工作过程中浪涌电流很小，不会影响到存储器的稳定性；其次，本技术采用的mos管为core器件，core器件可微缩性的程度要远大于io器件，极大的提高了系统整体的集成密度。
16.应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本公开。
附图说明
17.为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
18.图1为根据实施例的存储器阵列电路原理图；
19.图2为根据实施例的电压电流随时间的分布曲线；
20.图3为根据实施例的core器件阵列和io器件阵列的面积对比图。
具体实施方式
21.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
22.在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的
方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
23.术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
24.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“连通”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
25.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些示例实施方式使得本公开的描述将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
26.下面对本技术实施例的技术方案进行简单阐述：
27.本技术提供一种提高非易失性忆阻器型存储器稳定性的电路，如图1所示，图1出示了存储器阵列电路原理图100，电路包括第一mos管q1、第二mos 管q2和第三mos管q3，其中，第一mos管q1的为pmos管，第二mos管 q2和第三mos管q3为nmos管。第一mos管q1的源极连接电源v
forming
，漏极通过数据选择器连接存储器的bl端，存储器的bl端通过忆阻器rram以及内部的保护开关连接存储器的sl端，存储器的sl端通过数据选择器连接第一mos 管q1栅极和第二mos管q2漏极，第二mos管q2源极接地，第二mos管q2 栅极与第三mos管q3的栅极、漏极以及参考电源连接，第三mos管q3源极接地。其中，参考电源、第二mos管q2和第三mos管q3组成电流镜，根据电流镜可搭配监测类电路，以用于实现写终止的过程。
28.其工作原理为：
29.初始状态，q点电压为0，第一mos管q1完全打开。
30.forming成功之前，忆阻器rram阻值很高，回路电流i
cell
很小，各mosfet 上压降也很小；
31.forming成功之后，忆阻器rram阻值变低，回路电流i
cell
逐渐增大，继而逐渐抬高q点电压，从而降低第一mos管q1的打开程度，即第一mos管q1 阻值变大，分压升高，电源v
forming
的大部分电压分布在第一mos管q1上，少部分电压分布在后段电路上，进而保证了后段各i
cell
段上的电压很小，保证了其稳定性；进一步的，因第一mos管q1的寄生电容很小，因此浪涌电流的峰值也会随之变小。
32.如图2所示，图2出示了电压电流随时间的分布曲线200，图中曲线1为电压v
rram
，曲线2为忆阻器rram路段的回路电流i
cell
，曲线3为电压v
sel
。forming 成功前，忆阻器rram阻值很大，forming电压基本全降落在忆阻器rram上，回路电流接近于0。
33.forming成功后，忆阻器rram阻值变小，forming电压在稳定后会大部分降落在第一mos管q1上，电压v
sel
和电压v
rram
较小，电流最终也是稳定在外部设定的iref左右；而且，
整个过程中i
cell
的浪涌电流很小，不会影响到单元的稳定性。
34.以下结合本说明书的附图1至图3，对本公开的较佳实施方式予以进一步地详尽阐述。
35.根据一些实施例，本技术提供了一种提高非易失性忆阻器型存储器稳定性的电路，所述电路包括：
36.控制模块，所述控制模块的输入端连接电源v
forming
，输出端连接所述存储器的bl端，用于给所述存储器的bl端上的各支路忆阻器供电，所述忆阻器通过保护开关连接所述存储器的sl端，所述存储器的sl端连接所述控制模块的控制端；
37.当所述控制模块的控制端检测到所述存储器的sl端电信号为第一预设阈值时，则增大所述存储器的bl端供电电压，当所述控制模块的控制端检测到所述存储器的sl端电信号为第二预设阈值时，则减小所述存储器的bl端供电电压，所述第一预设阈值小于所述第二预设阈值。
38.基于上述实施例，控制模块的控制端检测到电信号较低时，即检测到所述存储器的sl端电信号为第一预设阈值时，则增大所述存储器的bl端供电电压；控制模块的控制端检测到电信号较高时，即检测到所述存储器的sl端电信号为第二预设阈值时，则减小所述存储器的bl端供电电压。以防止电路电压过高或过低，保证了整个电路运行的稳定性。
39.根据一些实施例，所述电路还包括数据选择器，所述数据选择器设置于所述控制模块和所述存储器之间，所述数据选择器一侧的输入端连接所述控制模块的输出端，所述数据选择器一侧的输出端连接所述控制模块的控制端，所述数据选择器另一侧的输出端连接所述存储器的bl端，所述数据选择器另一侧的输入端连接所述存储器的sl端，所述控制模块的输出端通过所述数据选择器向所述存储器的bl端供电，所述存储器的sl端通过所述数据选择器向所述控制模块的控制端输出电信号。
40.基于上述实施例，所述数据选择器采用mux数据选择器。用于信号的切换。其优点在于：换速率快、无抖动、耗电省、体积小、工作可靠且容易控制等。
41.根据一些实施例，所述控制模块包括第一开关，所述第一开关的输入端连接电源v
forming
，输出端连接所述数据选择器一侧的输入端，控制端连接所述数据选择器一侧的输出端。
42.基于上述实施例，所述第一开关的控制端通过数据选择器检测到所述存储器的sl端电信号为第一预设阈值时，则第一开关的输出端增大输出，第一开关自身阻值减小，自身分压减少，所述存储器的bl端电压增大；所述第一开关的控制端通过数据选择器检测到所述存储器的sl端电信号为第二预设阈值时，则第一开关的输出端减小输出，第一开关自身阻值增大，自身分压增加，所述存储器的bl端电压减小。
43.根据一些实施例，所述控制模块还包括第二开关，将所述第二开关预先设置为设定开度，所述第二开关与所述第一开关的控制端、数据选择器一侧的输出端连接。
44.基于上述实施例，当第一开关的控制端为第二预设阈值，需要减小输出时，此时，第一开关的控制端检测到电信号为第二预设阈值，减小输出端的输出，以便于使得第一开关的控制端电信号低于第二预设阈值，回到正常值，其中，第一预设阈值＜正常值＜第二预设阈值，此时，虽然第一开关的输出端减小了输出，但是由于内部储能元件会放电，导致第一开关的控制端电信号一直处于第二预设阈值，不能快速回到正常值，所以需要增加一个
放电回路的元件，将第二开关预先设置为设定开度，便于在内部储能元件放电时，通过第二开关流入地点，减小储能元件的影响导致延时。在另一些实施例中，第二开关也可以配置为一个放电回路的电阻，放电回路的电阻阻值大小根据设定开度的大小来确定。
45.其中，设定开度、第一预设阈值和第二预设阈值可以根据实际需求设定。
46.根据一些实施例，所述控制模块还包括第三开关，所述第三开关的控制端和输入端相互连接，并连接所述第二开关的控制端和参考电源，所述第二开关和第三开关的输出端接地，所述第二开关的输入端连接所述第一开关的控制端、数据选择器一侧的输出端。
47.基于上述实施例，参考电源、第二开关和第三开关组成电流镜，便于搭配监测类电路实现写终止的过程，也便于实现电路初始化。
48.根据一些实施例，所述第一开关采用pmos管，即如图1所示的第一mos 管q1，所述pmos管的源极连接电源v
forming
，所述pmos管的漏极连接所述数据选择器一侧的输入端，所述pmos管的栅极连接所述第二开关和所述数据选择器一侧的输出端，当所述pmos管的栅极检测到电信号为第一预设阈值时，则增大漏极的输出，当所述pmos管的栅极检测到电信号为第二预设阈值时，则减小漏极的输出。
49.基于上述实施例，第一开关不限于pmos管，也可以是pnp三极管等具有放大作用或能够调节开度的元器件，本技术中第一开关设置为pmos管为优选，但选用pmos管并不作为对本技术的限定。
50.根据一些实施例，所述第二开关采用第一nmos管，即如图1所示的第二mos 管q2，所述第一nmos管的漏极连接所述pmos管的栅极和所述数据选择器一侧的输出端，所述第一nmos管的源极接地，所述第一nmos管的栅极根据所述设定开度输入给定电压，以使得所述第一nmos管达到设定开度。
51.基于上述实施例，所述第二开关还可以采用可变电阻，将所述可变电阻预先设置为设定开度，所述可变电阻的输入端连接所述pmos管的栅极和所述数据选择器一侧的输出端，所述可变电阻的输出端接地。
52.进一步的，第二开关不限于nmos管和可变电阻，第二开关还可以采用三极管等具有放大作用或能够调节开度的元器件，本技术中第二开关设置为nmos管为优选，但选用nmos管并不作为对本技术的限定。
53.根据一些实施例，所述第三开关采用第二nmos管，即如图1所示的第三mos 管q3，所述第二nmos管的栅极分别连接所述第一nmos管的栅极、所述第二 nmos管的漏极以及参考电源，所述第二nmos管的源极接地。
54.基于上述实施例，第二开关选用nmos管时，则第三开关也采用nmos管，第二开关和第三开关的器件选型需要相同，便于组成电流镜，便于搭配监测类电路实现写终止的过程，也便于实现电路初始化。
55.根据另一些实施例，本技术提供了一种非易失性忆阻器型存储器，所述存储器包括了如上所述的电路。以用于在整个工作过程中使得浪涌电流很小，不会影响到存储器的稳定性；其次，采用的mos管为core器件，core器件可微缩性的程度要远大于io器件，极大的提高了系统整体的集成密度。如图3所示，图3出示了core器件阵列和io器件阵列的面积对比图300，随着工艺节点的推进，core器件可微缩性的程度要远大于io器件，图中可以发现，当工艺节点降至40nm以下时，可以带来接近50％的面积节约，极大的提高了系统整体的集
成密度。即在存储器中或外围采用core器件可提高存储器整体的集成密度，更易于集成。
56.在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
57.虽然已参照几个典型实施方式描述了本公开，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本公开能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施方式不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。