含阶梯结构的微电子装置及其存储装置、电子系统及方法与流程

含阶梯结构的微电子装置及其存储装置、电子系统及方法
1.优先权声明
2.本技术主张2021年6月16日申请的第17/304,219号美国专利申请“含阶梯结构的微电子装置及其存储装置、电子系统及方法(microelectronic devices including stair step structures,and related memory devices,electronic systems,and methods)”的申请日的权益，所述美国专利申请的公开内容特此以全文引用的方式并入本文中。
技术领域
3.在各种实施例中，本公开大体上涉及微电子装置设计和制作领域。更确切地说，本公开涉及微电子装置及其存储装置、电子系统及形成微电子装置的方法。


背景技术：

4.微电子行业的持续目标是增加例如非易失性存储装置(例如，nand快闪存储装置)的存储装置的存储器密度(例如，每存储器裸片的存储器单元数目)。增大非易失性存储装置中的存储器密度的一种方式为利用竖直存储器阵列(也称为“三维(3d)存储器阵列”)架构。常规的竖直存储器阵列包含延伸穿过导电结构(例如，字线)的层中的开口的竖直存储器串以及竖直存储器串和导电结构的每一接合点处的介电材料。相比于具有常规平面(例如，二维)晶体管布置的结构，此配置准许通过在裸片上朝上(例如，纵向地、竖直地)构建阵列来使更多数目的切换装置(例如，晶体管)位于裸片区域的单元(即，所消耗的有源表面的长度和宽度)中。
5.常规的竖直存储器阵列包含导电结构与存取线(例如，字线)之间的电连接，使得可唯一地选择竖直存储器阵列中的存储器单元以用于写入、读取或擦除操作。形成此类电连接的一种方法包含在导电结构的层的边缘(例如，水平末端)处形成所谓的至少一个“阶梯”(或“阶梯式”)结构。阶梯结构包含提供导电结构的接触区的个别“梯级”，导电接触结构可定位在所述接触区上以提供对导电结构的电存取。
6.随着竖直存储器阵列技术发展，已通过将竖直存储器阵列形成为包含包括导电结构的额外层且因此在与其相关联的个别阶梯结构中包括额外阶梯结构和/或额外梯级的堆叠来提供额外存储器密度。当堆叠的高度增加以有助于竖直存储器阵列中的额外存储器单元时，堆叠在各种处理动作期间可易于倾覆或坍塌。举例来说，在替换栅极处理动作期间，堆叠可在去除待用导电结构替换的层的部分期间或之后经受层坍塌。堆叠的部分的坍塌可降低竖直存储器串的可靠性。另外，随着竖直存储器串的密度增大，竖直存储器阵列的导电接触结构与其它结构(例如，支撑柱结构)之间的间距减小，从而增加形成竖直存储器阵列的难度。


技术实现要素：

7.在一些实施例中，一种微电子装置包括：堆叠结构，其包括布置成层的导电结构和绝缘结构的竖直交替序列；阶梯结构，其在堆叠结构内且具有包括层的横向边缘的梯级；柱
结构，其延伸穿过堆叠结构和阶梯结构且与竖直下伏于堆叠结构的源极层接触；以及导电接触结构，其与阶梯结构的梯级接触，导电接触结构个别地包括第一部分和竖直上覆于第一部分的第二部分，所述第二部分在柱结构竖直上方且其横向尺寸大于第一部分的横向尺寸。
8.在其它实施例中，一种微电子装置包括：堆叠结构，其包括布置成层的交替的导电结构和绝缘结构；阶梯结构，其在堆叠结构内且具有包括层的横向末端的梯级；介电材料，其竖直上覆于阶梯结构；导电接触结构，其竖直延伸穿过介电材料，每一导电接触结构个别地与阶梯结构的梯级中的一个电连通；氧化物内衬材料，其横向处于介电材料与导电接触结构之间；以及氮化物材料，其横向邻近每一导电接触结构的下部部分，氮化物材料竖直处于介电材料与梯级之间。
9.在另外其它实施例中，一种存储装置包括：堆叠结构，其包括布置成层的竖直交错的导电结构和绝缘结构；存储器单元串，其竖直延伸穿过堆叠结构；阶梯结构，其在由包括层的横向末端的梯级限定的堆叠结构内；绝缘材料，其竖直上覆于阶梯结构；以及导电接触结构，其竖直延伸穿过绝缘材料。导电接触结构中的每一个个别地包括与阶梯结构的梯级中的一个接触的第一部分和竖直上覆于第一部分且与其电连通的第二部分，所述第二部分的横向尺寸大于第一部分的横向尺寸。
10.在另外实施例中，一种形成微电子装置的方法包括：在阶梯结构上方形成第一绝缘内衬材料；在第一绝缘内衬材料上方形成第二绝缘内衬材料；形成穿过竖直上覆于阶梯结构的绝缘材料的第一开口且通过第一开口暴露第二绝缘内衬材料的部分；用牺牲材料填充第一开口以形成牺牲结构；形成穿过绝缘材料和阶梯结构且横向邻近牺牲结构的第二开口；用导电材料填充第二开口以形成柱结构；移除牺牲结构的牺牲材料以形成第三开口且暴露第二绝缘内衬材料；通过第三开口移除第二绝缘内衬材料和第一绝缘内衬材料的部分以暴露竖直下伏于第三开口的梯级；以及在第三开口中形成额外导电材料且使其与阶梯结构的梯级电连通。
11.在额外实施例中，一种形成微电子装置的方法包括：在堆叠结构中限定的阶梯结构的梯级上方形成牺牲结构，所述堆叠结构包括竖直交错的绝缘结构和额外绝缘结构的层；形成竖直延伸穿过上覆于阶梯结构和堆叠结构的介电材料的柱结构，所述柱结构横向邻近牺牲结构中的一些；通过上覆于牺牲结构和柱结构的掩模材料暴露牺牲结构；通过掩模材料移除牺牲结构以形成开口；以及在开口中形成导电材料。
12.在又额外实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其以可操作方式耦合到所述输入装置和所述输出装置；以及存储装置，其以可操作方式耦合到所述处理器装置且包括至少一个微电子装置结构。至少一个微电子装置结构包括：阶梯结构，其在堆叠结构内且包括布置成层的导电结构和绝缘结构的竖直交替序列；柱结构，其竖直延伸穿过堆叠结构到达竖直下伏于堆叠结构的源极结构；以及导电接触结构，其与阶梯结构的导电结构电连通，导电接触结构在柱结构上方竖直延伸。
附图说明
13.图1a到图1k为简化横截面视图(图1a到图1e、图1g到图1i以及图1k)且(图1f、图1h和图1j)示出根据本公开的实施例形成微电子装置的方法；
14.图2为根据本公开的实施例的微电子装置的部分剖面透视图；
15.图3为根据本公开的实施例的电子系统的框图；以及
16.图4为根据本公开的实施例的基于处理器的系统的框图。
具体实施方式
17.特此包含的图示不意图为任何特定系统、微电子结构、微电子装置或其集成电路的实际视图，而是仅为用于描述本文中的实施例的理想化表示。图式之间共享的元件和特征可保留相同的数字标号，但为易于以下描述，附图标记以在其上引入或最充分地描述元件的附图的标号开始。
18.以下描述提供具体细节，如材料类型、材料厚度和处理条件，以便提供对本文中所描述的实施例的充分描述。然而，本领域的一般技术人员将理解，可在不采用这些具体细节的情况下实践本文中所公开的实施例。实际上，可与半导体行业中采用的常规制造技术结合来实践实施例。另外，本文所提供的说明并不形成用于制造微电子装置结构或微电子装置(例如，存储装置，例如3d nand快闪存储装置)或完整微电子装置的完整过程流程。下文所描述的结构并不形成完整微电子装置。下文仅详细地描述理解本文中所描述的实施例所必须的那些过程动作和结构。用以根据结构形成完整微电子装置的额外动作可通过常规技术来执行。
19.本文中所描述的材料可通过常规技术形成，所述技术包含但不限于旋涂、毯式涂布、化学气相沉积(cvd)、原子层沉积(ald)、等离子体增强式ald、物理气相沉积(pvd)、等离子体增强式化学气相沉积(pecvd)或低压化学气相沉积(lpcvd)。替代地，材料可原位生长。取决于待形成的具体材料，用于沉积或生长所述材料的技术可由所属领域的技术人员选择。除非上下文另外指示，否则可通过包含但不限于以下各项的任何合适技术来实现材料去除：蚀刻、研磨平坦化(例如，化学-机械平坦化)，或其它已知方法。
20.如本文中所使用，术语“配置”是指至少一个结构及至少一个设备中的一或多者的为了以预先确定的方式促进所述结构及所述设备中的一或多者的操作的大小、形状、材料组成、材料分布、定向及布置。
21.如本文中所使用，术语“纵向”、“竖直”、“横向”和“水平”是参考其中或其上形成一或多个结构和/或特征的衬底(例如基底材料、基底结构、基底构造等)的主平面且不一定由地球重力场限定。“横向”或“水平”方向是大体平行于衬底的主平面的方向，而“纵向”或“竖直”方向是大体垂直于衬底的主平面的方向。衬底的主平面由与衬底的其它表面相比具有相对较大面积的衬底的表面限定。
22.如本文所使用，关于给定参数、性质或条件的术语“大体上”在一定程度上意指并包含所属领域的一般技术人员将理解的给定参数、性质或条件在一定偏差度，例如在可接受的公差内得到满足。作为实例，取决于大体上满足的特定参数、特性或条件，参数、特性或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％，或甚至满足100.0％。
23.如本文中所使用，参考特定参数的数值的“约”或“大致”包含所述数值，且所属领域的一般技术人员将理解的与所述数值的偏差度在特定参数的可接受公差内。例如，关于数值的“约”或“大致”可包含额外数值，所述额外数值在所述数值的90.0％至110.0％范围
内，例如在所述数值的95.0％至105.0％范围内、在所述数值的97.5％至102.5％范围内、在所述数值的99.0％至101.0％范围内、在所述数值的99.5％至100.5％范围内，或在所述数值的99.9％至100.1％范围内。
24.如本文中所使用，例如“在
…
之下”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前面”、“后面”、“左侧”、“右侧”等空间相对术语可出于易于描述的目的用以如图中所示出描述一个元件或特征与另一元件或特征的关系。除非另外指定，否则除图中所描绘的定向之外，空间相对术语意图涵盖材料的不同定向。举例来说，如果图中的材料倒转，那么描述为在其它元件或特征“下方”、“在
…
之下”、“下”或“底部上”的元件将定向于所述其它元件或特征的“上方”、或“顶部上”。因此，术语“下方”可取决于使用术语的上下文而涵盖上方和下方两种定向，这对于所属领域的一般技术人员将显而易见。材料可以其它方式定向(例如，旋转90度、反向、翻转等)，并且本文所使用的空间相对描述词可相应地进行解释。
25.如本文中所使用，被描述为彼此“相邻”的特征(例如，区、材料、结构、装置)意指并包含位于彼此最邻近(例如，最靠近)处的所公开一或多个身份的特征。不匹配“相邻”特征的所公开一或多个标识的额外特征(例如，额外区、额外材料、额外结构、额外装置)可安置在“相邻”特征之间。换句话说，“相邻”特征可定位成直接彼此邻近，使得无其它特征介入于“相邻”特征之间；或“相邻”特征可定位成彼此间接邻近，使得具有除与至少一个“相邻”特征相关联的标识以外的标识的至少一个特征定位于“相邻”特征之间。因此，描述为彼此“竖直相邻”的特征意指并包含位于彼此竖直最邻近(例如，竖直最靠近)处的所公开一或多个标识的特征。此外，描述为彼此“水平相邻”的特征意指并包含位于彼此水平最邻近(例如，水平最靠近)处的所公开身份(或多个身份)的特征。
26.如本文中所使用，术语“存储装置”意指并包含展现存储器功能性但不必限于存储器功能性的微电子装置。换句话说，且仅作为举例，术语“存储装置”不仅意指并包含常规存储器(例如，常规易失性存储器，例如常规动态随机存取存储器(dram)；常规非易失性存储器，例如常规nand存储器)，而且包含专用集成电路(asic)(例如，芯片上系统(soc))、组合逻辑和存储器的微电子装置和并入有存储器的图形处理单元(gpu)。
27.如本文中所使用，“导电材料”意指并包含如以下中的一或多种的导电材料：金属(例如，钨(w)、钛(ti)、钼(mo)、铌(nb)、钒(v)、铪(hf)、钽(ta)、铬(cr)、锆(zr)、铁(fe)、钌(ru)、锇(os)、钴(co)、铑(rh)、铱(ir)、镍(ni)、钯(pa)、铂(pt)、铜(cu)、银(ag)、金(au)、铝(al))；合金(例如，基于co的合金、基于fe的合金、基于ni的合金、基于fe和ni的合金、基于co和ni的合金、基于fe和co的合金、基于co和ni和fe的合金、基于al的合金、基于cu的合金、基于镁(mg)的合金、基于ti的合金、钢、低碳钢、不锈钢)；含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)；导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(ge)、导电掺杂硅锗(sige))。另外，“导电结构”意指并包含由导电材料形成且包含导电材料的结构。
28.如本文中所使用，“绝缘材料”意指并包含电绝缘材料，例如至少一种介电氧化物材料(例如，氧化硅(sio
x
)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、氧化铝(alo
x
)、氧化铪(hfo
x
)、氧化铌(nbo
x
)、氧化钛(tio
x
)、氧化锆(zro
x
)、氧化钽(tao
x
)和氧化镁(mgo
x
)中的一或多种)、至少一种介电氮化物材料(例如，氮化硅(siny))、至少一种介电氮氧化物材料(例如，氮氧化硅(sio
x
ny))和至少一种介电碳氧氮化物材料(例如，碳氧氮
化硅(sio
xcz
ny))中的一或多种。本文中包含“x”、“y”和“z”中的一或多个的化学式(例如，sio
x
、alo
x
、hfo
x
、nbo
x
、tio
x
、siny、sio
x
ny、sio
xcz
ny)表示含有一个元素的“x”个原子、另一元素的“y”个原子以及额外元素(如果存在)的“z”个原子针对另一元素(例如，si、al、hf、nb、ti)的每一个原子的平均比的材料。由于化学式表示相对原子比而非严格的化学结构，因此绝缘材料可包括一或多种化学计量化合物和/或一或多种非化学计量化合物，且“x”、“y”和“z”(如果存在)的值可为整数或可为非整数。如本文中所使用，术语“非化学计量化合物”意指并包含具有无法由明确限定的自然数的比率表示且违反定比定律的某一元素组成的化合物。另外，“绝缘结构”意指并包含由绝缘材料形成且包含绝缘材料的结构。
29.根据本文中所描述的实施例，微电子装置包含堆叠结构，所述堆叠结构包括布置成层的绝缘结构和导电结构的竖直交替序列。堆叠结构可包含竖直延伸穿过堆叠结构的存储器单元串和包含一或多个阶梯结构的阶梯区。阶梯结构中的每一个可包含限定在绝缘结构和导电结构的竖直交替序列的层的横向边缘处的梯级。柱结构(例如，导电柱结构、支撑柱结构)竖直延伸穿过竖直上覆于阶梯结构和堆叠结构的介电材料。导电接触结构竖直延伸穿过介电材料且与阶梯结构的梯级电连通。导电接触结构可各自包含与阶梯结构的导电结构中的一个电连通的第一部分和与第一部分电连通的第二部分。第一部分的竖直高度可与柱结构的竖直高度大致相同。第二部分可在第一部分和柱结构上方竖直延伸。在一些实施例中，第二部分的横向尺寸(例如，直径)大于第一部分的横向尺寸(例如，直径)。在一些实施例中，绝缘内衬材料在导电接触结构的导电材料与竖直上覆于阶梯结构的介电材料之间。氮化物材料可横向邻近导电接触结构的第一部分，且竖直介入于介电材料与导电结构之间，其中相应导电接触结构与所述导电结构电连通。
30.微电子装置可通过在堆叠结构上方形成第一绝缘内衬材料以及在第一绝缘内衬材料上方形成第二绝缘内衬材料而形成，所述堆叠结构包括布置成层的绝缘结构和额外绝缘结构的竖直交替序列。堆叠结构包含阶梯结构，所述阶梯结构包括限定在绝缘结构和额外绝缘结构的层的横向边缘处的梯级。第一开口穿过竖直上覆于阶梯结构的介电材料形成以暴露第二绝缘内衬材料的部分。在第一开口中形成牺牲材料以形成牺牲结构。第二开口穿过介电材料和堆叠结构形成以暴露竖直下伏于堆叠结构的源极层的部分。第二开口横向邻近牺牲结构。第二开口填充有内衬材料和第一材料以形成柱结构。穿过介电材料和堆叠结构形成槽，且通过所谓的“替换栅极”或“后栅极”处理动作移除额外绝缘结构并替换成导电结构来形成额外堆叠结构，所述额外堆叠结构包括布置成层的绝缘结构和导电结构的竖直交替序列。在形成导电结构之后，掩模材料形成于微电子装置结构上方，且开口形成于掩模材料中以暴露牺牲结构。开口的横向尺寸大于第一开口和对应牺牲结构的横向尺寸。通过掩模材料中的开口移除(例如，挖除)牺牲结构的牺牲材料以形成第三开口(对应于第一开口的大小、形状和位置)且暴露第二绝缘内衬材料的部分。通过第三开口移除第二绝缘内衬材料的暴露部分以暴露导电结构的竖直下伏部分。导电材料形成于第三开口中且与导电结构电连通以形成导电接触结构。导电接触结构各自个别地包括横向尺寸对应于第一开口的横向尺寸的第一部分和竖直上覆于第一部分且横向尺寸对应于掩模材料中的开口的横向尺寸的第二部分。
31.在形成柱结构之前形成导电接触结构由其形成的第一开口有助于形成微电子装置结构以相比于常规微电子装置结构展现较小尺寸和较大密度的存储器单元。举例来说，
在形成柱结构之前形成第一开口有助于形成接近柱结构的导电接触结构而不会出现所谓柱掉落的情况，其中导电接触结构并不形成到导电结构的合适电连接。相比之下，根据常规方法形成的微电子装置结构的导电接触结构可穿过堆叠结构形成且止于蚀刻终止材料。然而，蚀刻终止材料的部分可在柱结构形成期间在形成导电接触结构之前被不当移除。在形成柱结构之前形成第一开口和牺牲结构有助于在所要位置处形成导电接触结构。
32.图1a到图1k示出根据本公开的实施例形成用于微电子装置(例如，存储装置，例如3d nand快闪存储装置)的微电子装置结构100的方法。通过下文提供的描述，所属领域的技术人员将容易地显而易见的是本文中参考图1a到图1k描述的方法和结构可用于形成和配置各种装置和电子系统。
33.图1a为微电子装置结构100的简化部分横截面视图。微电子装置结构100可例如包括存储装置(例如，多叠组3d nand快闪存储装置，例如双叠组3d nand快闪存储装置)的一部分。参考图1a，微电子装置结构100包含堆叠结构102，所述堆叠结构包含布置成层108的绝缘结构104(在本文中也被称作“绝缘层级”)和额外绝缘结构106(在本文中也被称作“额外绝缘层级”)的竖直交替(例如，在z方向上)序列。堆叠结构102的层108中的每一个可包含与额外绝缘结构106中的至少一(1)个竖直相邻的绝缘结构104中的至少一(1)个。绝缘结构104和额外绝缘结构106可彼此交错。
34.绝缘结构104可各自个别地由例如至少一种绝缘材料形成且包含例如至少一种绝缘材料，例如氧化物材料(例如，二氧化硅(sio2)、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、二氧化钛(tio2)、二氧化铪(hfo2)、二氧化锆(zro2)、二氧化铪(hfo2)、氧化钽(tao2)、氧化镁(mgo)、氧化铝(al2o3)或其组合)和非晶碳中的一或多种。在一些实施例中，绝缘结构104包括二氧化硅。绝缘结构104中的每一个可个别地包含大体上均匀分布的至少一种绝缘材料，或大体上不均匀分布的至少一种绝缘材料。如本文中所使用，术语“均匀分布”意指材料的量在整个结构的不同部分(例如，不同水平部分、不同竖直部分)中不改变。相反地，如本文中所使用，术语“不均匀分布”意指材料的量贯穿结构的不同部分变化。材料的量可贯穿结构的不同部分逐步地变化(例如，突然改变)，或可连续变化(例如，逐渐地改变，例如线性地、抛物线地改变)。在一些实施例中，堆叠结构102的层108中的每一个的绝缘结构104中的每一个呈现大体上均匀分布的绝缘材料。在额外实施例中，堆叠结构102的层108中的至少一个的绝缘结构104中的至少一个呈现大体上不均匀分布的至少一种绝缘材料。绝缘结构104可例如由至少两种不同绝缘材料的堆叠(例如，层压)形成且包含所述堆叠。堆叠结构102的层108中的每一个的绝缘结构104可各自为大体平面的，且可各自个别地呈现所要厚度。
35.额外绝缘结构106的层级可由不同于绝缘结构104且相对于其展现蚀刻选择性的至少一种绝缘材料形成且包含所述至少一种绝缘材料。在一些实施例中，额外绝缘结构106由以下材料形成且包含以下材料：氮化物材料(例如，氮化硅(si3n4))或氮氧化物材料(例如，氮氧化硅)。在一些实施例中，额外绝缘结构106包括氮化硅。
36.尽管图1a示出绝缘结构104和额外绝缘结构106的特定数目的层108，但本公开不限于此。在一些实施例中，堆叠结构102包含所要数量的层108，例如在三十二(32)个层108到两百五十六(256)个层108的范围内。在一些实施例中，堆叠结构102包含六十四(64)个层108。在其它实施例中，堆叠结构102包含绝缘结构104和额外绝缘结构106的不同数目的层
108，例如小于六十四(64)个层108(例如，小于或等于六十(60)个层108、小于或等于五十(50)个层108、小于约四十(40)个层108、小于或等于三十(30)个层108、小于或等于二十(20)个层108、小于或等于十(10)个层108)；或大于六十四(64)个层108(例如，大于或等于七十(70)个层108、大于或等于一百(100)个层108、大于或等于约一百二十八(128)个层108、大于或等于两百五十六(256)个层108)。另外，在一些实施例中，堆叠结构102上覆于包括绝缘结构104和额外绝缘结构的额外层108的叠组结构，所述叠组结构通过诸如中间叠组绝缘材料之类的至少一种介电材料与堆叠结构102分隔。
37.继续参考图1a，微电子装置结构100进一步包含竖直下伏于(例如，在z方向上)堆叠结构102的源极层110。源极层110可包括例如第一源极材料112和第二源极材料114。第一源极材料112可由至少一种导电材料形成且包含至少一种导电材料，例如金属(例如，w、ti、mo、nb、v、hf、ta、cr、zr、fe、ru、os、co、rh、ir、ni、pa、pt、cu、ag、au、al)、合金(例如，基于co的合金、基于fe的合金、基于ni的合金、基于fe和ni的合金、基于co和ni的合金、基于fe和co的合金、基于co和ni和fe的合金、基于al的合金、基于cu的合金、基于mg的合金、基于ti的合金)、含有导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)，或掺杂半导体材料(例如，掺杂有一或多种p型掺杂剂的半导体材料(掺杂有至少一种p型掺杂剂的多晶硅，例如硼、铝和镓中的一或多个)或掺杂有一或多种n型导电性材料的半导体材料(例如，掺杂有至少一种n型掺杂剂的多晶硅，例如砷、磷、锑和铋中的一或多个))。在一些实施例中，第一源极材料112包括导电掺杂硅。
38.第二源极材料114可由以下中的一或多种形成且包含以下中的一或多种：金属硅化物材料(例如，硅化钨(wsi
x
))、金属氮化物材料(例如，氮化钨)和金属氮化硅材料(例如，氮化钨硅(wsi
x
ny))。在一些实施例中，第二源极材料114包括硅化钨。
39.介电材料116可竖直地(例如，在z方向上)上覆于绝缘结构104和额外绝缘结构106的竖直最上部层108。介电材料116可包括上文参考绝缘结构104所描述的材料中的一或多种。在一些实施例中，介电材料116包括二氧化硅。
40.继续参考图1a，微电子装置结构100可包含阶梯区105，所述阶梯区包含阶梯结构120、横向地(例如，在x方向上)邻近阶梯区105的波峰区115，以及横向地(例如，在x方向上)邻近波峰区115的阵列区125。
41.在一些实施例中，源极层110包含阶梯区105内和波峰区115内的离散源极结构118。离散源极结构118可由绝缘结构119彼此分隔。
42.阶梯区105可包含至少一个阶梯结构120，所述阶梯结构包含包括绝缘结构104和额外绝缘结构106的层108的水平边缘的梯级122。阶梯结构120的梯级122的数目可对应于绝缘结构104和额外绝缘结构106的层108的数目。
43.阵列区125可包含竖直延伸(例如，在z方向上)穿过堆叠结构102且与源极层110接触的柱124。如本文中将描述，柱124的材料可用于形成存储器单元(例如，nand存储器单元串)。柱124可各自个别地包括：与堆叠结构102的层108中的一个的绝缘结构104和额外绝缘结构106的层级水平相邻的阻隔材料126；与阻隔材料126水平相邻的电荷阻挡材料(也称为“介电阻挡材料”)128；与电荷阻挡材料128水平相邻的存储器材料130；与存储器材料130水平相邻的隧道介电材料(也称为“隧穿介电材料”)132；与隧道介电材料132水平相邻的沟道材料134；以及位于柱124的中心部分中的绝缘材料136。沟道材料134可水平地插入于绝缘
材料136与隧道介电材料132之间；隧道介电材料132可水平地插入于沟道材料134与存储器材料130之间；存储器材料130可水平地插入于隧道介电材料132与电荷阻挡材料128之间；电荷阻挡材料128可水平地插入于存储器材料130与阻隔材料126之间；且阻隔材料126可水平地插入于电荷阻挡材料128与绝缘结构104和额外绝缘结构106的层级之间。
44.在一些实施例中，柱124不包含阻隔材料126，且电荷阻挡材料128水平邻近绝缘结构104和额外绝缘结构106的层级。
45.阻隔材料126可由以下中的一或多种形成且包含以下中的一或多种：至少一种金属氧化物(例如，氧化铝、氧化铪、氧化锆、氧化镧、氧化钇、氧化钽、氧化钆、氧化铌、三氧化钛中的一或多者)、至少一种介电硅化物(例如，硅化铝、硅酸铪、硅酸锆、硅化镧、硅化钇、硅化钽)，和至少一种介电氮化物(例如，氮化铝、氮化铪、氮化镧、氮化钇、氮化钽)。在一些实施例中，阻隔材料126包括氧化铝。
46.电荷阻挡材料128可由至少一种介电材料形成且包含至少一种介电材料，例如氧化物(例如，二氧化硅)、氮化物(氮化硅)和氮氧化物(氮氧化硅)或另一材料中的一或多种。在一些实施例中，电荷阻挡材料128包括氮氧化硅。
47.存储器材料130可由至少一种电荷捕获材料或至少一种导电材料形成且包含至少一种电荷捕获材料或至少一种导电材料。存储器材料130可由以下中的一或多种形成且包含以下中的一或多种：氮化硅、氮氧化硅、多晶硅(掺杂多晶硅)、导电材料(钨、钼、钽、钛、铂、钌和其合金，或金属硅化物，例如硅化钨、硅化钼、硅化钽、硅化钛、硅化镍、硅化钴或其组合)、半导电材料多晶形或非晶形半导体材料，包含至少一种元素半导体元件和/或至少一种化合物半导体材料，导电纳米粒子(例如，钌纳米粒子)、金属点。在一些实施例中，存储器材料130包括氮化硅。
48.隧道介电材料132可由至少一种介电材料形成且包含至少一种介电材料，通过所述介电材料可在合适的电偏压条件下执行电荷隧穿，例如通过热载流子注入或通过福勒-诺得海姆(fowler-nordheim)隧穿诱导电荷转移。借助于非限制性实例，隧道介电材料132可由以下中的一或多种形成且包含以下中的一或多种：氧化硅、氮化硅、氮氧化硅、介电金属氧化物(例如氧化铝和氧化铪)、介电金属氮氧化物、介电金属硅酸盐、其合金和/或其组合。在一些实施例中，隧道介电材料132包括二氧化硅。在其它实施例中，隧道介电材料132包括氮，例如氮氧化物。在一些此类实施例中，隧道介电材料132包括氮氧化硅。
49.在一些实施例中，隧道介电材料132、存储器材料130和电荷阻挡材料128一起可包括配置成捕获电荷的结构，例如氧化物-氮化物-氧化物(ono)结构。在一些此类实施例中，隧道介电材料132包括二氧化硅，存储器材料130包括氮化硅，且电荷阻挡材料128包括二氧化硅。在其它实施例中，隧道介电材料132、存储器材料130和电荷阻挡材料128一起包括氧化物-氮化物-氮氧化物结构。在一些此类实施例中，隧道介电材料132包括氮氧化硅，存储器材料130包括氮化硅，且电荷阻挡材料128包括二氧化硅。
50.沟道材料134可由以下中的一或多种形成且包含以下中的一或多种：至少一种半导体材料(至少一种元素半导体材料，例如多晶硅；至少一种iii-v合成半导体材料、至少一种ii-vi合成半导体材料、至少一种有机半导体材料、gaas、inp、gap、gan、其它半导体材料)和至少一种氧化物半导体材料。在一些实施例中，沟道材料134包含非晶硅和多晶硅(polycrystalline silicon)(“多晶硅(polysilicon)”)中的一或多种。在一些实施例中，
沟道材料134包括掺杂半导体材料。
51.在一些实施例中，沟道材料134、隧道介电材料132、存储器材料130和电荷阻挡材料128在本文中统称为“存储器单元材料”。
52.绝缘材料136可由电绝缘材料形成且包含电绝缘材料，例如磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、氟硅酸盐玻璃(fsg)、硼磷硅酸盐玻璃(bpsg)、二氧化硅、二氧化钛、二氧化锆、二氧化铪、氧化钽、氧化镁、氧化铝、氧化铌、氧化钼、氧化锶、氧化钡、氧化钇、氮化物材料(例如，氮化硅(si3n4))、氮氧化物(例如，氮氧化硅)、介电氮化碳材料(例如，氮化硅碳(sicn))、介电碳氧氮化物材料(例如，碳氧氮化硅(siocn))或其组合。在一些实施例中，绝缘材料136包括二氧化硅。
53.在一些实施例中，柱124可包含与柱124的沟道材料134电连通的导电材料135。导电材料135可由例如钨形成且包含例如钨。在其它实施例中，导电材料135由多晶硅形成且包含多晶硅。
54.继续参考图1a，第一绝缘内衬材料137可竖直地(例如，在z方向上)上覆于阶梯结构120、绝缘结构104的垂竖直最上部层108和额外绝缘结构106以及柱124的上表面。第二绝缘内衬材料138可竖直上覆于第一绝缘内衬材料137。
55.第一绝缘内衬材料137可由至少一种绝缘材料形成且包含至少一种绝缘材料，例如上文参考绝缘结构104所描述的材料中的一或多种。在一些实施例中，第一绝缘内衬材料137包括与绝缘结构104大体上相同的材料组成。在其它实施例中，第一绝缘内衬材料137包括与绝缘结构104不同的材料组成。在一些实施例中，第一绝缘内衬材料137包括二氧化硅。
56.第二绝缘内衬材料138可展现相对于第一绝缘内衬材料137和介电材料116的蚀刻选择性。第二绝缘内衬材料138可由上文参考额外绝缘结构106所描述的材料中的一或多种形成且包含所述材料中的一或多种。在一些实施例中，第二绝缘内衬材料138包括与额外绝缘结构106大体上相同的材料组成。在其它实施例中，第二绝缘内衬材料138包括与额外绝缘结构106不同的材料组成。在一些实施例中，第二绝缘内衬材料138包括氮化硅。
57.第二绝缘内衬材料138在竖直方向(例如，在z方向上)上的厚度t1(例如，高度)可在约50nm到约100nm，例如约50纳米(nm)到约60nm、约60nm到约80nm或约80nm到约100nm范围内。在一些实施例中，厚度t1为约80nm。在一些实施例中，第二绝缘内衬材料138的厚度t1可大于第一绝缘内衬材料137的厚度。如本文中将描述，第二绝缘内衬材料138可在后续处理动作期间充当蚀刻终止材料，且第二绝缘内衬材料138的厚度t1可定制成促进第二绝缘内衬材料138作为蚀刻终止材料的使用。
58.第二绝缘内衬材料138可由以下中的一或多种形成：cvd、ald、等离子体增强式ald、pvd、pecvd或lpcvd。在一些实施例中，第二绝缘内衬材料138在大于约600℃，例如大于约650℃的温度下形成。在一些实施例中，第二绝缘内衬材料138在约680℃的温度下形成。在一些实施例中，相对于第一绝缘内衬材料137的密度且相对于在较低温度下形成的第二绝缘内衬材料138，在大于约600℃(例如，约680℃)的温度下形成第二绝缘内衬材料138可增大第二绝缘内衬材料138的密度。第二绝缘内衬材料138的增大的密度可相对于第一绝缘内衬材料137提高第二绝缘内衬材料138的蚀刻选择性。作为比较，在较低温度(例如，约570℃)下形成的内衬材料可相对于其它绝缘内衬材料展现较低蚀刻选择性。
59.现参看图1b，第一开口140可穿过竖直上覆于阶梯结构120的介电材料116形成。在
一些实施例中，第二绝缘内衬材料138可在介电材料116的移除和第一开口140的形成期间充当蚀刻终止材料。在一些此类实施例中，第一开口140可终止于第二绝缘内衬材料138内。如本文中将描述，第一开口140可用于形成与阶梯结构(例如，阶梯结构120(图1k))的导电结构(例如，导电结构152(图1k))接触的导电接触结构(例如，第一导电接触结构182(图1k))。
60.参考图1c，牺牲材料142可形成于第一开口140(图1b)以形成牺牲结构143。牺牲材料142可大体上填充第一开口140且与第二绝缘内衬材料138接触。在形成牺牲材料142之后，微电子装置结构100可暴露于化学机械平坦化(cmp)工艺以移除第一开口140外的牺牲材料。
61.牺牲材料142可由相对于介电材料116和第二绝缘内衬材料138展现蚀刻选择性的至少一种材料形成且包含所述至少一种材料。在一些实施例中，牺牲材料142包括导电材料。借助于非限制性实例，牺牲材料142可由以下中的一或多个形成且包含以下中的一或多个：多晶硅、钨、钛、氮化钛或另一材料。在一些实施例中，牺牲材料142包括多晶硅。在一些此类实施例中，牺牲材料142可掺杂有一或多个掺杂剂，例如掺杂有至少一种n型掺杂剂(例如，砷、磷、锑和铋中的一或多种)或至少一种p型掺杂剂(例如，硼、铝和镓中的一或多种)。在其它实施例中，牺牲材料142包括钨。
62.参看图1d，第二开口144可形成为竖直延伸(例如，在z方向上)穿过介电材料116和堆叠结构102，例如穿过介电材料116以及绝缘结构104和额外绝缘结构106的层108。第二开口144可横向(例如，在x方向上，在y方向上)邻近牺牲结构143。第二开口144可形成于阶梯区105和波峰区115中。第二开口144可终止于源极层110内，例如终止于第一源极材料112内。
63.现参看图1e，额外绝缘结构106和第二绝缘内衬材料138的横向(例如，在x方向上，在y方向上)部分可通过第二开口144(图1d)选择性地移除。借助于非限制性实例，额外绝缘结构106和第二绝缘内衬材料138的暴露部分可通过第二开口144暴露于蚀刻剂(例如，湿式蚀刻剂)以相对于介电材料116、绝缘结构104和第一源极材料112选择性地移除额外绝缘结构106和第二绝缘内衬材料138的部分。在一些实施例中，额外绝缘结构106和第二绝缘内衬材料138暴露于磷酸(h3po4)以选择性地移除额外绝缘结构106和第二绝缘内衬材料138的部分。
64.在选择性地移除额外绝缘结构106和第二绝缘内衬材料138的部分之后，柱结构150可形成于第二开口144(图1d)。柱结构150可各自个别地包括：第一材料146，其竖直延伸穿过堆叠结构102且延伸到源极层110；以及内衬材料148，其在第一材料146的侧壁上。在一些实施例中，阶梯结构120内的柱结构150终止于第二源极材料114(例如，落在其上)。内衬材料148可大体上围绕(例如，大体上水平且竖直地覆盖)第一材料146的侧壁。在一些实施例中，柱结构150中的至少一些与源极层110下方的结构(例如，cmos结构)电连通。
65.在一些实施例中，牺牲结构143的牺牲材料142的竖直(例如，在z方向上)上表面与柱结构150的竖直上表面大体上竖直(例如，在z方向上)共面。换句话说，牺牲结构143的牺牲材料142的上表面与柱结构150的高度可大致相同。在其它实施例中，牺牲结构143的牺牲材料142的竖直上表面在柱结构150的上表面的竖直下方。换句话说，柱结构150的上表面可在牺牲结构143的上表面上方竖直延伸。
66.第一材料146可由至少一种导电材料形成且包含至少一种导电材料，例如以下中的一或多种：至少一种金属(例如，w、ti、mo、nb、v、hf、ta、cr、zr、fe、ru、os、co、rh、ir、ni、pa、pt、cu、ag、au、al)、至少一种合金(例如，基于co的合金、基于fe的合金、基于ni的合金、基于fe和ni的合金、基于co和ni的合金、基于fe和co的合金、基于co和ni和fe的合金、基于al的合金、基于cu的合金、基于mg的合金、基于ti的合金、钢、低碳钢、不锈钢)、至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)，以及至少一种导电掺杂半导体材料(例如，导电掺杂si、导电掺杂ge、导电掺杂sige)。在一些实施例中，柱结构150中的每一个的第一材料146具有大体上相同的材料组成。
67.在其它实施例中，第一材料146由至少一种绝缘材料形成且包含至少一种绝缘材料。在一些此类实施例中，第一材料146由至少一种介电材料形成且包含至少一种介电材料，例如至少一种介电氧化物材料(例如，sio
x
、磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、氟硅酸盐玻璃、alo
x
、hfo
x
、nbo
x
、tio
x
、zro
x
、tao
x
和mgo
x
中的一或多种)、至少一种介电氮化物材料(例如，siny)、至少一种介电氮氧化物材料(例如，sio
x
ny)、至少一种介电碳氧氮化物材料(例如，sio
xcz
ny)和非晶碳中的一或多种。在一些实施例中，第一材料146包括sio2。在一些实施例中，例如在第一材料146包括绝缘材料的情况下，微电子装置结构100不包含第一材料146的侧壁上的内衬材料148，且柱结构150可仅包括第一材料146(例如，绝缘材料)。
68.柱结构150可各自个别地展现所要几何配置(例如，尺寸及形状)及间隔。柱结构150的几何配置和间隔可至少部分基于微电子装置结构100的其它组件(例如，阶梯结构120的梯级122、待形成为与阶梯结构120的梯级122接触的导电接触结构、源极层110)的配置和位置而选择。举例来说，柱结构150可各自个别地具有一几何配置和间隔，其准许柱结构150竖直延伸(例如，在z方向上)穿过堆叠结构102且与源极层110的结构物理接触(例如，落在其上)，以促进柱结构150的预定功能(例如，电互连功能、支撑功能)。在其它实施例中，柱结构150不包含电互连功能且主要(例如，仅)提供支撑功能。柱结构150中的每一个可展现与柱结构150中的其它每一个大体上相同的几何配置(例如，相同尺寸和相同形状)以及水平间隔(例如，在x方向上)，或柱结构150中的至少一些可展现与柱结构150中的至少一些其它者不同的几何配置(例如，一或多个不同尺寸、不同形状)和/或不同的水平间隔。在一些实施例中，柱结构150在x方向上和在y方向上至少部分均匀地间隔开。
69.柱结构150可在形成微电子装置结构100的一或多个组件期间和/或之后充当支撑结构。举例来说，柱结构150可充当在替换额外绝缘结构106以形成导电结构期间形成导电结构(例如，导电结构152(图1g))的支撑结构，如本文中将描述。柱结构150可在选择性移除额外绝缘结构106期间减少(例如，防止)层坍塌。
70.内衬材料148可水平插入于柱结构150的第一材料146中的每一个与堆叠结构102的层108(包含其绝缘结构104和额外绝缘结构106)之间。在一些实施例中，内衬材料148在邻近额外绝缘结构106的部分151处展现大于沿着柱结构150的其它部分的x方向和y方向上的尺寸。举例来说，相对于内衬材料148的其它部分，内衬材料148可在对应于额外绝缘结构106与柱结构150的内衬材料148的相交点的部分151处展现相对较大的维度。
71.内衬材料148可由以下中的一或多个形成且包含以下中的一或多个：至少一种介电氧化物材料(例如，sio
x
、磷硅酸盐玻璃、硼硅玻璃、硼磷硅玻璃、氟硅酸盐玻璃、alo
x
、
hfo
x
、nbo
x
、tio
x
、zro
x
、tao
x
及mgo
x
中的一或多种)、至少一种介电氮化物材料(例如，siny)、至少一种介电氮氧化物材料(例如，sio
x
ny)、至少一种介电碳氧氮化物材料(例如，sio
xcz
ny)，及非晶碳。在一些实施例中，内衬材料148包括sio2。在一些实施例中，内衬材料148具有与介电材料116和绝缘结构104中的一个或两个不同的材料组成。在其它实施例中，内衬材料148具有与介电材料116和绝缘结构104中的一个或两个相同的材料组成。在一些实施例中，内衬材料148包括响应于暴露于配制和配置成去除氮化硅的蚀刻化学物质而大体上不被去除的材料组成。
72.图1f为图1e的微电子装置结构100的简化的部分俯视图。穿过截面线图1f的e-e截取图1e的横截面视图。参考图1f，柱结构150可彼此横向(例如，在x方向上，在y方向上)邻近。在一些实施例中，牺牲结构143横向(例如，在x方向上)介入于横向相邻的柱结构150之间。联合参考图1e和图1f，牺牲结构143可位于阶梯结构120的梯级122上。换句话说，每一梯级122可个别地与牺牲结构143中的一个接触。
73.在一些实施例中，柱结构150布置成在x方向上延伸的行，且布置成在y方向上延伸的列。在其它实施例中，柱结构150在x方向上至少部分地不均匀地间隔开。在一些实施例中，牺牲结构143横向(例如，在x方向上)邻近柱结构150中的一些。举例来说，在一些实施例中，多行柱结构150中的一行包含横向插入于横向相邻的柱结构150之间的牺牲结构143，而其它行柱结构150不包含牺牲结构143。在一些实施例中，中间行柱结构150包含横向相邻的牺牲结构143。
74.继续参考图1f，在一些实施例中，波峰区115在其水平边界内包含柱结构150，且不在其水平边界内包含牺牲结构143。在图1f中，以虚线展示阵列区125中的柱124以指示其位于介电材料116竖直(例如，在z方向上)下方。
75.柱124在图1f中以虚线示出，以指示其位于介电材料116的上表面下方。
76.图1g为穿过图1h的截面线h-h截取的微电子装置结构100的简化部分横截面视图，其为微电子装置结构100的简化的部分俯视图。联合参考图1g和图1h，可通过所谓的“替换栅极”或“后栅极”处理动作用包括导电材料156的导电结构152替换额外绝缘结构106(图1e)，以形成堆叠结构155，所述堆叠结构包括导电结构152与绝缘结构104竖直交错的层154。
77.参考图1h，可穿过堆叠结构102(图1e)形成槽160(在本文中也被称为“替换栅极槽”)，以有助于用导电结构152(图1g)更换额外绝缘结构106(图1e)。槽160可竖直(例如，在z方向上)延伸穿过堆叠结构102，例如穿过介电材料116、第一绝缘内衬材料137、第二绝缘内衬材料138以及绝缘结构104和额外绝缘结构106(图1e)的层108(图1e)。在一些实施例中，槽160延伸到源极层110，例如延伸到第一源极材料112。
78.在一些实施例中，槽160将微电子装置结构100拆分(例如，划分)为块结构162(图1h中示出其中一个)。在一些实施例中，每一块结构162包含位于横向(例如，在y方向上)相邻的槽160之间的三(3)行柱结构150。在一些此类实施例中，每一列柱结构150包含三(3)个柱结构150。然而，本公开不限于此，且在其它实施例中，每一块结构162包含少(例如，三、两、一)列柱结构150；或每一块结构162包含多(例如，五、六、七、八)列柱结构150。
79.额外绝缘结构106(图1e)可通过槽160选择性地移除(例如，挖除)。竖直相邻(例如，在z方向上)的绝缘结构104之间的空间可填充有导电材料156，以形成导电结构152和包
含绝缘结构104和导电结构152的层154的堆叠结构155。在一些实施例中，导电内衬材料158形成于竖直相邻的绝缘结构104之间的空间内。在一些此类实施例中，导电结构152个别地包括与绝缘结构104接触的导电内衬材料158和与导电内衬材料158接触的导电材料156。导电内衬材料158可竖直插入于导电材料156与绝缘结构104之间。导电结构152可位于与通过槽160移除的额外绝缘结构106的位置对应的位置处。
80.尽管图1h仅示出两个槽160和仅一个块结构162，但本公开不限于此。微电子装置结构100可包含多个(例如，四个、五个、六个、八个)块结构162，所述块结构各自由槽160与横向相邻(例如，在y方向上)的块结构162隔开。换句话说，槽160可将微电子装置结构100划分成任何所要数目的块结构162。
81.导电结构152的导电材料156可由至少一种导电材料形成且包含至少一种导电材料，例如至少一种金属(例如，钨(w)、钛(ti)、钼(mo)、铌(nb)、钒(v)、铪(hf)、钽(ta)、铬(cr)、锆(zr)、铁(fe)、钌(ru)、锇(os)、钴(co)、铑(rh)、铱(ir)、镍(ni)、钯(pa)、铂(pt)、铜(cu)、银(ag)、金(au)、铝(al))、至少一种合金(例如，基于co的合金、基于fe的合金、基于ni的合金、基于fe和ni的合金、基于co和ni的合金、基于fe和co的合金、基于co和ni和fe的合金、基于al的合金、基于cu的合金、基于镁(mg)的合金、基于ti的合金、钢、低碳钢、不锈钢)、至少一种导电掺杂半导体材料(例如，导电掺杂多晶硅、导电掺杂锗(ge)、导电掺杂硅锗(sige))、至少一种含导电金属材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)或其组合。在一些实施例中，导电材料156由钨形成且包含钨。
82.导电结构152中的每一个可个别地包含大体上均匀分布的导电材料156或大体上不均匀分布的导电材料156。在一些实施例中，堆叠结构155的层154中的每一个的导电结构152中的每一个展现大体上均匀分布的导电材料156。在额外实施例中，堆叠结构155的层154中的至少一个的导电结构152中的至少一个展现大体上不均匀分布的导电材料156。导电结构152可例如由至少两种不同导电材料的堆叠形成且包含至少两种不同导电材料的堆叠。堆叠结构155的层154中的每一个的导电结构152可各自为大体上平面的，且可各自个别地展现所要厚度。
83.导电结构152的导电内衬材料158可由例如可形成导电材料156的至少一种晶种材料形成且包含所述至少一种晶种材料。导电内衬材料158可由例如以下中的一或多个形成且包含例如以下中的一或多个：至少一种(例如，钛、钽)、至少一种金属氮化物(例如，氮化钨、氮化钛、氮化钽)或至少一种额外材料。在一些实施例中，导电内衬材料158包括氮化钛(tin
x
)。
84.堆叠结构155的至少一个竖直(例如，在z方向上)下部导电结构152可用作微电子装置结构100的至少一个下部选择栅极(例如，至少一个源极侧选择栅极(sgs))。在一些实施例中，堆叠结构155的竖直最下部层154的单个(例如，仅一个)导电结构152用作微电子装置结构100的下部选择栅极(例如，sgs)。另外，堆叠结构155的竖直(例如，在z方向上)上部导电结构152可用作微电子装置结构100的上部选择栅极(例如，漏极侧选择栅极(sgd))。在一些实施例中，堆叠结构155的竖直最上部层154的横向相邻的导电结构152(例如，由槽彼此隔开)用作微电子装置结构100的上部选择栅极(例如，sgd)。在一些实施例中，多于一个(例如，两个、四个、五个、六个)导电结构152用作微电子装置结构100的上部选择栅极(例如，sgd)。
85.继续参考图1g，导电结构152的形成可形成存储器单元167的串165(在虚线框167中示出其中一个)，每一存储器单元167位于导电结构152与存储器单元材料(例如，电荷阻挡材料128、存储器材料130、隧道介电材料132)和沟道材料134的相交点处。每一块结构162可包含存储器单元167的多个串165。存储器单元167的串165可位于阵列区125的横向边界内。
86.尽管微电子装置结构100已经描述并示出为包括具有特定配置的存储器单元167，但本公开不限于此。在一些实施例中，存储器单元167可包括所谓的“monos”(金属-氧化物-氮化物-氧化物-半导体)存储器单元。在额外实施例中，存储器单元167包括所谓的“tanos”(氮化钽-氧化铝-氮化物-氧化物-半导体)存储器单元，或所谓的“betanos”(带/势垒工程化tanos)存储器单元，其中的每一个为monos存储器单元的子集。在其它实施例中，存储器单元167包括所谓的“浮动栅极”存储器单元，其包含浮动栅极(例如，金属浮动栅极)作为电荷存储结构。浮动栅极可水平介于串165的中心结构与导电结构152之间。
87.图1i为穿过图1j的截面线i-i截取的微电子装置结构100的简化部分横截面视图，其为微电子装置结构100的简化的部分俯视图。参考图1j，槽160(图1h)可用一或多种材料填充以形成槽结构166。在一些实施例中，槽结构166包含导电材料168和与导电材料168水平相邻的内衬材料170。导电材料168可与源极层110电连通。在一些实施例中，导电材料168由多晶硅形成且包含多晶硅。内衬材料170可将导电材料168与层154(图1i)的导电结构152(图1i)电隔离。内衬材料170可包括绝缘材料，例如二氧化硅。
88.参考图1i，在形成槽结构166之后，掩模材料172可形成于微电子装置结构100上方。开口174可形成于掩模材料172内以暴露牺牲结构143的牺牲材料142。
89.参考图1k，牺牲结构143(图1i)的牺牲材料142(图1i)可通过开口174(图1i)移除，以形成对应于第一开口140(图1b)的大小和位置的第三开口且暴露阶梯区105中的第二绝缘内衬材料138。在一些实施例中，在移除牺牲材料142期间，第二绝缘内衬材料138包括蚀刻终止材料。换句话说，在移除牺牲结构143的牺牲材料142期间，可大体上不移除第二绝缘内衬材料138。移除牺牲结构143可暴露第二绝缘内衬材料138的部分。
90.在移除牺牲结构143之后，可移除阶梯区105中的第二绝缘内衬材料138的暴露部分以暴露第一绝缘内衬材料137的下伏部分。在一些实施例中，相对于第一绝缘内衬材料137、介电材料116和掩模材料172用例如磷酸的湿式蚀刻剂选择性地移除第二绝缘内衬材料138的部分。在其它实施例中，例如在反应性离子蚀刻(rie)过程中，相对于第一绝缘内衬材料137、介电材料116和掩模材料172用干式蚀刻剂选择性地移除第二绝缘内衬材料138的部分。在一些此类实施例中，可执行所谓的“穿通”蚀刻以移除第二绝缘内衬材料138的部分且暴露第一绝缘内衬材料137的下伏部分。
91.继续参考图1k，在移除第二绝缘内衬材料138的部分之后，绝缘内衬材料178可形成于开口内。在形成绝缘内衬材料178之后，可移除绝缘内衬材料178的横向延伸(例如，在x方向上，在y方向上)的部分。在一些实施例中，可大体上在移除绝缘内衬材料178的横向延伸部分的同时移除第一绝缘内衬材料137的下伏部分，以暴露阶梯区105中的下伏导电结构152(例如，导电结构152的导电内衬材料158)。在一些实施例中，可移除导电内衬材料158的暴露部分以暴露导电结构152的导电材料156的一部分。在一些实施例中，第一绝缘内衬材料137的横向延伸部分、第一绝缘内衬材料137的暴露部分和导电内衬材料158通过使用反
应性离子刻蚀的所谓的穿通刻蚀过程来移除。
92.尽管图1k已描述为在形成绝缘内衬材料178之前移除第二绝缘内衬材料138的暴露部分，但本公开不限于此。在其它实施例中，在移除第二绝缘内衬材料138的部分之前，绝缘内衬材料178可形成于开口内。在形成绝缘内衬材料178之后，可例如通过反应性离子蚀刻移除绝缘内衬材料的横向延伸部分、第二绝缘内衬材料138、第一绝缘内衬材料137和导电内衬材料158的暴露部分。
93.在移除绝缘内衬材料178的横向延伸部分之后，导电材料180可形成于绝缘内衬材料178上方且填充开口的剩余部分以形成与导电结构152电连通的第一导电接触结构182。
94.绝缘内衬材料178可包括二氧化硅和至少一种金属氧化物(例如氧化铝、二氧化铪、氧化锆、氧化镧、氧化钇、氧化钽、氧化钆、氧化铌、氧化钛中的一或多种)中的一或多种。在一些实施例中，绝缘内衬材料178包括氧化铝。
95.导电材料180可包含至少一种导电材料，例如以下中的一或多种：至少一种金属(例如，w、ti、mo、nb、v、hf、ta、cr、zr、fe、ru、os、co、rh、ir、ni、pa、pt、cu、ag、au、al)、至少一种合金(例如，基于co的合金、基于fe的合金、基于ni的合金、基于fe和ni的合金、基于co和ni的合金、基于fe和co的合金、基于co和ni和fe的合金、基于al的合金、基于cu的合金、基于mg的合金、基于ti的合金、钢、低碳钢、不锈钢)、至少一种含导电金属的材料(例如，导电金属氮化物、导电金属硅化物、导电金属碳化物、导电金属氧化物)，以及至少一种导电掺杂半导体材料(例如，导电掺杂si、导电掺杂ge、导电掺杂sige)。在一些实施例中，导电材料180包括钨。
96.在一些实施例中，第一导电接触结构182可包含第一部分190，所述第一部分与竖直(例如，在z方向上)下伏的导电结构152电连通，例如与竖直下伏的导电结构152的导电材料156电连通。第一导电接触结构182可进一步包含与第一部分190电连通的第二部分192。第一部分190的大小和位置可对应于第一开口140(图1b)的大小和位置，不同之处在于第一部分190竖直延伸到导电结构152的导电材料156。第二部分192的大小和位置可对应于掩模材料172(图1i)的开口174(图1i)的大小和位置。
97.在一些实施例中，第一部分190的竖直(例如，在z方向上)上表面与柱结构150的竖直上表面大体上共面。在一些实施例中，第二部分192的上表面在柱结构150的上表面的竖直上方。在一些实施例中，大体上所有第二部分192在柱结构150的上表面的竖直上方。
98.继续参考图1k，第一部分190的横向尺寸d1(例如直径)可小于第二部分192的横向尺寸d2(例如直径)。第二部分192的横向尺寸d2可对应于开口174(图1i)的大小。在一些实施例中，横向尺寸d2可为第一部分190的横向尺寸d1的约1.5倍大到第一部分190的横向尺寸d1约2.5倍大的范围内。在一些实施例中，直径d2至少约为直径d1的2.0倍。在一些实施例中，d2大小可与d1大致相同。在其它实施例中，d2使得绝缘内衬材料178在第一导电接触结构182的第二部分192处的横向边界不横向延伸超出内衬材料148，以减少或防止第一导电接触结构182与柱结构150的第一材料146电气短路。换句话说，d2大小可设定成使得绝缘内衬材料178不横向延伸超出内衬材料148的横向边界。
99.在一些实施例中，横向尺寸d1在约60nm到约120nm，例如约60nm到约80nm、约80nm到约100nm或约100nm到约120nm的范围内。在一些实施例中，横向尺寸d1在约80nm到约100nm的范围内。
100.横向尺寸d2可在约90nm到约600nm，例如约90nm到约120nm、约120nm到约150nm、约150nm到约200nm、约200nm到约300nm、约300nm到约400nm、约400nm到约500nm或约500nm到约600nm的范围内。
101.继续参考图1k，第二导电接触结构185可形成为与阵列区125中的存储器单元167的串165电连通。在一些实施例中，第二导电接触结构185个别地包括：内衬材料186，其与掩模材料172、介电材料116、第二绝缘内衬材料138和第一绝缘内衬材料137接触；以及导电材料188，其与内衬材料186和导电材料135接触。
102.内衬材料186可由绝缘材料形成且包含绝缘材料，例如上文参考绝缘内衬材料178所描述的材料中的一或多种。在一些实施例中，内衬材料186包括与绝缘内衬材料178大体上相同的材料组成。在一些实施例中，内衬材料186包括二氧化硅。
103.导电材料188可由导电材料形成且包含导电材料，例如上文参考导电材料180所描述的材料中的一或多种。在一些实施例中，导电材料188包括与导电材料180大体上相同的材料组成。在一些实施例中，导电材料188包括钨。
104.在一些实施例中，第二导电接触结构185与例如导电线(例如，位线)电连通以用于提供对存储器单元167的串165进行存取。
105.第二导电接触结构185可通过形成穿过掩模材料172、介电材料116、第二绝缘内衬材料138和第一绝缘内衬材料137的开口以暴露存储器单元167的下伏串165而形成。举例来说，在一些实施例中，导电材料135的至少一部分可通过开口暴露。第二导电接触结构185可与导电材料电连通。
106.继续参考图1k，在一些实施例中，第二绝缘内衬材料138的部分维持(例如，保持)在阶梯结构120的每个梯级122垂直上方。第二绝缘内衬材料138可横向(例如，在x方向上，在y方向上)围绕第一导电接触结构182的第一部分190的竖直(例如，在z方向上)下部部分。在一些实施例中，第二绝缘内衬材料138竖直插入于介电材料116与竖直(例如，在x方向上，在y方向上)对准梯级122的竖直最上部导电结构152之间。换句话说，第二绝缘内衬材料138可接近与第一导电互连结构182接触的梯级122横向围绕第一导电互连结构182的第一部分190的至少下部部分。
107.通过在形成柱结构150(图1e)之前形成第一开口140(图1b)形成第一导电接触结构182可有助于形成微电子装置结构100，所述微电子装置结构相比于常规微电子装置将包含较大密度的存储器单元167的串165。借助于非限制性实例，在形成柱结构150之前形成导电接触结构182由其形成的第一开口140可有助于形成块结构162(图1j)，且可改进导电接触结构182与柱结构150的对准，所述块结构将包含完全横向于(例如，在x方向上)柱结构150中的一些的导电接触结构182。因此，相比于常规微电子装置，更多数目的存储器单元167的串165可放置在微电子装置结构100的给定区域内。
108.图2示出包含微电子装置结构200的微电子装置201(例如，存储装置，例如双叠组3d nand快闪存储装置)的一部分的部分剖面透视图。在先前参考图1k描述的处理阶段之后，微电子装置结构200可大体上类似于微电子装置结构100。如图2所示，微电子装置结构200可包含阶梯结构220(例如，包含阶梯结构120(图1k))，所述阶梯结构限定用于将存取线206连接到导电层205(例如，导电层、导电板，例如导电结构152(图1k))的接触区。微电子装置结构200可包含彼此串联耦合的存储器单元203(例如，存储器单元167(图1k))的竖直串
207(例如，串165(图1k))。竖直串207可竖直(例如，在z方向上)且竖直延伸到导电线和层205，例如数据线202、源极层204(例如，源极层110(图1k))、导电层205、存取线206、第一选择栅极214(例如，上部选择栅极、漏极选择栅极(sgd))、选择线209和第二选择栅极210(例如，下部选择栅极、源极选择栅极(sgs))。第一选择栅极214可水平划分(例如，在y方向上)成由槽结构230(例如，槽结构166(图1j))彼此水平隔开(例如，在y方向上)的多个块232(例如，块结构162(图1j))。
109.竖直导电接触件211(例如，第一导电接触结构182(图1k))可将组件电耦合到彼此，如所示。举例来说，选择线209可电耦合到第一选择栅极214，且存取线206可电耦合到导电层205。微电子装置201还可包含定位于存储器阵列下方的控制单元212，所述控制单元可包含配置成控制微电子装置201的其它特征(例如，存储器单元203的竖直串207)的各种操作的控制逻辑装置。借助于非限制性实例，控制单元212可包含以下中的一或多个(例如，每一个)：电荷泵(例如，v
ccp
电荷泵、v
negwl
电荷泵、dvc2电荷泵)、延迟锁定回路(dll)电路系统(例如，环形振荡器)、v
dd
调节器、驱动器(例如，串驱动器)、解码器(例如，本地叠组解码器、列解码器、行解码器)、感测放大器(例如，均衡(eq)放大器、隔离(iso)放大器、nmos感测放大器(nsa)、pmos感测放大器(psa))、修复电路系统(例如，列修复电路系统、行修复电路系统)、i/o装置(例如，本地i/o装置)、存储器测试装置、mux、错误检查和校正(ecc)装置、自刷新/耗损均衡装置和其它芯片/叠组控制电路系统。控制单元212可例如电耦合到数据线202、源极层204、存取线206、第一选择栅极214和第二选择栅极210。在一些实施例中，控制单元212包含cmos(互补金属氧化物半导体)电路系统。在这类实施例中，控制单元212的特征可为具有“阵列控制cmos”(“cua”)配置。
110.第一选择栅极214可在第一方向(例如，x方向)上水平延伸，且可在竖直串207的第一末端(例如，上部末端)处耦合到存储器单元203的竖直串207的相应第一群组。第二选择栅极210可以大体上平面的配置形成，且可在存储器单元203的竖直串207的第二相对末端(例如，下部末端)处耦合到竖直串207。
111.数据线202(例如，位线)可在与第一选择栅极214延伸的第一方向成角度(例如，垂直)的第二方向上(例如，在y方向上)水平延伸。数据线202可在竖直串207的第一末端(例如，上部末端)处耦合到竖直串207的相应第二群组。耦合到相应第一选择栅极214的竖直串207的第一群组可与耦合到相应数据线202的竖直串207的第二群组共享特定竖直串207。因此，可在特定第一选择栅极214与特定数据线202的相交点处选择特定竖直串207。因此，第一选择栅极214可用于选择存储器单元203的竖直串207的存储器单元203。
112.导电层205(例如，字线板，例如导电结构152(例如，图1k))可在相应水平平面中延伸。导电层205可竖直地堆叠，使得每一导电层205耦合到存储器单元203的所有竖直串207，且存储器单元203的竖直串207竖直延伸穿过导电层205的堆叠。导电层205可耦合到或可形成存储器单元203的控制栅极，导电层205耦合到所述控制栅极。每一导电层205可耦合到存储器单元203的特定竖直串207中的一个存储器单元203。
113.第一选择栅极214和第二选择栅极210可操作以选择特定数据线202与源极层204之间的存储器单元203的特定竖直串207。因此，可通过操作(例如，通过选择)耦合到特定存储器单元203的适当的第一选择栅极214、第二选择栅极210和导电层205来选择特定存储器单元203且将其电耦合到数据线202。
114.阶梯结构220可配置成通过竖直导电接触件211提供存取线206与导电层205之间的电连接。换句话说，可经由与同特定层205电连通的相应竖直导电接触件211电连通的存取线206来选择导电层205的特定层级。
115.数据线202可通过导电接触结构234(例如，第二导电接触结构185(图1k))电耦合到竖直串207。
116.因此，根据本公开的实施例，一种微电子装置包括：堆叠结构，其包括布置成层的导电结构和绝缘结构的竖直交替序列；阶梯结构，其在堆叠结构内且具有包括层的横向边缘的梯级；柱结构，其延伸穿过堆叠结构和阶梯结构且与竖直下伏于堆叠结构的源极层接触；以及导电接触结构，其与阶梯结构的梯级接触，导电接触结构个别地包括第一部分和竖直上覆于第一部分的第二部分，所述第二部分在柱结构竖直上方且其横向尺寸大于第一部分的横向尺寸。
117.因此，根据本公开的额外实施例，一种微电子装置包括：堆叠结构，其包括布置成层的交替的导电结构和绝缘结构；阶梯结构，其在堆叠结构内且具有包括层的横向末端的梯级；介电材料，其竖直上覆于阶梯结构；导电接触结构，其竖直延伸穿过介电材料，每一导电接触结构个别地与阶梯结构的梯级中的一个电连通；氧化物内衬材料，其横向处于介电材料与导电接触结构之间；以及氮化物材料，其横向邻近每一导电接触结构的下部部分，氮化物材料竖直处于介电材料与梯级之间。
118.此外，根据本公开的其它实施例，一种存储装置包括：堆叠结构，其包括布置成层的竖直交错的导电结构和绝缘结构；存储器单元串，其竖直延伸穿过堆叠结构；阶梯结构，其在由包括层的横向末端的梯级限定的堆叠结构内；绝缘材料，其竖直上覆于阶梯结构；导电接触结构，其竖直延伸穿过绝缘材料。导电接触结构中的每一个个别地包括与阶梯结构的梯级中的一个接触的第一部分和竖直上覆于第一部分且与其电连通的第二部分，所述第二部分的横向尺寸大于第一部分的横向尺寸。
119.另外，根据本公开的额外实施例，一种形成微电子装置的方法包括：在阶梯结构上方形成第一绝缘内衬材料；在第一绝缘内衬材料上方形成第二绝缘内衬材料；形成穿过竖直上覆于阶梯结构的绝缘材料的第一开口且通过第一开口暴露第二绝缘内衬材料的部分；用牺牲材料填充第一开口以形成牺牲结构；形成穿过绝缘材料和阶梯结构且横向邻近牺牲结构的第二开口；用导电材料填充第二开口以形成柱结构；移除牺牲结构的牺牲材料以形成第三开口且暴露第二绝缘内衬材料；通过第三开口移除第二绝缘内衬材料和第一绝缘内衬材料的部分以暴露竖直下伏于第三开口的梯级；以及在第三开口中形成额外导电材料且使其与阶梯结构的梯级电连通。
120.此外，根据本公开的另外实施例，一种形成微电子装置的方法包括：在堆叠结构中限定的阶梯结构的梯级上方形成牺牲结构，所述堆叠结构包括竖直交错的绝缘结构和额外绝缘结构的层；形成竖直延伸穿过上覆于阶梯结构和堆叠结构的介电材料的柱结构，所述柱结构横向邻近牺牲结构中的一些；通过上覆于牺牲结构和柱结构的掩模材料暴露牺牲结构；通过掩模材料移除牺牲结构以形成开口；以及在开口中形成导电材料。
121.本公开的微电子装置(例如，包含微电子装置结构(例如，微电子装置结构100、200)的微电子装置201)可包含于本公开的电子系统的实施例中。举例来说，图3为根据本公开的实施例的电子系统303的框图。电子系统303可包括例如计算机或计算机硬件组件、服
务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(pda)、便携式媒体(例如，音乐)播放器、支持wi-fi或蜂窝功能的平板计算机(例如，或平板计算机)、电子书、导航装置等。电子系统303包含至少一个存储装置305。存储装置305可包含例如本文中先前所描述的微电子装置结构(例如，先前参考图1a到图1k和图2所描述的微电子装置结构100、200)或微电子装置(例如，先前参考图2所描述的微电子装置201)的实施例。
122.电子系统303可进一步包含至少一个电子信号处理器装置307(通常被称为“微处理器”)。电子信号处理器装置307可任选地包含本文中先前所描述的微电子装置和微电子装置结构中的一或多个的实施例。电子系统303可进一步包含用于由用户将信息输入到电子系统303的一或多个输入装置309，例如鼠标或其它指向装置、键盘、触控板、按钮或控制面板。电子系统303可进一步包含用于向用户输出信息(例如，视觉或音频输出)的一或多个输出装置311，例如监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置309及输出装置311可包括单个触摸屏装置，其可用于向电子系统303输入信息及向用户输出视觉信息。输入装置309和输出装置311可与存储装置305和电子信号处理器装置307中的一或多个电连通。
123.参考图4，描绘基于处理器的系统400。基于处理器的系统400可包含本文中先前所描述且根据本公开的实施例制造的微电子装置和微电子装置结构中的一或多个。基于处理器的系统400可为例如计算机、寻呼机、蜂窝电话、个人助理、控制电路或其它电子装置的多种类型中的任一种。基于处理器的系统400可包含一或多个处理器402(例如，微处理器)以控制基于处理器的系统400中的系统功能和请求的处理。处理器402和基于处理器的系统400的其它子组件可包含本文先前所描述且根据本公开的实施例制造的微电子装置和微电子装置结构中的一或多个。
124.基于处理器的系统400可包含与处理器402可操作通信的电源404。举例来说，如果基于处理器的系统400是便携式系统，则电源404可包含燃料电池、电力净化装置、永久性电池、可替换电池和可充电电池中的一或多个。举例来说，电源404还可包含ac适配器；因此，基于处理器的系统400可插入到壁式插座中。举例来说，电源404还可包含dc适配器，以使得基于处理器的系统400可插入到车辆点烟器或车辆电源端口中。
125.各种其它装置可取决于基于处理器的系统400执行的功能而连接到处理器402。举例来说，用户界面406可耦合到处理器402。用户界面406可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、数字转换器和触控笔、触摸屏、语音辨识系统、麦克风或其组合。显示器408还可耦合到处理器402。显示器408可包含lcd显示器、sed显示器、crt显示器、dlp显示器、等离子显示器、oled显示器、led显示器、三维投影、音频显示器，或其组合。此外，rf子系统/基带处理器410还可耦合到处理器402。rf子系统/基带处理器410可包含耦合到rf接收器且耦合到rf传输器(未展示)的天线。通信端口412或多于一个通信端口412也可耦合到处理器402。举例来说，通信端口412可适于耦合到一或多个外围装置414(例如，调制解调器、打印机、计算机、扫描仪或相机)或耦合到网络(例如，局域网、远端区域网络、企业内部网或因特网)。
126.处理器402可通过实施存储在存储器中的软件程序来控制基于处理器的系统400。例如，软件程序可包含操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器以可操作方式耦合到处理器402以存储和有助于各种程序的执行。举例
来说，处理器402可耦合到系统存储器416，所述系统存储器可包含自旋力矩转移磁性随机存取存储器(stt-mram)、磁性随机存取存储器(mram)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、赛道存储器(racetrack memory)中的一或多个，和其它已知的存储器类型。系统存储器416可包含易失性存储器、非易失性存储器或其组合。系统存储器416通常较大，使得其可动态地存储加载的应用程序和数据。在一些实施例中，系统存储器416可包含半导体装置，例如本文中先前所描述的微电子装置和微电子装置结构中的一或多个。
127.处理器402还可耦合到非易失性存储器418，但这并不表明系统存储器416必定为易失性的。非易失性存储器418可包含stt-mram、mram、例如eprom、电阻式只读存储器(rrom)的只读存储器(rom)，以及待与系统存储器416结合使用的快闪存储器中的一或多个。非易失性存储器418的大小通常选择为仅足够存储任何必要的操作系统、应用程序和固定数据。另外，例如，非易失性存储器418可包含例如磁盘驱动存储器的大容量存储器，例如包含电阻式存储器的混合驱动器或其它类型的非易失性固态存储器。非易失性存储器418可包含微电子装置，例如本文先前所描述的微电子装置和微电子装置结构中的一或多个。
128.因此，根据本公开的实施例，电子系统包括输入装置、输出装置、以可操作方式耦合到输入装置和输出装置的处理器装置，以及以可操作方式耦合到处理器装置且包括至少一种微电子装置结构的存储装置。至少一个微电子装置结构包括：阶梯结构，其在堆叠结构内且包括布置成层的导电结构和绝缘结构的竖直交替序列；柱结构，其竖直延伸穿过堆叠结构到达竖直下伏于堆叠结构的源极结构；以及导电接触结构，其与阶梯结构的导电结构电连通，导电接触结构在柱结构上方竖直延伸。
129.下文阐述本公开的额外非限制性实例实施例。
130.实施例1：一种微电子装置，其包括：堆叠结构，其包括布置成层的导电结构和绝缘结构的竖直交替序列；阶梯结构，其在堆叠结构内且具有包括层的横向边缘的梯级；柱结构，其延伸穿过堆叠结构和阶梯结构且与竖直下伏于堆叠结构的源极层接触；以及导电接触结构，其与阶梯结构的梯级接触，导电接触结构个别地包括第一部分和竖直上覆于第一部分的第二部分，所述第二部分在柱结构竖直上方且其横向尺寸大于第一部分的横向尺寸。
131.实施例2：根据实施例1所述的微电子装置，其中第一部分的上表面与柱结构的上表面大体上共面。
132.实施例3：根据实施例1或实施例2的微电子装置，其进一步包括横向处于每一个别导电接触结构与竖直上覆于阶梯结构的介电材料之间的绝缘内衬材料。
133.实施例4：根据实施例3所述的微电子装置，其中绝缘内衬材料包括与介电材料不同的材料组成。
134.实施例5：根据实施例1到4中任一实施例所述的微电子装置，其中第二部分的横向尺寸为第一部分的横向尺寸的至少1.5倍大。
135.实施例6：根据实施例1到5中任一实施例所述的微电子装置，其中柱结构包括与源极层电连通的导电材料。
136.实施例7：根据实施例1到6中任一实施例所述的微电子装置，其进一步包括竖直上覆于阶梯结构的氮化物内衬材料，其中导电接触结构竖直延伸穿过氮化物内衬材料。
137.实施例8：根据实施例1到7中任一实施例所述的微电子装置，其进一步包括竖直延
伸穿过堆叠结构的存储器单元串。
138.实施例9：一种微电子装置，其包括：堆叠结构，其包括布置成层的交替的导电结构和绝缘结构；阶梯结构，其在堆叠结构内且具有包括层的横向末端的梯级；介电材料，其竖直上覆于阶梯结构；导电接触结构，其竖直延伸穿过介电材料，每一导电接触结构个别地与阶梯结构的梯级中的一个电连通；氧化物内衬材料，其横向处于介电材料与导电接触结构之间；以及氮化物材料，其横向邻近每一导电接触结构的下部部分，氮化物材料竖直处于介电材料与梯级之间。
139.实施例10：根据实施例9所述的微电子装置，其进一步包括竖直延伸穿过介电材料和堆叠结构的柱结构。
140.实施例11：根据实施例10所述的微电子装置，其中柱结构包括导电材料。
141.实施例12：根据实施例10或实施例11所述的微电子装置，其中导电接触结构在柱结构上方竖直延伸。
142.实施例13：根据实施例9到12中任一实施例所述的微电子装置，其中导电接触结构各自个别地包括与阶梯结构的梯级中的一个接触的第一部分和与第一部分接触的第二部分。
143.实施例14：根据实施例13所述的微电子装置，其中第二部分的直径大于第一部分的直径。
144.实施例15：根据实施例9到14中任一实施例所述的微电子装置，其中导电结构各自个别地包括与竖直相邻的绝缘结构接触的导电内衬材料和与导电内衬材料接触的导电材料。
145.实施例16：根据实施例15所述的微电子装置，其中导电接触结构与导电结构的导电材料接触。
146.实施例17：一种存储装置，其包括：堆叠结构，其包括布置成层的竖直交错的导电结构和绝缘结构；存储器单元串，其竖直延伸穿过堆叠结构；阶梯结构，其在由包括层的横向末端的梯级限定的堆叠结构内；绝缘材料，其竖直上覆于阶梯结构；以及导电接触结构，其竖直延伸穿过绝缘材料，导电接触结构中的每一个个别地包括：第一部分，其与阶梯结构的梯级中的一个接触；以及第二部分，其竖直上覆于第一部分且与其电连通，第二部分的横向尺寸大于第一部分的横向尺寸。
147.实施例18：根据实施例17所述的存储装置，其中第二部分的直径是第一部分的直径的至少约两倍大。
148.实施例19：根据实施例17或实施例18所述的存储装置，其中第二部分的竖直高度小于第一部分的竖直高度。
149.实施例20：根据实施例17到19中任一实施例所述的存储装置，其进一步包括氮化物材料，所述氮化物材料竖直上覆于阶梯结构且横向围绕导电接触结构中的每一个的第一部分的至少一部分。
150.实施例21：根据实施例17到20中任一实施例所述的存储装置，其进一步包括竖直延伸穿过绝缘材料和堆叠结构的柱结构，所述柱结构横向邻近导电接触结构。
151.实施例22：根据实施例21所述的存储装置，其中导电接触结构中的每一个的第二部分在柱结构中的每一个的上部部分上方竖直延伸。
152.实施例23：根据实施例21或实施例22所述的存储装置，其中第一部分与第二部分之间的界面与柱结构的上表面大体上共面。
153.实施例24：一种形成微电子装置的方法，所述方法包括：在阶梯结构上方形成第一绝缘内衬材料；在第一绝缘内衬材料上方形成第二绝缘内衬材料；形成穿过竖直上覆于阶梯结构的绝缘材料的第一开口且通过第一开口暴露第二绝缘内衬材料的部分；用牺牲材料填充第一开口以形成牺牲结构；形成穿过绝缘材料和阶梯结构且横向邻近牺牲结构的第二开口；用导电材料填充第二开口以形成柱结构；移除牺牲结构的牺牲材料以形成第三开口且暴露第二绝缘内衬材料；通过第三开口移除第二绝缘内衬材料和第一绝缘内衬材料的部分以暴露竖直下伏于第三开口的梯级；以及在第三开口中形成额外导电材料且使其与阶梯结构的梯级电连通。
154.实施例25：根据实施例24所述的方法，其中形成穿过竖直上覆于阶梯结构的绝缘材料的第一开口且暴露第二绝缘内衬材料的部分包括暴露包括氮化硅的第二绝缘内衬材料的部分。
155.实施例26：根据实施例24或实施例25所述的方法，其中用牺牲材料填充第一开口以形成牺牲结构包括形成包括多晶硅和钨中的一种的牺牲结构。
156.实施例27：根据实施例24到26中任一实施例所述的方法，其进一步包括：在填充第二开口之后在牺牲结构和柱结构上方形成掩模材料；以及通过掩模材料暴露牺牲结构。
157.实施例28：根据实施例27所述的方法，其中在第三开口中形成导电材料包括在第三开口中的每一个中形成导电接触结构，所述导电接触结构中的每一个个别地包括：第一部分，其与阶梯结构的梯级电连通；以及第二部分，其与第一部分电连通且其横向尺寸大于第一部分的横向尺寸。
158.实施例29：根据实施例24到28中任一实施例所述的方法，其中在第三开口中形成导电材料包括在第三开口中形成导电接触结构，所述导电接触结构的竖直高度大于柱结构的竖直高度。
159.实施例30：一种形成微电子装置的方法，所述方法包括：在堆叠结构中限定的阶梯结构的梯级上方形成牺牲结构，所述堆叠结构包括竖直交错的绝缘结构和额外绝缘结构的层；形成竖直延伸穿过上覆于阶梯结构和堆叠结构的介电材料的柱结构，所述柱结构横向邻近牺牲结构中的一些；通过上覆于牺牲结构和柱结构的掩模材料暴露牺牲结构；通过掩模材料移除牺牲结构以形成开口；以及在开口中形成导电材料。
160.实施例31：根据实施例30所述的方法，其中形成牺牲结构包括形成将包括钨和多晶硅中的一种的牺牲结构。
161.实施例32：根据实施例30或实施例31所述的方法，其进一步包括：形成竖直延伸穿过堆叠结构的槽；通过槽移除额外绝缘结构；以及在竖直相邻的绝缘结构之间形成导电结构。
162.实施例33：根据实施例32所述的方法，其中在开口中形成导电材料包括形成与导电结构电连通的导电接触结构。
163.实施例34：根据实施例30到33中任一实施例所述的方法，其中在阶梯结构的梯级上方形成牺牲结构包括在阶梯结构的梯级上方形成与氮化物内衬材料接触的牺牲结构。
164.实施例35：根据实施例30到34中任一实施例所述的方法，其中在开口中形成导电
材料包括在开口中的每一个中形成导电接触结构，每一导电接触结构包括：第一部分，其与导电材料电连通；以及第二部分，其竖直上覆于第一部分且其横向尺寸大于第一部分的横向尺寸。
165.实施例36：一种电子系统，其包括：输入装置；输出装置；处理器装置，其以可操作方式耦合到输入装置和输出装置；以及存储装置，其以可操作方式耦合到处理器装置且包括至少一个微电子装置结构，所述至少一个微电子装置结构包括：阶梯结构，其在堆叠结构内且包括布置成层的导电结构和绝缘结构的竖直交替序列；柱结构，其竖直延伸穿过堆叠结构到达竖直下伏于堆叠结构的源极结构；以及导电接触结构，其与阶梯结构的导电结构电连通，导电接触结构在柱结构上方竖直延伸。
166.虽然已结合图式描述了某些说明性实施例，但所属领域的一般技术人员将认识到且理解，本公开所涵盖的实施例不限于在本文中明确地展示且描述的那些实施例。确切地说，可在不脱离本公开所包涵的实施例(如本文中要求所主张的那些实施例，包含合法等效物)的范围的情况下，对本文中所描述的实施例做出多种添加、删除和修改。另外，来自一个所公开实施例的特征可以与另一所公开实施例的特征组合，同时仍涵盖于本公开的范围内。