一种射频开关结构和射频开关模组的制作方法

1.本发明涉及射频开关领域，特别涉及一种射频开关结构和射频开关模组。


背景技术：

2.现有技术的射频开关结构中，晶体管堆栈含有若干个晶体管叉指m1,m2,
…
,mn，每个晶体管叉指包括栅极、源极和漏极。在实际工艺设计过程中，每个晶体管的栅极叉指均设置在多晶硅层(即poly层)上，而多晶硅层(即poly层)的方块电阻的阻值往往较大，因此，当晶体管中的栅极叉指数量过多时，会使得晶体管中不同栅极叉指间存在压降过大的问题，从而影响晶体管的耐压性和影响射频开关结构的正常工作。


技术实现要素：

3.针对上述技术问题，本发明提供一种射频开关结构和射频开关模组，以解决现有射频开关结构的晶体管中不同栅极叉指存在压降过大的问题。
4.第一方面，本发明提供一种射频开关结构，包括：
5.信号输入端、信号输出端和晶体管堆栈；
6.所述晶体管堆栈包括n个依次串联连接的晶体管，n》1，所述信号输入端与所述晶体管堆栈的第1个晶体管连接，所述信号输出端与所述晶体管堆栈的第n个晶体管连接；
7.每一所述晶体管被实现为叉指配置器件，每一所述晶体管包括m个栅极叉指，m》1；
8.在多晶硅层中，将所述晶体管中的至少一个预设栅极叉指所在的多晶硅区域和金属层中对应的第一区域之间通过第一连接结构连接。
9.可选的，所述多晶硅区域和所述第一区域在纵向上的投影至少部分交叠。
10.可选的，在所述晶体管的所述m个栅极叉指中，将每间隔设定数量的栅极叉指作为所述预设栅极叉指。
11.可选的，所述第一区域所在的金属层为所述多晶硅区域所在的多晶硅层的相邻上层，或者，所述第一区域所在的金属层为所述多晶硅区域所在的多晶硅层的相邻下层。
12.可选的，所述多晶硅层的方块电阻为z1，所述金属层的方块电阻为z2，所述预设栅极叉指的电阻z0＝(z1*z2)/(z1 z2)。
13.可选的，所述第一连接结构为金属连接柱。
14.可选的，所述多晶硅层上开设第一过孔，所述金属层上开设有第二过孔，所述第一过孔通过所述第一连接结构连接所述第二过孔。
15.可选的，所述晶体管中有源区层和金属层之间通过第二连接结构连接，所述有源区层上开设第三过孔，所述金属层上开设有第四过孔，所述第三过孔通过所述第二连接结构连接所述第四过孔。
16.可选的，所述第一过孔与所述第三过孔之间具有设定距离的间距，所述第二过孔和第四过孔之间具有设定距离的间距。
17.可选的，所述预设栅极叉指下方的有源区层上具有挖空结构，所述挖空结构的位
置设在所述第一连接结构的延伸方向上。
18.可选的，偏置电压端输出的偏置控制电压通过所述多晶硅层加载在所述晶体管的至少一个所述栅极叉指上。
19.第二方面，本发明提供一种射频开关模组，包括：
20.包括基板，以及设置在所述基板上的第一方面所述的射频开关结构。
21.上述方案具有以下有益效果：
22.本发明的射频开关结构及射频开关模组，信号输入端、信号输出端和晶体管堆栈；所述晶体管堆栈包括n个依次串联连接的晶体管，n》1，所述信号输入端与所述晶体管堆栈的第1个晶体管连接，所述信号输出端与所述晶体管堆栈的第n个晶体管连接；每一所述晶体管被实现为叉指配置器件，每一所述晶体管包括m个栅极叉指，m》1；在多晶硅层中，将每一个所述晶体管中的至少一个预设栅极叉指所在的多晶硅区域和金属层中对应的第一区域之间通过第一连接结构连接；通过将晶体管中的一个或若干个预设栅极叉指所在的多晶硅区域，通过第一连接结构连接到相邻的金属层中的预设第一区域，使得晶体管中预设栅极叉指上的实际电阻远小于多晶硅层的方块电阻，从而可以避免因晶体管的栅极叉指所在的多晶硅层(poly层)的方块电阻过大而导致晶体管中不同栅极叉指存在压降过大的问题，进而有效改善晶体管的耐压性，以提升了射频开关结构的稳定工作性能。
附图说明
23.图1是本发明实施例一中提供的射频开关结构电路图；
24.图2是本发明实施例一中提供的一种射频开关结构中的晶体管结构图；
25.图3是本发明实施例三中提供的一种射频开关模组结构图；
26.符号说明如下：
27.1、多晶硅层；101、多晶硅区域；2、金属层；201、第一区域；3、第一连接结构；41、n型源区；42、p型源区；51、p型阱区；52、n型阱区；6、衬底；7、源极；8、漏极；9、第二连接结构；31、基板；32、射频开关芯片；33、射频开关结构；34、天线。
具体实施方式
28.为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步的详细说明。
29.应当理解，下面阐述的实施例代表了使本领域技术人员能够实施实施例并说明实施实施例的最佳模式的必要信息。在根据附图阅读以下描述后，本领域技术人员将理解本公开的概念并且将认识到这些概念在本文中未特别提及的应用。应当理解，这些概念和应用落入本公开和所附权利要求的范围内。
30.还应当理解，尽管本文中可以使用术语第一、第二等来描述各种元素，但是这些元素不应受这些术语的限制。这些术语仅用于区分一个元素与另一个元素。例如，可以将第一元件称为第二元件，并且类似地，可以将第二元件称为第一元件，而不脱离本公开的范围。如本文所用，术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
31.还应当理解，当一个元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。相反，当一个元素被称为“直接连接”或“直接耦合”到另一个元素时，不存在中间元素。
32.还应当理解，术语“上”、“下”、“左”、“右”、“前”、“后”、“底部”、“中间”、“中间”、“顶部”等可以在本文中用于描述各种元素，指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此这些元素不应受这些条款的限制。
33.这些术语仅用于区分一个元素与另一个元素。例如，第一元件可以被称为“上”元件，并且类似地，第二元件可以根据这些元件的相对取向被称为“上”元件，而不脱离本公开的范围。
34.进一步理解，术语“包括”、“包含”、“包括”和/或“包含”在本文中使用时指定了所述特征、整数、步骤、操作、元件和/或组件的存在，但是不排除存在或添加一个或多个其他特征、整数、步骤、操作、元素、组件和/或它们的组。
35.除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同含义。将进一步理解，本文使用的术语应被解释为具有与其在本说明书和相关技术的上下文中的含义一致的含义，并且除非本文明确如此定义，否则不会以理想化或过于正式的意义进行解释。
36.实施例一，提供一种射频开关结构，包括：
37.图1中所示的信号输入端in、信号输出端out和晶体管堆栈；其中，晶体管堆栈包括n个依次串联连接的晶体管m1、m2、
…
、mn，n》1，信号输入端in与晶体管堆栈的第1个晶体管m1的第一端连接，第1个晶体管m1的第二端与第2个晶体管m2的第一端连接，以此类推，第i-1个晶体管的第二端与第i个晶体管的第一端连接，其中，2《i≤n；晶体管堆栈的第n个晶体管mn与信号输出端out连接。
38.具体地，射频开关电路22包括射频输入端in、射频输出端out及晶体管堆叠；所述晶体管堆叠包括依次串联连接在所述射频输入端in和所述射频输出端out之间的n个晶体管；本例中，将各晶体管从射频输入端in至射频输出端out依次命名为第一晶体管m1、第二晶体管m2、
……
、第n晶体管mn、第n 1晶体管mn 1、
……
、第n晶体管mn等。所述第一晶体管m1、第二晶体管m2、
……
、第n晶体管mn、第n 1晶体管mn 1、
……
、第n晶体管mn串联连接。其中，此处所述的晶体管的串联指的是相邻晶体管的源极s和漏极d相连。例如，本例中，第一晶体管m1的漏极d作为输入端in、第二晶体管m2的漏极d连接第一晶体管的源极s、第三晶体管m3的漏极d连接第二晶体管m2的源极s、
……
，以此类推，第n晶体管mn的漏极d连接第n-1晶体管mn-1的源极s；其中，第n晶体管mn的源极s作为输出端out。当然，根据晶体管类型的不同，反之，第一晶体管m1的源极作为输入端in、第二晶体管m2的源极s连接第一晶体管m1的漏极d、第三晶体管m3的源极s连接第二晶体管m2的漏极d、
……
，以此类推，第n晶体管mn的源极s连接第n-1晶体管mn-1的漏极d；其中，第n晶体管mn的漏极d作为输出端out也是可以的。
39.其中，晶体管堆栈的每一晶体管均被实现为叉指配置器件，每一晶体管的总宽度计算公式为：
40.w＝fw*f*m
41.其中，w为晶体管的总宽度，fw为栅极叉指的宽度，f为栅极叉指的数量，m为并联叉指管的数量。
42.每一所述晶体管被实现为叉指配置器件，每一所述晶体管包括m个栅极叉指，m》1；其中，在多晶硅层中，将所述晶体管中的至少一个预设栅极叉指所在的多晶硅区域和金属层中对应的第一区域之间通过第一连接结构连接。
43.参见图2所示为晶体管结构图，每一晶体管包括多个叉指管。例如：图中右侧的晶体管为第一叉指管(例如：为nmos管)，左侧的晶体管为第二叉指管(例如：为pmos管)。每个叉指管包括栅极叉指、源极叉指和漏极叉指。其中，第一叉指管的栅极叉指设置在多晶硅层1中。在图2的栅极叉指所在的多晶硅层1中，将晶体管中的至少一个预设栅极叉指所在的多晶硅区域101和金属层2中对应的第一区域201之间通过第一连接结构3连接。本实施例中，仅在图2上示意性的显示出一个栅极叉指所在的多晶硅区域101和金属层2中对应的第一区域201之间的连接关系，该晶体管中的其他栅极叉指所在的多晶硅区域与金属层中对应的第一区域201之间的连接关系也同样可以通过上述的第一连接结构3进行连接。
44.其中，多晶硅区域101是设置在多晶硅层1中的区域，第一区域是设置在相邻的金属层中的区域。本示例中，多晶硅层1和第一区域201设置在相邻的两层走线层上，相邻两层走线层平行相对设置，且所述多晶硅区域101与第一区域201在纵向上的投影至少部分交叠，使得所述多晶硅区域101与所述第一区域201可通过第一连接结构3进行连接。
45.本实施例中，偏置电压端输出的偏置控制电压vg通过多晶硅层1加载在晶体管的至少一个栅极叉指上。并且，由于多晶硅层1的方块电阻为z1，金属层2的方块电阻为z2，多晶硅层1的方块电阻为z1远小于金属层2的方块电阻为z2，因此，本技术通过第一连接结构3分别连接多晶硅层1的多晶硅区域101和金属层2的第一区域201，在多晶硅层1的多晶硅区域101和金属层2的第一区域通过第一连接结构3连接之后，上述预设栅极叉指上的实际等效电阻相当于方块电阻z1和方块电阻为z2的并联值，即预设栅极叉指上的实际等效电阻为：
46.z0＝(z1*z2)/(z1 z2)
47.其中，z0为预设栅极叉指上的实际等效电阻，z1为多晶硅层1的方块电阻(是指等效电阻)，z2为金属层2的方块电阻(是指等效电阻)，z2《z1。
48.由此可知，当晶体管中的一个或若干个预设栅极叉指所在的多晶硅区域和金属层中对应的第一区域之间通过第一连接结构连接之后，预设栅极叉指上的实际等效电阻减小了，从而解决了因晶体管的栅极叉指所在的多晶硅层(poly层)的方块电阻过大而导致晶体管中不同栅极叉指存在压降过大的问题，从而有效改善晶体管的耐压性，以提升了射频开关结构的稳定工作性能。
49.在本实施例中，射频开关结构包括信号输入端、信号输出端和晶体管堆栈；所述晶体管堆栈包括n个依次串联连接的晶体管，n》1，所述信号输入端与所述晶体管堆栈的第1个晶体管连接，所述信号输出端与所述晶体管堆栈的第n个晶体管连接；每一所述晶体管被实现为叉指配置器件，每一所述晶体管包括m个栅极叉指，m》1；在多晶硅层中，将每一个所述晶体管中的至少一个预设栅极叉指所在的多晶硅区域和金属层中对应的第一区域之间通过第一连接结构连接；通过将晶体管中的一个或若干个预设栅极叉指所在的多晶硅区域，通过第一连接结构连接到相邻的金属层中的预设第一区域，使得晶体管中预设栅极叉指上的实际电阻远小于多晶硅区域的方块电阻，从而可以避免因晶体管的栅极叉指所在的多晶硅层(poly层)的方块电阻过大而导致晶体管中不同栅极叉指存在压降过大的问题，从而有
效改善晶体管的耐压性，以提升了射频开关结构的稳定工作性能
50.其中，所述多晶硅区域和所述第一区域在纵向上的投影至少部分交叠。
51.在一示例中，图2中的多晶硅区域101和第一区域201之间在纵向上的投影是全部或者部分交叠的关系。作为其他实施方式，第一区域201可以设置在金属层2表面的其他区域，使多晶硅区域101和第一区域之间在纵向上的投影至少部分交叠即可，例如将图2中的第一区域201位置左移或右移设定距离，使第一连接结构3分别斜向连接多晶硅区域101和第一区域201。可选的，其他预设栅极叉指所在的多晶硅区域和第一区域在纵向上的投影均可以部分或全部交叠。
52.其中，所述第一区域所在的金属层为所述多晶硅区域所在的多晶硅层的相邻上层，或者，所述第一区域所在的金属层为所述多晶硅区域所在的多晶硅层的相邻下层。
53.作为一示例，所述第一区域所在的金属层为所述多晶硅区域所在的多晶硅层的相邻上层，所述多晶硅区域和所述第一区域在纵向上的投影至少部分交叠，以使所述多晶硅区域101与所述第一区域201可通过第一连接结构3进行连接，进而减小预设栅极叉指上的实际等效电阻，从而解决了因晶体管的栅极叉指所在的多晶硅层(poly层)的方块电阻过大而导致晶体管中不同栅极叉指存在压降过大的问题，从而有效改善晶体管的耐压性，以提升了射频开关结构的稳定工作性能。
54.作为一示例，所述第一区域所在的金属层为所述多晶硅区域所在的多晶硅层的相邻下层，所述多晶硅区域和所述第一区域在纵向上的投影至少部分交叠，以使所述多晶硅区域101与所述第一区域201可通过第一连接结构3进行连接，进而减小预设栅极叉指上的实际等效电阻，从而解决了因晶体管的栅极叉指所在的多晶硅层(poly层)的方块电阻过大而导致晶体管中不同栅极叉指存在压降过大的问题，从而有效改善晶体管的耐压性，以提升了射频开关结构的稳定工作性能。
55.本示例中，栅极叉指所在的多晶硅层(poly层)和所述第一区域所在的金属层之间的间隙可填充空气介质，也可填充绝缘介质，可根据实际需求设置。
56.在一示例中，为了实现多晶硅区域101和第一区域201之间的连接，在多晶硅层1上开设有第一过孔(图中未示出)，在金属层2上开设有第二过孔(图中未示出)，第一过孔通过第一连接结构3连接第二过孔；可选的，第一连接结构可以采用金属连接柱，金属连接柱的一端连接第一过孔，金属连接柱的另一端连接第二过孔。
57.本实施例中，图2右侧的nmos管结构由下到上依次设置有n型衬底6、p型阱区51、n型源区41、多晶硅层1、第一连接结构3、介质层10以及金属层2。图2中左侧的pmos管结构由下到上依次设置有n型衬底6、n型阱区52、p型源区42、源极7、漏极8、多晶硅层1、介质层10以及金属层2。
58.在一示例中，该pmos管有源区层(即图2中的p型源区42)上的漏极8和金属层2之间通过第二连接结构9连接，具体的，在有源区层的漏极8上开设第三过孔(图中未示出)，在金属层上2开设有第四过孔(图中未示出)，第三过孔通过第二连接结构9连接第四过孔。类似的，在源区层预置的漏极连接区域和金属层上预置的第二区域在纵向上的投影也可以设置成部分或全部交叠，也就是第二连接结构9可以垂直或斜向连接有源区层的漏极和金属层。
59.在一示例中，在金属层2上开设的用于连接第一连接结构3的第二过孔，与用于连接第二连接结构9的第四过孔之间，具有设定第一距离的间距；例如，在金属层2每隔100um
打一个过孔，先打第二过孔，隔100um后再打第四过孔，然后隔100um后再打第二过孔，以此类推，连续打若干个第二过孔和第四过孔。在第二过孔和第四过孔之间设置间距的作用是保持晶体管的正常工作。
60.同理，用于连接第一连接结构3的第一过孔和用于连接第二连接结构9的第二过孔之间也具有设定第二距离的间距。可选的，上述的设定第一距离和设定第二距离可以相等，也可以不等。
61.其中，所述预设栅极叉指的有源区层上具有挖空结构，所述挖空结构的位置设在所述第一连接结构的延伸方向上。
62.在一示例中，由于多晶硅层和金属层之间通过第一连接结构连接的下方不能存在有源区，因此，在相应预设栅极叉指下方的有源区层(即图2中的n型源区41)上具有挖空结构，该挖空结构的位置设在第一连接结构3的延伸方向上。
63.本实施例中，图2中第一区域201所在的金属层1为多晶硅区域101所在的多晶硅层1的相邻上层。作为其他实施方式，当晶体管结构设置有多个金属层时，例如在图2的金属层1上方还设置有一个金属层，还可以采用预设栅极叉指所在的多晶硅区域和非相邻上层的金属层中对应第一区域之间通过第一连接结构连接。
64.在本实施例中，由于所述预设栅极叉指下方的有源区层上具有挖空结构，所述挖空结构的位置设在所述第一连接结构的延伸方向上，因此，若晶体管中预设晶体管的数量越多，晶体管的耐压性越好，但是晶体管所占用的面积越大。
65.本实施例的射频开关结构，通过将晶体管的一个或若干个预设栅极叉指所在的多晶硅区域，通过第一连接结构连接到相邻的金属层中的预设第一区域，与现有技术相比，相当于在射频开关结构的晶体管中的原始栅极叉指的电阻(多晶硅层的方块电阻)的基础上，又并联了一个阻值较小的电阻(即金属层的方块电阻)，由于金属层的方块电阻远小于多晶硅层的方块电阻，能够在两个方块电阻并联后，使得各个预设栅极叉指的等效电阻远小于之前的原始栅极叉指的电阻。在栅极电阻减小的基础上，从而可以避免因晶体管的栅极叉指所在的多晶硅层(poly层)的方块电阻过大而导致晶体管中不同栅极叉指存在压降过大的问题，从而有效改善晶体管的耐压性，以提升了射频开关结构的稳定工作性能。
66.实施例二，提供一种射频开关结构，与实施例一中的结构不同之处在于：
67.在晶体管的多个栅极叉指中，将每间隔设定数量的栅极叉指作为预设栅极叉指。可选的，每间隔l个栅极叉指选取一个作为预设栅极叉指，l≥1。示例性的，取l＝1时，在n(假设n为奇数)个栅极叉指m1、m2、
…
、mn中，则依次选取栅极叉指m1、m3、
…
、mn-2、mn作为预设栅极叉指，且各个预设栅极叉指均按照上述实施例一中的记载，通过第一连接结构连接预设栅极叉指所在的多晶硅区域和金属层中对应的第一区域。
68.可选的，在选取预设栅极叉指的数量时，最少可仅选取一个预设栅极叉指，进行多晶硅区域和金属层中对应的第一区域之间的连接，仍然能够在一定程度上改善晶体管的耐压性，以提升了射频开关结构的稳定工作性能。当选取的预设栅极叉指的数量越多时，则改善晶体管的耐压性的效果越好，例如，将晶体管堆栈的每个晶体管均选取为预设栅极叉指，能够使晶体管的耐压性达到最佳状态。
69.实施例三，提供一种射频开关模组，包括基板31，以及设置在所述基板上的射频开关芯片32，射频开关芯片32具有上述实施例一或实施例二中记载的射频开关结构33，该射
频开关结构33的信号输入端in通过传输线连接天线34，射频开关结构33的信号输出端out用于输出射频信号。
70.由于射频开关结构33的具体结构已经在上述实施例一或实施例二中进行了清楚、完整的记载，因此在本实施例中不再对射频开关结构33的具体结构进行赘述。
71.本实施例的射频开关模组，由于采用了上述能够使栅极电阻减小的射频开关结构，使晶体管堆栈的偏置电压可以通过较小的栅极电阻施加到各晶体管的栅极上，从而改善了晶体管堆栈中不同晶体管栅极上的偏置电压存在不均匀的情况，有效提升了射频开关结构的稳定工作性能。
72.以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。