扇入型封装结构及其制备方法与流程

技术特征：
1.一种扇入型封装结构，其特征在于，包括：基底芯片；设置在所述基底芯片一侧的结构载板，所述结构载板上设置有容置凹槽；贴装在所述容置凹槽中的堆叠芯片；设置在所述结构载板远离所述基底芯片一侧的布线介质层；设置在所述布线介质层中的连接布线层和拓展布线层；设置在所述布线介质层远离所述基底芯片一侧的介质组合层；以及，设置在所述介质组合层上的锡球；其中，所述连接布线层同时与所述基底芯片和所述堆叠芯片电连接，且所述堆叠芯片和所述基底芯片对应设置，所述连接布线层和所述堆叠芯片对应设置，所述拓展布线层与所述基底芯片错位设置。2.根据权利要求1所述的扇入型封装结构，其特征在于，所述介质组合层包括金属层和包覆介质层，所述布线介质层设置在所述结构载板上，所述连接布线层和所述拓展布线层均设置在所述布线介质层中，且所述连接布线层部分贯穿所述布线介质层，所述连接布线层和所述拓展布线层均至少部分外露于所述布线介质层，所述包覆介质层设置在所述布线介质层上，所述金属层贯穿设置在所述包覆介质层上，并与所述连接布线层和所述拓展布线层连接，所述锡球设置在所述金属层上，并通过所述金属层与所述连接布线层或所述拓展布线层电连接。3.根据权利要求1所述的扇入型封装结构，其特征在于，所述基底芯片的正面还设置有第一焊盘，所述结构载板上还设置有导电柱，所述导电柱贯穿所述结构载板并延伸至所述第一焊盘，所述导电柱的一端与所述连接布线层连接，另一端与所述第一焊盘连接，以使所述连接布线层通过所述导电柱与所述连接布线层电连接。4.根据权利要求1所述的扇入型封装结构，其特征在于，所述扇入性封装结构还包括包封体，所述包封体包覆在所述基底芯片远离所述结构载板的一侧。5.根据权利要求4所述的扇入型封装结构，其特征在于，所述基底芯片周围还包覆有缓冲层，所述包封体包覆在所述缓冲层外，以使所述缓冲层填充在所述结构载板和所述包封体之间。6.根据权利要求1所述的扇入型封装结构，其特征在于，所述结构载板与所述基底芯片之间还设置有粘接胶膜层。7.根据权利要求1所述的扇入型封装结构，其特征在于，所述容置凹槽贯穿所述结构载板，且所述容置凹槽的侧壁和所述堆叠芯片之间还填充形成有缓冲胶层。8.根据权利要求1-7任一项所述的扇入型封装结构，其特征在于，所述基底芯片为多个，多个所述基底芯片间隔设置在所述结构载板的一侧，所述结构载板上设置有多个容置凹槽，每个所述容置凹槽中贴装有所述堆叠芯片，多个所述堆叠芯片与多个所述基底芯片一一对应设置。9.一种扇入型封装结构的制备方法，用于制备如权利要求1-8任一项所述的扇入型封装结构，其特征在于，所述制备方法包括：提供一带有晶粒的晶圆片；在所述晶圆片的一侧表面贴装结构载板；
在所述结构载板上开槽形成容置凹槽；在所述容置凹槽中贴装堆叠芯片；在所述结构载板上形成布线介质层；沿预设的切割道切割所述晶圆片，以形成基底芯片；在所述布线介质层中形成连接布线层和拓展布线层；在所述布线介质层上形成介质组合层；在所述介质组合层上形成锡球；切割所述结构载板；其中，所述连接布线层同时与所述基底芯片和所述堆叠芯片电连接，且所述堆叠芯片和所述基底芯片对应设置，所述连接布线层和所述堆叠芯片对应设置，所述拓展布线层与所述基底芯片错位设置。10.根据权利要求9所述的扇入型封装结构的制备方法，其特征在于，沿预设的切割道切割所述晶圆片的步骤之后，所述制备方法还包括：在所述基底芯片周围填充胶体，以形成缓冲层；在所述基底芯片远离所述结构载板的一侧形成包封体。11.根据权利要求9所述的扇入型封装结构的制备方法，其特征在于，在所述结构载板上形成布线介质层的步骤之前，所述制备方法还包括：在所述结构载板上开槽形成导电孔；在所述导电孔内电镀导电材料，以形成导电柱。12.根据权利要求9所述的扇入型封装结构的制备方法，其特征在于，所述晶圆片的切割道的宽度小于所述结构载板的切割道的宽度。

技术总结
本发明提供了一种扇入型封装结构及其制备方法，涉及半导体封装技术领域，扇入型封装结构包括基底芯片、结构载板、堆叠芯片、布线介质层、连接布线层、拓展布线层、介质组合层和锡球，拓展布线层与基底芯片错位设置。相较于现有技术，本发明通过容置凹槽贴装堆叠芯片的方式完成了芯片的堆叠封装，提升了芯片封装的集成度，并且容置凹槽的设置也降低了封装高度，有利于芯片的小型化。此外，通过在结构载板上方布置连接布线层和拓展布线层，拓展布线层可以的增加线路层的集成度，能够大幅提升封装的I/O端锡球的数目，提升布线密集度以及布线面积，提升了产品性能。提升了产品性能。提升了产品性能。


技术研发人员：何正鸿 张超 何林 高源 王承杰
受保护的技术使用者：甬矽电子（宁波）股份有限公司
技术研发日：2022.10.13
技术公布日：2022/12/9