用于栅极触点或沟槽触点的导电过孔结构的制作方法

技术特征：
1.一种集成电路结构，包括：多个栅极结构；多个导电沟槽触点结构，与所述多个栅极结构交替；多个电介质间隔体，所述多个电介质间隔体中的对应一个电介质间隔体在所述多个栅极结构和所述多个导电沟槽触点结构中的相邻结构之间，其中，所述多个电介质间隔体具有与所述多个栅极结构的最上表面共面并且与所述多个导电沟槽触点结构的最上表面共面的最上表面；电介质层，所述电介质层在所述多个栅极结构上方、在所述多个导电沟槽触点结构上方、并且在所述多个电介质间隔体上方，所述电介质层具有平坦的最上表面；开口，所述开口在所述电介质层中，所述开口暴露所述多个栅极结构中的一个栅极结构；以及导电过孔，所述导电过孔在所述开口中，所述导电过孔与所述多个栅极结构中的所述一个栅极结构直接接触，并且所述导电过孔具有与所述电介质层的所述平坦的最上表面共面的最上表面。2.根据权利要求1所述的集成电路结构，其中，所述开口延伸到所述多个栅极结构中的所述一个栅极结构的部分中。3.根据权利要求1或2所述的集成电路结构，其中，所述多个栅极结构在一个或多个半导体纳米线堆叠体上方。4.根据权利要求1或2所述的集成电路结构，其中，所述多个栅极结构在一个或多个半导体纳米带堆叠体上方。5.根据权利要求1或2所述的集成电路结构，其中，所述多个栅极结构在一个或多个半导体鳍状物上方。6.一种集成电路结构，包括：多个栅极结构；多个导电沟槽触点结构，与所述多个栅极结构交替；多个电介质间隔体，所述多个电介质间隔体中的对应一个电介质间隔体在所述多个栅极结构和所述多个导电沟槽触点结构中的相邻结构之间，其中，所述多个电介质间隔体具有与所述多个栅极结构的最上表面共面并且与所述多个导电沟槽触点结构的最上表面共面的最上表面；电介质层，所述电介质层在所述多个栅极结构上方、在所述多个导电沟槽触点结构上方、并且在所述多个电介质间隔体上方，所述电介质层具有平坦的最上表面；开口，所述开口在所述电介质层中，所述开口暴露所述多个导电沟槽触点结构中的一个导电沟槽触点结构；以及导电过孔，所述导电过孔在所述开口中，所述导电过孔与所述多个导电沟槽触点结构中的所述一个导电沟槽触点结构直接接触，并且所述导电过孔具有与所述电介质层的所述平坦的最上表面共面的最上表面。7.根据权利要求6所述的集成电路结构，其中，所述开口延伸到所述多个导电沟槽触点结构中的所述一个导电沟槽触点结构的部分中。8.根据权利要求6或7所述的集成电路结构，其中，所述多个栅极结构在一个或多个半
导体纳米线堆叠体上方。9.根据权利要求6或7所述的集成电路结构，其中，所述多个栅极结构在一个或多个半导体纳米带堆叠体上方。10.根据权利要求6或7所述的集成电路结构，其中，所述多个栅极结构在一个或多个半导体鳍状物上方。11.一种计算设备，包括：板；以及耦接到所述板的部件，所述部件包括集成电路结构，所述集成电路结构包括：多个栅极结构；多个导电沟槽触点结构，与所述多个栅极结构交替；多个电介质间隔体，所述多个电介质间隔体中的对应一个电介质间隔体在所述多个栅极结构和所述多个导电沟槽触点结构中的相邻结构之间，其中，所述多个电介质间隔体具有与所述多个栅极结构的最上表面共面并且与所述多个导电沟槽触点结构的最上表面共面的最上表面；电介质层，所述电介质层在所述多个栅极结构上方、在所述多个导电沟槽触点结构上方、并且在所述多个电介质间隔体上方，所述电介质层具有平坦的最上表面；开口，所述开口在所述电介质层中，所述开口暴露所述多个栅极结构中的一个栅极结构；以及导电过孔，所述导电过孔在所述开口中，所述导电过孔与所述多个栅极结构中的所述一个栅极结构直接接触，并且所述导电过孔具有与所述电介质层的所述平坦的最上表面共面的最上表面。12.根据权利要求11所述的计算设备，还包括：耦接到所述板的存储器。13.根据权利要求11或12所述的计算设备，还包括：耦接到所述板的通信芯片。14.根据权利要求11或12所述的计算设备，还包括：耦接到所述板的相机。15.根据权利要求11或12所述的计算设备，其中，所述部件是封装的集成电路管芯。16.一种计算设备，包括：板；以及耦接到所述板的部件，所述部件包括集成电路结构，所述集成电路结构包括：多个栅极结构；多个导电沟槽触点结构，与所述多个栅极结构交替；多个电介质间隔体，所述多个电介质间隔体中的对应一个电介质间隔体在所述多个栅极结构和所述多个导电沟槽触点结构中的相邻结构之间，其中，所述多个电介质间隔体具有与所述多个栅极结构的最上表面共面并且与所述多个导电沟槽触点结构的最上表面共面的最上表面；电介质层，所述电介质层在所述多个栅极结构上方、在所述多个导电沟槽触点结构上方、并且在所述多个电介质间隔体上方，所述电介质层具有平坦的最上表面；
开口，所述开口在所述电介质层中，所述开口暴露所述多个导电沟槽触点结构中的一个导电沟槽触点结构；以及导电过孔，所述导电过孔在所述开口中，所述导电过孔与所述多个导电沟槽触点结构中的所述一个导电沟槽触点结构直接接触，并且所述导电过孔具有与所述电介质层的所述平坦的最上表面共面的最上表面。17.根据权利要求16所述的计算设备，还包括：耦接到所述板的存储器。18.根据权利要求16或17所述的计算设备，还包括：耦接到所述板的通信芯片。19.根据权利要求16或17所述的计算设备，还包括：耦接到所述板的相机。20.根据权利要求16或17所述的计算设备，其中，所述部件是封装的集成电路管芯。

技术总结
描述了用于栅极触点或沟槽触点的导电过孔结构。在示例中，集成电路结构包括多个栅极结构。多个电介质间隔体具有与多个栅极结构的最上表面共面并且与多个导电沟槽触点结构的最上表面共面的最上表面。电介质层在多个栅极结构上方、在多个导电沟槽触点结构上方、并且在多个电介质间隔体上方。电介质层具有平坦的最上表面。开口在电介质层中，开口暴露多个栅极结构中的一个栅极结构或多个导电沟槽触点结构中的一个导电沟槽触点结构。导电过孔在开口中。导电过孔具有与电介质层的平坦的最上表面共面的最上表面。面共面的最上表面。面共面的最上表面。


技术研发人员：L
受保护的技术使用者：英特尔公司
技术研发日：2022.04.29
技术公布日：2022/12/5