利用位线的写入辅助方案的制作方法

利用位线的写入辅助方案
1.优先权要求
2.本专利申请要求于2020年04月29日提交的、题目为“write assist scheme with bitline”的非临时申请号16/862238的优先权，该申请已被转让给本技术的受让人，并且在此通过引用明确并入本文。
技术领域
3.本公开总体上涉及具有改进的写入辅助方案的方法和装置，并且更具体地，涉及一种被配置成降低电源节点上的电压以辅助写入操作的存储器。


背景技术：

4.计算设备(例如膝上型计算机、移动电话等)可以包括一个或多个处理器以执行各种功能，该处理器诸如是电话、无线数据通信、人工智能和相机/视频功能等。存储器是计算设备的重要组件。一个处理器可以耦合到存储器以执行上述计算功能。例如，一个处理器可以从存储器获取指令以执行计算功能和/或在存储器内存储用于处理这些计算功能的临时数据等。存储器的性能的改进同样会改进计算设备。


技术实现要素：

5.本发明内容标识了一些示例方面的特征，并且不是所公开的主题的排他性或详尽说明。描述了附加特征和方面，并且本领域技术人员在阅读以下详细说明并察看构成其一部分的附图之后，所述附加特征和方面将变得清楚。
6.根据至少一个实施例的装置包括：多个存储器单元；电源节点，被配置成从电源向多个存储器单元中的一个或多个或所有存储器单元提供功率以存储数据；位线，被配置成在写入操作中向一个存储器单元提供写入数据；以及放电电路，被配置成基于写入数据使电源节点对位线选择性地放电(例如，电荷从电源节点移动到位线)。
7.一种利用写入辅助方案写入存储器单元的方法包括：从电源经由电源节点向多个存储器单元中的一个存储器单元提供功率以存储数据；在写入操作中，经由位线向一个存储器单元提供写入数据；以及基于写入数据，使电源节点对位线选择性地放电。
8.根据至少一个实施例的另一个装置包括：多个存储器单元；电源节点，被配置成从电源向多个存储器单元中的一个存储器单元提供功率以存储数据；一对位线，被配置成在写入操作中向一个存储器单元提供写入数据；放电电路，被配置成在写入操作中将从电源节点下拉的电荷的至少一部分选择性地释放到一对位线中的一条位线。
附图说明
9.现在将参考附图，以示例方式而非限制的方式在详细说明中呈现装置和方法的各个方面，其中：
10.图1图示了根据本公开的某些方面的包含至少一个处理器和存储器的装置。
11.图2图示了根据本公开的某些方面的图1的存储器的功能块。
12.图3图示了根据本公开的某些方面的图2的存储器单元。
13.图4图示了根据本公开的某些方面的具有改进的写入辅助方案的图1-图2的存储器。
14.图5图示了根据本公开的某些方面的利用图4的改进的写入辅助方案的写入操作的波形。
15.图6图示了根据本公开的某些方面的利用图4和图5呈现的写入辅助方案来写进存储器单元的方法。
16.图7图示了根据本公开的某些方面的利用图6呈现的写入辅助方案写入存储器单元的方法的附加操作。
具体实施方式
17.下面结合附图阐述的详细说明旨在作为对各种配置的说明，并且不旨在呈现可以实践本文中描述的概念的唯一配置。详细说明包括用于提供对各种概念的透彻理解的具体细节。然而，对于本领域技术人员清楚的是，可以在没有这些具体细节的情况下实践这些概念。在一些情况下，以框图形式示出了众所周知的结构和组件以避免混淆这类概念。
18.如本文所使用的，动词“耦合”的各种时态中的术语“耦合到”可以意指元件a直接连接到元件b，或者其他元件可以连接在元件a和b之间(即，元件a与元件b间接连接)，以操作某些预期功能。例如，术语“耦合”可以意指元件a和元件b直接或经由其他元件进行通信或具有信息传输。
19.术语“电连接”可以意指元件a和元件b之间具有电流，或可配置成使电流在元件a和元件b之间流动。在一些示例中，术语“电连接”可以意指在元件a和元件b之间传递电能，以操作某些预期功能。例如，除了导线、迹线或其他导电材料和组件之外，元件a和元件b还可以经由电阻器、晶体管或电感器连接。
20.术语“第一”、“第二”、“第三”等为了便于参考而被采用，并且可以不具有实质性含义。同样，组件/模块的名称为了便于参考而被采用，并且可以不限制组件/模块。例如，这类非限制性名称可以包括“放电”晶体管和/或“控制”晶体管等。在一些示例中，本公开中呈现的模块和组件可以通过电路实现。这种电路可以至少部分地根据软件/固件指令进行操作。
21.术语“总线系统”和/或“信号连接”可以规定由此耦合的元件可以在它们之间直接或间接地交换信息。以这种方式，术语“总线系统”和/或“信号连接”可以包含多个物理连接以及中间级，诸如缓冲器、锁存器、寄存器等。
22.在本公开中，存储器可以与处理器一起被嵌入在半导体管芯上，或者成为与处理器不同的半导体管芯中的一部分。存储器可以执行各种功能。例如，存储器可以被用作高速缓存、寄存器文件或存储装置。存储器可以是各种类型的。例如，存储器可以是静态随机存取存储器(sram)、动态随机存取存储器(dram)、磁性随机存取存储器(mram)、nand快闪或nor快闪等。
23.随着半导体工艺的进步，存储器中的写入操作变得越来越困难。例如，较低的供电电压会减小写入裕度。在一些示例中，写入裕度可以指代允许将数据正确写入存储器单元的界值(例如，在信号时序、电压电平等方面)。此外，在finfet工艺中，存储器单元中的p型
晶体管和n型晶体管的比率不能像先前工艺那样容易地进行调整。写入辅助方案被开发以改进先进半导体工艺中的写入裕度。一个这类写入辅助方案拉低了存储器单元的电源节点上的电压，以改进写入裕度。降低的电压将改进将数据写入(写入)存储器单元。然而，拉低电源节点上的电压会引起不必要和不期望的功耗。
24.提出了利用改进的写入辅助方案的方法和装置。在一些示例中，电源节点的电压被放电(例如，降低)至位线，该位线被配置成将写入数据携载到存储器单元，写入数据使位线被上拉，或使位线被配置成被上拉。因此，在写入操作中，从电源节点释放的电荷可以用于对位线充电(例如，将位线上拉)。以这种方式，降低了功耗。
25.在本公开中通过静态随机存取存储器(sram)及其写入操作的非限制性示例来呈现方法和装置，以说明改进的写入辅助方案的方面。图1图示了根据本公开的某些方面的包含至少一个处理器102和存储器110的装置100。装置100可以包括例如计算系统(例如，服务器、数据中心、台式计算机)、移动计算设备(例如，膝上型计算机、移动电话、交通工具等)、物联网设备、虚拟现实(vr)系统或增强现实(ar)系统中的一种。处理器102可以包括处理逻辑的集合或一个或多个中央处理单元。图1图示了装置100，该装置100包含经由总线系统104耦合到存储器110的至少一个处理器102。至少一个处理器102和存储器110可以在相同的半导体管芯上，或在不同的管芯上。至少一个处理器102可以耦合到存储器110以执行计算功能，诸如数据处理、数据通信、图形显示、相机、ar或vr渲染、图像处理等中的一种。例如，存储器110可以存储指令或数据以供至少一个处理器102执行上述计算功能。
26.图2图示了根据本公开的某些方面的图1的存储器110的功能块。作为示例，存储器110被呈现为具有存储器阵列212的sram。为了说明目的，存储器110被示为配置成具有1位访问(每次访问时读取或写入一位)。存储器110可以在每次访问时读取或写入多个位(例如，x8、x16、x32)。存储器阵列212包括被布置成多个行(作为示例，被标记为“row”)和多个列(作为示例，被标记为“column”)的多个存储器单元214(例如，214_1_1至214_2m_2n)。每个存储器单元214可以存储一个数据位(逻辑1或逻辑0)。如所图示的，存储器阵列212包括2n行和2m列。在一些示例中，“m”和“n”可以是大于或等于1的整数。为了访问存储器单元214，存储器110可以包括行解码器222、字线驱动电路224(在图2中被示为wl驱动电路224)、列解码器226、多路复用器228、写入驱动器221和/或感测放大器229。图2进一步图示了用于向存储器110提供数据/从存储器110接收数据的数据输入/输出总线230。在一些示例中，数据输入/输出总线230可以耦合到总线系统104(图1)，以将从存储器110读取的数据提供给至少一个处理器102(或接收来自至少一个处理器102的要被写入存储器110的数据)。
27.存储器110可以被配置成接收地址作为输入，以访问(例如，读取或写入)对应于该地址的存储器单元(或多个存储器单元)214。行解码器222可以被配置成接收地址的n个位作为行地址，对该行地址进行解码，并且将经解码的行地址223提供给字线驱动电路224。字线驱动电路224可以被配置成输出2n条字线(wl_1至wl_2n)。字线wl_1至wl_2n中的每条字线可以耦合到存储器单元214的对应行，以用于读取或写入操作(例如，以使能对该行的访问)。列解码器226可以被配置成接收地址的m个位作为列地址，对该列地址进行解码，并且输出经解码的列地址227，以在2m个数据列之中进行选择。
28.每个存储器单元214可以被配置成电连接或耦合到位线对bl和blb，并且存储器单元214的每列可以被配置成共享相同的位线对bl和blb。因此，在图2中，有2m个位线对(例
如，bl_1至bl_2m；blb_1至blb_2m)。在一次访问中，字线驱动电路224可以被配置成将一定电压电平提供(例如，驱动或影响)到由行地址选择的wl_1至wl_2n之中的一条字线上，以访问耦合到该一条字线的存储器单元214的行(例如，以促进对耦合到该一条字线的存储器单元214的行的读取操作或写入操作)。对于读取访问(例如，读取操作中的存储器110)，存储器单元214的行可以被配置成将所存储的数据提供到2m个位线对bl和blb上。对于写入访问(例如，写入操作中的存储器110)，写入数据可以被提供到2m个位线对bl和blb上，并且被写入到存储器单元214的行中。
29.多路复用器228可以被配置成基于经解码的列地址227，选择一个位线对bl和blb，以进行读取访问和/或写入访问。在读取操作中，多路复用器228可以被配置成选择一个位线对bl和blb，并且将被选择的位线对bl和blb上的数据作为读取数据提供给感测放大器229。感测放大器229可以被配置成放大和/或存储经由多路复用器228从存储器阵列212读取的数据，并且将放大的读取数据输出到数据输入/输出总线230上。在写入操作中，写入驱动器221可以被配置成接收来自数据输入/输出总线230的输入数据，并且将其作为写入数据而输出到多路复用器228。多路复用器228可以被配置成(基于经解码的列地址227)选择一个位线对bl和blb，并且将写入数据提供给被选择的位线对bl和blb。
30.图3图示了根据本公开的某些方面的图2的存储器单元214。图3图示了具有p型晶体管336、p型晶体管337、n型晶体管338、n型晶体管339以及访问晶体管346和348的存储器单元214。存储器单元214可以被配置成经由电源节点325和地由供电电压vdd供电。存储器单元214可以被配置为两个交叉耦合的反相器332和334以存储数据。p型晶体管336和n型晶体管338可以被配置为反相器332，并且p型晶体管337和n型晶体管339可以被配置为反相器334。存储节点342可以被配置成电连接或耦合到反相器332的输出和反相器334的输入。存储节点344可以被配置成电连接或耦合到反相器334的输出和反相器332的输入。数据可以由存储节点342和344存储(例如，逻辑0可以被存储在存储节点342处，而逻辑1被存储在存储节点344处，反之亦然，以呈现存储位的不同存储值)。在逻辑0被存储在存储节点342(并且逻辑1被存储在存储节点344)的情况下，n型晶体管338可以被配置成通过保持存储节点342被放电的方式在存储节点342处保持逻辑0。在逻辑0被存储在存储节点344(并且逻辑1被存储在存储节点342)的情况下，n型晶体管339可以被配置成通过保持存储节点344被放电的方式在存储节点344处保持逻辑0。
31.访问晶体管346和348可以被配置成提供去往或来自位线对bl和blb的、对存储节点342和344的读取访问或写入访问。字线wl可以被配置成在读取或写入操作中，导通访问晶体管346和348，以使得能够访问存储器单元214的多个行中的一行(图2)。在图3中，访问晶体管346和348是n型晶体管，并且用作传输门。字线驱动电路224(图2)可以被配置成将字线wl驱动成用于访问存储器单元214的电压电平(例如，向字线wl提供一定电压电平，以将访问晶体管346和348导通，并且促进读取操作或写入操作)。电压电平可以是高电压，诸如vdd，以将访问晶体管346和348导通以允许存储器单元214的读取或写入。
32.在读取操作中，位线对bl和blb两者都可以被预充电至高电压电平，诸如vdd。(作为示例，图4中示出了预充电电路450。)存储器单元214可以被配置成选择性地下拉位线对bl和blb中的一条位线，以将存储位提供到位线对bl和blb上。例如，存储节点342存储逻辑0(例如，诸如地的低电压电平)，并且存储节点344存储逻辑1(例如，诸如vdd的高电压电平)。
在读取操作中，位线blb经由访问晶体管346被n型晶体管338下拉，而位线bl保持(预充电的)高电压电平。因此，在位线对bl和blb之间产生电压差，以指示存储器单元214的存储位。
33.以这种方式，由存储器单元214的行存储的位可以被提供到位线对(bl_1、blb_1至bl_2m、blb_2m)上，存储器单元214的该行耦合到字线(wl_1至wl_2n中的一个)，该字线被字线驱动电路224(图2)驱动成高电压以用于读取操作。多路复用器228可以被配置成基于来自列解码器226的经解码的列地址227，选择一个位线对bl和blb，并且将来自被选择的位线对bl和blb的存储位(例如，以位线对bl和blb上的电压差的形式)提供给感测放大器229。感测放大器229可以被配置成将位线对bl和blb上的电压差放大，并且将结果输出到数据输入/输出总线230(见图2)和存储器110外部的系统(例如，经由总线系统104输出到至少一个处理器102；见图1)。
34.在写入操作中，参考图2，写入驱动器221(见图2)可以被配置成经由总线系统104(见图1)和/或数据输入/输出总线230(见图2)，从例如至少一个处理器102接收用于写入的输入。写入驱动器221还可以被配置成将输入作为写入数据而驱动到经由多路复用器228选择的位线对bl和blb。例如，写入驱动器221可以被配置成将被选择的列的位线bl放电(例如，下拉)至低电压电平(例如，地)，并且将位线blb充电(例如，上拉)至高电压电平。在一些示例中，高电压电平和低电压电平可以是相对术语(例如，相互比较)。参考图3，在写入访问之前，存储节点342存储逻辑0(例如，诸如地的低电压电平)并且存储节点344存储逻辑1(例如，诸如vdd的高电压电平)的示例中，被驱动成低电压电平的位线bl会经由访问晶体管348而将存储节点344拉至低电压电平(例如，地或接近地)。由存储器单元214存储的位可以对应地翻转状态。以这种方式，不同的状态被写入存储器单元214。
35.图4图示了根据本公开的某些方面的具有改进的写入辅助方案的图1-图2的存储器110。图4包括图2-图3的存储器单元214、图2的多路复用器228、电源420、隔离晶体管422、放电电路432、预充电电路450和写入驱动器221(见图2)。图4还包括放电电路432，该放电电路432具有控制晶体管430和放电晶体管442和444。电源420可以被配置成将来自供电电压vdd的功率提供给电源节点325。例如，电源420可以包括头部开关和/或包括将供电电压vdd和电源节点325电连接的晶体管(未示出)。
36.隔离晶体管422可以被配置成在放电电路432使电源节点325对位线bl或blb放电时，将电源节点325与电源420隔离，以辅助写入操作。下面将呈现写入操作中的写入辅助的其他细节。隔离晶体管422还可以被配置成由写入信号或指示写入操作的信号控制(例如，导通和关断)。在一些示例中，隔离晶体管422可以包括具有电连接到节点423的栅极的p型晶体管。写入信号(或指示写入操作的信号)可以经由节点423提供，并且尤其可以指示处于写入操作的状态。在一些示例中，将电源节点325与电源420隔离的隔离晶体管422可以隔离电源节点325以免被上拉(例如，上拉到vdd)。例如，由于隔离晶体管422将电源节点325与电源420隔离，电源节点325可以与所有或任何上拉源隔离。
37.电源节点325可以被配置成将来自电源420的功率提供给存储器单元214_1_1至214_2m_2n(图2)中的存储器单元214，以将数据存储在存储器单元214中。在一些示例中，电源节点325可以被配置成向存储器阵列212(见图2)的多个列中的一部分提供功率。在一些示例中，电源节点325可以被配置成向存储器阵列212的多个列中的一列提供功率。在一些示例中，存储器单元214的交叉耦合反相器332和334可以经由电源节点325供电，并且因此，
存储在存储节点342和344的数据可以经由电源节点325供电。
38.位线对bl和blb可以被配置成在写入操作中向存储器单元214提供写入数据(或写入数据的多个版本)。预充电电路450可以被配置成在写入操作之前，将位线对bl和blb预充电至一定电平。例如，预充电电路450可以被配置成在写入操作之前，将位线bl和blb预充电至vdd。
39.写入驱动器221可以被配置成基于要写入存储器单元214的写入数据，来驱动位线对bl和blb。例如，写入驱动器221可以被配置成响应于写入数据处于第一状态，将被选择的列的位线bl放电至低电压电平(例如，地)，并且将位线blb充电至高电压电平(例如，上拉到例如vdd)。写入驱动器221还可以被配置成响应于写入数据处于第二状态，将被选择的列的位线blb放电至低电压电平(例如，地)，并且将位线bl充电至高电压电平(例如，上拉到例如vdd)。第一状态和第二状态可以不同。以这种方式，诸如bl和blb的位线对可以是互补位线。例如，位线bl可以是位线blb的互补位线，并且反之亦然，以在写入操作中携载写入数据。写入驱动器221可以被配置成经由多路复用器228(与控制多路复用器228的经解码列地址227一起被示出)来驱动(例如，放电或上拉)位线对bl和blb。
40.放电电路432可以被配置成基于写入数据，选择性地使电源节点325对位线bl(或blb)放电。例如，放电电路432可以被配置成响应于写入数据处于使写入驱动器221对位线bl(或blb)充电的状态，而使电源节点325对位线bl(或blb)放电。例如，写入驱动器221可以被配置成基于写入数据的状态，经由多路复用器228向被选择的位线bl(或blb)输出逻辑1或高电压，以对位线bl(或blb)充电。因此，放电电路432可以被配置成根据写入数据，选择位线对bl和blb中的一条位线来对电源节点325进行放电。
41.在一些示例中，放电电路432可以包括控制晶体管430、放电晶体管442和第二放电晶体管444。在一些示例中，控制晶体管430、放电晶体管442和/或第二放电晶体管444可以是一个或多个p型晶体管。控制晶体管430可以被配置成耦合到电源节点325、放电晶体管442和第二放电晶体管444。例如，控制晶体管430可以被配置成电连接到电源节点325，并且经由节点431电连接到放电晶体管442和第二放电晶体管444。控制晶体管430可以被配置成基于指示写入操作的信号而导通，以使得电源节点325能够放电。例如，控制晶体管430可以包括电连接到节点433的栅极。写入信号的反相可以经由节点433提供，并且尤其可以指示处于写入操作的状态。例如，节点433上的处于逻辑0的信号可以指示写入操作被激活。
42.在一些示例中，放电晶体管442可以被配置成响应于写入数据处于使写入驱动器对位线blb充电的状态(例如，第一状态)而电连接到位线blb，以使电源节点325对位线blb放电。例如，放电晶体管442可以包括电连接到节点443的栅极。信号可以经由节点443提供，并且尤其可以指示写入数据的反相。例如，响应于写入数据为逻辑1，放电晶体管442可以导通以使电源节点325对位线blb放电。逻辑1的写入数据可以使写入驱动器221经由多路复用器228将逻辑1输出到位线blb上，以对位线blb充电(例如，在位线blb下降到低于vdd-vth的情况下——vth是多路复用器228的n型晶体管的阈值电压)。以这种方式，控制晶体管430和放电晶体管442可以被配置成串联地使电源节点325对位线blb放电。
43.第二放电晶体管444可以被配置成响应于写入数据处于使写入驱动器对位线bl充电的状态(例如，第二状态)，而电连接到位线bl，以使电源节点325对位线bl放电。例如，第二放电晶体管444可以包括电连接到节点445的栅极。信号可以经由节点445提供，并且尤其
可以指示写入数据。例如，响应于写入数据为逻辑0，第二放电晶体管444可以导通以使电源节点325对位线bl放电。逻辑0的写入数据可以经由多路复用器228使写入驱动器221将逻辑1输出到位线bl上，以对位线bl充电(例如，在位线bl下降到低于vdd-vth的情况下——vth是多路复用器228的n型晶体管的阈值电压)。以这种方式，控制晶体管430和放电晶体管444可以被配置成串联地使电源节点325对位线bl放电。如上所述，位线bl可以是位线blb的互补位线，反之亦然，因为被拉低的位线对bl和blb中的每条位线表示写入数据的不同状态。
44.图5图示了根据本公开的某些方面的利用图4的改进的写入辅助方案的写入操作的波形。在x轴上图示了时间。参考图4呈现图5。作为示例，逻辑0被存储在存储节点342，并且逻辑1被存储在存储节点344。因此，在写入操作之前，存储器单元214将存储节点342维持在地，并且将存储节点344维持在vdd。术语“高”和“低”可以是相对的，并且可以以电压为基准。
45.在写入操作之前，预充电电路450将位线bl和blb预充电至vdd。在t0处，节点423处的信号变为高达逻辑1或vdd，并且节点433处的信号变为低至逻辑0或地，指示写入操作被使能。预充电电路450在写入操作开始时可以关闭。隔离晶体管422被关断(通过节点423处的信号变高)，将电源节点325与电源420隔离。随后，在一些示例中，电源节点325被隔离以免被上拉(例如，电源节点325未电连接到任何上拉电路)。控制晶体管430通过节点433处的信号变低而导通，将电源节点325电连接到节点431。
46.在t1处，字线wl变得为高达逻辑1或vdd。存储器单元214内的访问晶体管346和348被导通，将存储节点342电连接到位线blb，并且将存储节点344电连接到位线bl。因此，位线blb通过访问晶体管346和存储节点342进行放电(见图5中的p1)。位线bl不放电，因为与其电连接的存储节点344处于逻辑1或vdd。因此，在放电电路432使电源节点325对位线blb放电时，电源节点325通过隔离晶体管422与电源420隔离。
47.在t2处，节点443处的信号(例如，写入操作的激活低指示符(active low indicator))变低，将放电晶体管442导通。节点445处的信号(例如，写入数据的激活高指示符(active high indicator)；图5中未示出)保持高，以保持放电晶体管444关断。因此，电源节点325经由控制晶体管430和放电晶体管442对位线blb放电(见图5中的p2)。此外，作为结果，经由位线blb和电源节点325之间的电荷共享，位线blb被放电的电源节点325上拉。图5进一步图示了电源节点325上的电压被拉低了δv 526。对存储器单元214供电的电源节点325上的电压的降低和/或更高的blb电压有助于写入存储器214时的写入裕度。例如，通过降低电源节点325上的电压和/或更高的位线blb的电压，改进了利用写入数据成功重写存储器单元214的机会，因为由于电源节点325上的电压被降低，存储器单元214的反相器334对抗位线bl下拉的强度也减小。
48.此外，写入驱动器221被开启，以将写入数据输出到位线对bl和blb上。在图5的示例中，经由多路复用器228(见图4)的n型晶体管，写入驱动器221将写入数据输出到位线blb，并且将写入数据的反相输出到位线bl。在该示例中，为了翻转存储在存储器单元214中的位，写入驱动器221通过将逻辑1输出到位线blb上并且将逻辑0输出到位线bl的方式，将位线blb充电(例如，上拉)为高并且将位线bl拉低。如图5中所示，位线bl被拉低至逻辑0或地。取决于blb电压电平，写入驱动器221可以保持将位线blb置于或上拉到vdd-v
th
(多路复用器228的n型晶体管的阈值电压)。例如，如果在与电源节点325的电荷共享完成之后，blb
电压电平高于vdd-v
th
，则写入驱动器221将不会对blb充电。另一方面，如果在电荷共享之后，blb电压电平低于vdd-v
th
，则写入驱动器221会将位线blb上拉到vdd-v
th
。
49.以这种方式，放电电路432(见图4)可以被配置成使电源节点325对位线blb放电，以将位线blb上拉到高于写入驱动器221对位线blb充电的电平。例如，使电源节点325对位线blb放电的放电电路432可以将位线blb上拉到高于单独的写入驱动器221可以上拉位线blb的电平。例如，参考图5，当写入驱动器221经由多路复用器228(见图4)将逻辑1输出到位线blb上时，写入驱动器221被配置成将位线blb充电或上拉到vdd-v
th
。使电源节点325对位线blb放电的放电电路432(见图4)将位线blb上拉到高于vdd-v
th
的vdd-δv 526。因此，在电源节点325上的降低电压和位线blb上的升高电压的辅助下，变低的位线bl可以能够翻转存储在存储器单元214中的值，从而将写入数据输入到存储器单元214中。
50.图6图示了根据本公开的某些方面的利用图4和图5呈现的写入辅助方案写入存储器单元的方法。例如，图6的操作可以由图1-图4呈现的存储器110实现。箭头指示操作中间的某些关系，但不一定是顺序关系。在610处，经由电源节点，将来自电源的功率提供给多个存储器单元中的一个存储器单元以存储数据。例如，参考图4，功率由电源420经由电源节点325提供给(存储器阵列212的；见图2)存储器单元214，以存储数据。在620处，在写入操作中，经由位线将写入数据提供到存储器单元。例如，参考图4，写入数据经由位线bl和/或位线blb而被提供到(例如，写入)存储器单元214。
51.在630处，基于写入数据，选择性地使电源节点对位线放电。例如，参考图4，可以基于写入数据来选择电源节点325对位线blb放电或不放电。例如，在写入数据为逻辑0的情况下，节点443上指示写入数据的反相的信号将处于逻辑1(高电压或vdd)，这将放电晶体管442关断。在该情况下，在写入操作中，基于写入数据为逻辑0，电源节点325被选择为不对位线blb放电。节点445处指示写入数据的信号将处于逻辑0(低电压或地)，这将放电晶体管444导通。在写入操作中，基于写入数据为逻辑0，电源节点325被选择为对位线bl放电。
52.在写入数据为逻辑1的情况下，节点443上指示写入数据的反相的信号将处于逻辑0(低电压或地)，这将放电晶体管442导通。在该情况下，在写入操作中，基于写入数据为逻辑1，电源节点325被选择为对位线blb放电。节点445处指示写入数据的信号将处于逻辑1(高电压或vdd)，这将放电晶体管444关断。因此，在写入操作中，基于写入数据为逻辑1，电源节点325未被选择为对位线bl放电。
53.在640处，位线由写入驱动器基于写入数据来驱动。例如，参考图4，基于写入数据为逻辑0，写入驱动器221将位线blb放电(例如，到低电压或地)并且将位线bl充电(例如，到高电压或vdd-v
th
)。基于写入数据为逻辑1，写入驱动器221将位线blb充电(例如，到高电压或vdd-v
th
)并且将位线bl放电(例如，到低电压或地)。在650处，响应于写入数据处于使写入驱动电路对位线充电的状态，使电源节点通过放电电路对位线放电。例如，参考图4，第二放电晶体管444包括电连接到节点445的栅极。信号经由节点445提供，并且尤其指示写入数据。例如，响应于写入数据为逻辑0，第二放电晶体管444导通以使电源节点325对位线bl放电。逻辑0的写入数据使写入驱动器221将逻辑1输出到位线bl上，以经由多路复用器228对位线bl充电(例如，在位线bl下降到低于vdd-v
th
的情况下；v
th
是多路复用器228的n型晶体管的阈值电压)。
54.在645处，位线被上拉到高于写入驱动器对位线充电的电平。例如，参考图5，使电
源节点325对位线blb放电的放电电路432可以将位线blb上拉到高于单独的写入驱动器221可以上拉位线blb的电平。例如，在写入驱动器221经由多路复用器228(见图4)将逻辑1输出到位线blb上时，写入驱动器221将位线blb充电或上拉到vdd-v
th
。使电源节点325对位线blb放电的放电电路432(见图4)将位线blb上拉到高于vdd-v
th
的vdd-δv 526。
55.在660处，在放电电路使电源节点对位线放电时，电源节点通过隔离晶体管与电源隔离。例如，参考图4，隔离晶体管422由写入信号控制(例如，导通和关断)。隔离晶体管422包括具有电连接到节点423的栅极的p型晶体管。写入信号经由节点423提供，并且尤其指示处于写入操作的状态。隔离晶体管422将电源节点325与电源420隔离，也将电源节点325隔离以免被上拉。例如，由于将电源节点325与电源420隔离的隔离晶体管422，电源节点325与所有或任何上拉源隔离。参考图5，隔离晶体管422被关断。
56.参考图5，在t0处，写入操作的开始将隔离晶体管422关断。在t1处，字线wl变高至逻辑1或vdd。存储器单元214内的访问晶体管346和348被导通，将存储节点342电连接到位线blb并且将存储节点344电连接到位线bl。因此，位线blb通过访问晶体管346和存储节点342进行放电(见图5中的p1)。位线bl不进行放电，因为与其电连接的存储节点344处于逻辑1或vdd。因此，在放电电路432使电源节点325对位线blb放电时，电源节点325通过隔离晶体管422与电源420隔离。
57.在670处，经由电源节点，将功率从电源提供给多个列中的一部分以存储数据。例如，参考图4，电源节点325将来自电源420的功率提供给存储器阵列212(见图2)的多个列中的一列(并且例如仅一列)，因此提供给一部分。操作可以在图7的710处继续。
58.图7图示了根据本公开的某些方面的利用图6呈现的写入辅助方案写入存储器单元的方法的附加操作。操作可以来自图6的670。在710处，响应于写入数据处于使写入驱动电路对位线充电的状态，放电电路的放电晶体管被导通以使电源节点对位线放电。在730处，响应于写入数据处于使写入驱动电路对互补位线充电的第二状态，通过放电电路的第二放电晶体管使电源节点对位线的互补位线放电。例如，参考图4，响应于写入数据处于使写入驱动器对位线blb充电的状态(例如，第一状态；例如，逻辑1)，放电晶体管442电连接到位线blb以使电源节点325对位线blb放电。响应于写入数据处于使写入驱动器对位线bl充电的状态(例如，第二状态；例如，逻辑0)，第二放电晶体管444电连接到位线bl以使电源节点325对位线bl放电。
59.在730处，基于指示写入操作的信号，放电电路的控制晶体管被导通以使得电源节点能够放电。例如，参考图4，基于栅极上指示写入操作的信号，控制晶体管430被导通以使得电源节点325能够放电。控制晶体管430包括电连接到节点433的栅极。写入信号的反相经由节点433提供并且尤其指示处于写入操作的状态。例如，节点433上处于逻辑0的信号指示写入操作活动。
60.提供先前说明以使本领域技术人员能够实践本文中描述的各个方面。对这些方面的各种修改对于本领域技术人员来说将是很清楚的，并且本文中定义的一般原理可以被应用于其他方面。因此，权利要求不旨在限于本文所示的方面，而是符合与权利要求的语言一致的全部范围，其中除非如此特别说明，否则对单数形式的元素的引用不旨在表示“一个且仅一个”，而是表示“一个或多个”。“示例性”一词在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不一定被解释为优于或胜于其他方面。除非另有特
别说明，否则术语“一些”是指一个或多个。诸如“a、b或c中的至少一个”、“a、b或c中的一个或多个”、“a、b和c中的至少一个”、“a、b和c中的一个或多个”和“a、b、c或其任何组合”的组合包括a、b和/或c的任何组合，并且可以包括多个a、多个b或多个c。具体地，诸如“a、b或c中的至少一个”、“a、b或c中的一个或多个”、“a、b和c中的至少一个”、“a、b和c中的一个或多个”和“a、b、c或其任何组合”的组合可以是仅a、仅b、仅c、a和b、a和c、b和c、或a和b和c，其中任何这种组合可以包含a、b或c的一个或多个成员。本领域技术人员已知的或以后将知道的在本公开中描述的各个方面的元素的所有结构和功能等效物通过引用明确地并入本文并且旨在被权利要求涵盖。此外，本文中公开的任何内容均不旨在专供于公众，无论权利要求中是否明确引用了这种公开。“模块”、“机制”、“元件”、“设备”等词语可能不能代替“部件”一词。因此，除非使用短语“用于
…
的部件”明确叙述该元素，否则任何权利要求元素均不得被解释为部件加功能。