偏置电流发生器电路系统的制作方法

1.本公开的实施例大体上涉及存储器子系统，且更具体地说，涉及偏置电流发生器电路系统。


背景技术：

2.存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可例如为非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据以及从存储器装置检索数据。
附图说明
3.根据下文给出的详细描述和本公开的各种实施例的附图，将更充分地理解本公开。然而，各图不应视为将本公开限于具体实施例，而是仅用于解释和理解。
4.图1说明根据本公开的一些实施例的包含存储器子系统的实例计算系统。
5.图2说明根据本公开的一些实施例的偏置电流发生器电路系统的实例。
6.图3是根据本公开的一些实施例的用于减小偏置电流发生器电路系统的输出电流的电源电压灵敏度的实例方法的流程图。
7.图4是本公开的实施例可在其中操作的实例计算机系统的框图。
具体实施方式
8.本公开的各方面涉及存储器子系统中的偏置电流发生器电路系统。存储器子系统可以是存储装置、存储器模块，或存储装置和存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。通常，主机系统可利用存储器子系统，所述存储器子系统包含一或多个组件，例如存储数据的存储器装置。主机系统可提供数据以存储在存储器子系统处，且可请求从存储器子系统检索数据。
9.当偏置电流发生器电路系统生成输出电流时，所述输出电流可具有电源电压灵敏度。例如，电源电压的变化可引起输出电流的量值变化。电源电流以及因此输出电流可能对各种因素敏感，所述因素包含但不限于寄生电容和噪声。如本文所使用，术语“寄生电容”可指由于电气组件之间在彼此极为接近时形成的电场而存储在电气组件上的电荷。如本文所使用，术语“噪声”可指信息信号的误差或不合需要的随机干扰。
10.由偏置电流发生器电路系统生成的输出电流的方差可能对接收所述输出电流的电路具有不利影响，因为电路经配置以接受特定量值的输入电流。不利影响可包含但不限于将过多电流供应到电路或将不足量的电流供应到电路。将过多电流供应到电路可导致电路中的电气组件过热且缩短那些组件的寿命。将不足量的电流供应到电路可导致电路无法执行其既定功能，因为电路未接收足够电流以对其电气组件供电。
11.在常规存储器子系统中，可在偏置电流发生器电路系统中使用电阻器以减小电源电压灵敏度。然而，这可导致输出电流在输入电压改变时改变。这意味着电源电压的任何变
化都可导致输出电流的变化且引起上文所描述的不利影响。
12.减小偏置电流发生器电路系统的电源电压灵敏度的一个替代技术是将电路的电压调节器耦合(例如，添加)到存储器子系统内的偏置电流发生器电路系统。如本文所使用，“电压调节器”可指经设计以通过生成对于输入电压或负载条件的任何变化保持恒定的输出电压来调节电压电平的电气组件。然而，将电压调节器添加到存储器子系统会将额外空间专用于存储器子系统中的偏置电流发生器，这减少了可专用于改进存储器子系统的其它功能(例如添加更多处理器以提高存储器子系统速度)的空间量。
13.减小偏置电流发生器电路系统的电源电压灵敏度的另一替代技术是将具有负性电源电压灵敏度的补偿电路添加到偏置电流发生器电路系统。补偿电路可减小由偏置电流发生器电路系统生成的输出电流的总电源电压灵敏度。然而，将补偿电路添加到存储器子系统会将存储器子系统中的额外空间专用于偏置电流发生器电路系统，这减少了可用于改进存储器子系统的其它功能的空间量。
14.本公开的各方面通过形成偏置电流发生器电路系统来解决以上和其它缺陷，所述偏置电流发生器电路系统可生成第二(例如，额外)偏置电流以施加于由偏置电流发生器电路系统生成的第一(例如，主)偏置电流(例如，从中减去第二偏置电流)。生成第二偏置电流以施加于第一偏置电流以减小电源引起的共模偏置电流可为存储器子系统提供各种益处，例如减小由偏置电流发生器电路系统生成的输出电流的电源电压灵敏度，并最小化存储器子系统内的偏置电流发生器电路系统占用的空间量。
15.生成第二偏置电流以施加于第一偏置电流的一个益处是，施加第二偏置电流会减小第一偏置电流的电源电压灵敏度，然后可将第一偏置电流用作存储器子系统内的偏置电流发生器电路系统的输出电流。如本文所使用，“偏置电流”可指直流电(dc)，其意在电路中的各个点产生预定电压或电流以在电子组件中建立适当的操作条件。生成第二偏置电流以施加于第一偏置电流的另一益处是，相比于减小电源电压灵敏度的替代技术，用于生成第二偏置电流的电路系统在存储器子系统内占据的空间更小。
16.图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)，或此类装置的组合。
17.存储器子系统110可以是存储装置、存储器模块，或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储(ufs)驱动器、安全数字(sd)卡以及硬盘驱动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小型dimm(so-dimm)以及各种类型的非易失性双列直插式存储器模块(nvdimm)。
18.计算系统100可以是计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、载具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(iot)功能的装置、嵌入式计算机(例如，包含在载具、工业设备或联网商用装置中的嵌入式计算机)，或包含存储器和处理装置的此类计算装置。
19.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，术语“耦合到”或“与
…
耦合”可指组件
之间的连接，所述连接可以是间接通信连接或直接通信连接(例如，不具有居间组件)，无论有线或无线，包含例如电连接、光学连接、磁连接等连接。
20.主机系统120可包含处理器芯片组和由所述处理器芯片组执行的软件栈。处理器芯片组可包含一或多个核心、一或多个高速缓存、存储器控制器(例如，nvdimm控制器)以及存储协议控制器(例如，pcie控制器、sata控制器)。主机系统120使用存储器子系统110，以例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
21.主机系统120可经由接口(例如，物理主机接口)耦合到存储器子系统110。接口的实例可包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤通道、串行附接scsi(sas)、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如，支持双数据速率(ddr)的dimm套接接口)、开放nand快闪接口(onfi)、双数据速率(ddr)、低功率双数据速率(lpddr)、通用串行总线(usb)或任何其它接口。所述接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过pcie接口与主机系统120耦合时，主机系统120还可利用nvm高速(nvme)接口来存取存储器组件(例如，存储器装置130)。所述接口可提供用于在存储器子系统110与主机系统120之间传送控制、地址、数据和其它信号的方式。图1说明存储器子系统110以作为实例。总的来说，主机系统120可通过同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
22.存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可以是但不限于随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
23.非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(nand)型快闪存储器和就地写入存储器，例如三维交叉点(“3d交叉点”)存储器装置，其为非易失性存储器单元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。nand型快闪存储器包含例如二维nand(2d nand)和三维nand(3d nand)。
24.存储器装置130中的每一者可包含一或多个存储器单元阵列。一个类型的存储器单元，例如单层级单元(slc)，可每单元存储一个位。其它类型的存储器单元，例如，多层级单元(mlc)、三层级单元(tlc)、四层级单元(qlc)和五层级单元(plc)，可每单元存储多个位。在一些实施例中，存储器装置130中的每一者可包含一或多个存储器单元阵列，例如slc、mlc、tlc、qlc或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器单元的slc部分以及mlc部分、tlc部分、qlc部分或plc部分。存储器装置130中的存储器单元可分组为页，所述页可指用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如，nand)，页可经分组以形成块。
25.虽然描述了非易失性存储器组件，例如3d交叉点非易失性存储器单元阵列和nand型存储器(例如，2d nand、3d nand)，但存储器装置130可基于任何其它类型的非易失性存储器或存储装置，例如只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫属化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机
存取存储器(mram)、自旋转移力矩(stt)-mram、导电桥接ram(cbram)、电阻性随机存取存储器(rram)、基于氧化物的rram(oxram)、或非(nor)快闪存储器和电可擦除可编程只读存储器(eeprom)。
26.存储器子系统控制器115(或简单起见，控制器115)可与存储器装置130通信以执行操作，例如，在存储器装置130处读取数据、写入数据或擦除数据，以及其它此类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文所描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适的处理器。
27.存储器子系统控制器115可以是处理装置，其包含经配置以执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所说明实例中，存储器子系统控制器115的本地存储器119包含嵌入式存储器，其经配置以存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程(包含处置存储器子系统110与主机系统120之间的通信)的指令。
28.在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。尽管将图1中的实例存储器子系统110说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，且可能改为依靠(例如由外部主机或由与存储器子系统分开的处理器或控制器提供的)外部控制。
29.一般来说，存储器子系统控制器115可从主机系统120接收命令或操作且可将所述命令或操作转换成指令或适当命令，以实现对存储器装置130和/或存储器装置140的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、无用单元收集操作、错误检测和错误校正码(ecc)操作、加密操作、缓存操作，以及与存储器装置130相关联的逻辑地址(例如，逻辑块地址(lba)、名字空间)和物理地址(例如，物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口(未描画)电路系统以经由物理主机接口(未描画)与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器装置130和/或存储器装置140，以及将与存储器装置130和/或存储器装置140相关联的响应转换成用于主机系统120的信息。
30.存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可接收来自存储器子系统控制器115的地址，且解码所述地址以存取存储器装置130和/或存储器装置140。
31.在一些实施例中，存储器装置130包含结合存储器子系统控制器115操作以在存储器装置130的一或多个存储器单元上执行操作的本地媒体控制器135。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器装置130是受管理存储器装置，其为与本地控制器(例如，本地控制器135)组合以用于同一存储器装置封装内的媒体管理的原始存储器装置。受管理存储器装置的实例是受管理nand(mnand)装置。
32.存储器子系统110包含偏置电流发生器电路系统113。在一些实施例中，偏置电流
发生器电路系统113位于存储器子系统控制器115上。在一些实施例中，偏置电流发生器电路系统113不是存储器子系统控制器115的部分。偏置电流发生器电路系统113可用于减小由偏置电流发生器电路系统生成的输出电流的电源电压灵敏度。偏置电流发生器电路系统113可包含多个电阻器和耦合到多个晶体管的多个晶体管，如本文中将进一步描述(例如，结合图2)。在一些实施例中，存储器子系统110包含偏置电流发生器电路系统113，其可通过生成第二偏置电流以施加于由偏置电流输出电路系统113生成的第一偏置电流而减小偏置电流发生器电路系统113的输出电流的电源电压灵敏度。在一些实施例中，存储器子系统控制器115包含偏置电流发生器电路系统113的至少一部分。举例来说，存储器子系统控制器115可包含处理器117(处理装置)，所述处理器经配置以执行存储在本地存储器119中的指令以用于执行本文所描述的操作。
33.偏置电流发生器电路系统113可通过将由偏置电流发生器电路系统生成的第二(例如，额外)偏置电流施加于由偏置电流发生器电路系统生成的第一(例如，主)偏置电流(其可随后用作偏置电流发生器电路系统的输出电压)来减小由偏置电流发生器电路系统113生成的输出电流的电源电压灵敏度。也就是说，可通过将第二偏置电流施加于第一偏置电流来生成输出电流。第一偏置电流和第二偏置电流都可以是dc。在一些实施例中，第一偏置电流的量值大于第二偏置电流的量值。
34.对于允许比标称值高百分之十或低百分之十的供电精度的应用，当第二偏置电流未施加于第一偏置电流时，输出电流对电源电压的依赖性可能导致输出电流比输出电流的既定量值大或小约百分之十。然而，如本文所描述将第二偏置电流施加于第一偏置电流可降低输出电流对电源电压的依赖性。在一些实施例中，将第二偏置电流施加于第一偏置电流可将输出电流对电源电压的依赖性降低到比输出电流的既定量值大或小约百分之二。在一些实施例中，偏置电流发生器电路系统可经配置以将输出电流对电源电压的依赖性降低到比既定输出电流大或小约低于百分之二。
35.图2说明根据本公开的一些实施例的偏置电流发生器电路系统213的实例。偏置电流发生器电路系统213可以是例如先前结合图1描述的偏置电流发生器电路系统113。偏置电流发生器电路系统213可包含并联电阻器203-1和203-2(个别地或统称为电阻器203)、可耦合到电源的晶体管205-1、205-2、205-3、205-4和205-5(个别地或统称为晶体管205)，以及可耦合到接地的晶体管207-1、207-2、207-3、207-4和207-5(个别地或统称为晶体管207)。
36.在图2中展示的实例中，偏置电流发生器电路系统213可包含多个导电路径，所述多个导电路径包含电阻器203。举例来说，偏置电流发生器电路系统213可包含第一导电路径和第二导电路径，所述第一导电路径包含电阻器203-1，所述第二导电路径包含电阻器203-2。第一偏置电流可流动通过第一导电路径上的电阻器203-1，且第二偏置电流可流动通过第二导电路径上的电阻器203-2。也就是说，电阻器203-1可用于生成第一偏置电流，且电阻器203-2可用于生成第二偏置电流。电阻器203-1可耦合到晶体管207-1的源极/漏极区，且电阻器203-2可耦合到晶体管207-2的源极/漏极区。
37.第二导电路径还可包含晶体管205-1。晶体管205-1的源极/漏极区可耦合到电阻器203-2。晶体管205-1的栅极可耦合到晶体管205-2的栅极。第二导电路径(例如，电阻器203-2)还可耦合到晶体管205-1和205-2的栅极。
38.包含电阻器203-2和晶体管205-1、205-2和207-2可为偏置电流发生器电路系统213提供各种益处。举例来说，如上文所陈述，电阻器203-2可用于生成第二偏置电流。第二偏置电流可施加到第一偏置电流以减小第一偏置电流的量值方差和输出电流的电源电压灵敏度。在一些实施例中，将第二偏置电流施加于第一偏置电流可生成输出电流，如本文先前所描述。
39.通过电阻器203-1生成的第一电流与电源减去一个二极管压降成一阶比例。通过电阻器203-2生成的第二电流与电源减去两个二极管压降成一阶比例。这使得第二电流成为电源的更强函数。从第一电流减去第二电流可在一阶消除输出电流的电源灵敏度。输出电流的所得电源灵敏度归因于二极管压降和电阻器203的电阻率的二阶影响。
40.由偏置电流发生器电路系统213生成的输出电流可提供到额外电路系统211。举例来说，晶体管205-5到207-5可耦合到额外电路系统211以将输出电流提供到额外电路系统211。举例来说，额外电路系统211可位于先前结合图1描述的存储器装置130上。在一些实施例中，额外电路系统211可以是多个单独电路。因此，由偏置电流发生器电路系统213生成的输出电流可提供到多个单独电路。
41.在一些实施例中，额外电路系统211可以是比较器电路系统。如本文所使用，术语“比较器电路系统”可指比较两个电压或电流且输出指示哪个较大的数字信号的电路系统。比较器电路系统可包含多个电阻器、多个晶体管和多个感测放大器。在一些实施例中，晶体管205-5到205-7可耦合到比较器电路系统的感测放大器，且输出电流可提供到感测放大器的输入。在一些实施例中，晶体管205-5可将感测放大器耦合到电源，且晶体管207-5可将感测放大器耦合到接地。在一些实施例中，晶体管205-5可耦合到与晶体管207-5不同的电路。
42.减小输出电流的电源电压灵敏度可有益于额外电路系统211，偏置电流发生器电路系统213向所述额外电路系统提供输出电流。如上所述，额外电路系统211可以是比较器电路系统。比较器电路系统可比较两个输入电压或电流，且输出1或0以指示两个电流或电压中的哪一者较大。比较器电路系统的输入电流的变化可引起比较器电路系统中的不正确读取。举例来说，如果由偏置电流发生器电路系统213提供的输入电流既定小于由另一电源供应的输入电流，则由偏置电流发生器电路系统213供应的输入电流的变化可使此输入电流大于来自另一电源的输入电流。替代地，如果由偏置电流发生器电路系统213供应的输入电流既定大于由另一电源供应的输入电流，则由偏置电流发生器电路系统213供应的输入电流的变化可使此输入电流小于来自另一电源的输入电流。这可能使比较器电路系统提供非既定输出。所述非既定输出可影响存储器子系统中的其它组件，且产生对存储器子系统的不利影响，例如性能降低。比较器的输入电流可以是偏置电流发生器电路系统213的输出电流。将第二偏置电流施加于第一偏置电流可减小偏置电流发生器电路系统的输出电流的电源电压灵敏度。减小输出电流的电源电压灵敏度可减小输出电流的变化。减小偏置电流发生器的输出电流的变化可减少对存储器子系统的不利影响，例如上文所描述的不利影响。
43.减小输出电流对电源的依赖性改进了比较器电路系统的功率与性能折衷。针对给定应用的最小可接受性能来对电流量值设定大小。大范围的电流会产生最坏情况的不良功耗，这也往往与不需要更高电流相关联的性能(例如，更高电源和快速处理)的不良境况一致。消除电源依赖性允许电路针对给定的最坏情况的功率改进性能，或针对给定的所要最
坏情况性能改进最坏情况功率。
44.图3是根据本公开的一些实施例的用于减小偏置电流发生器电路系统的输出电流的电源电压灵敏度的实例方法309的流程图。方法309可由处理逻辑执行，所述处理逻辑可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)，或其组合。在一些实施例中，方法309由图1的偏置电流发生器电路系统113和/或图2的偏置电流发生器电路系统213执行。尽管以特定顺序或次序来展示，但除非另有指定，否则可修改过程的次序。因此，所说明实施例仅应理解为实例，且所说明过程可以不同次序执行，且一些过程可并行地执行。另外，在各种实施例中可省去一或多个过程。因此，并非每个实施例中都需要所有过程。其它过程流也是可能的。
45.在框312处，方法309包含通过使用偏置电流发生器电路系统生成第一偏置电流、使用偏置电流发生器电路系统生成第二偏置电流以及从第一偏置电流减去第二偏置电流以减小电源引起的共模偏置电流来减小偏置电流发生器电路系统的输出电流的电源电压灵敏度。可使用第一电阻器(例如，图2的电阻器203-1)生成第一偏置电流，且可使用第二电阻器(例如，图2的电阻器203-2)生成第二偏置电流。第一电阻器和第二电阻器可在偏置电流发生器电路系统中的单独导电路径上。第一电阻器可耦合到晶体管(例如，图2的晶体管207-1)的源极/漏极区和晶体管(例如，图2的晶体管207-3)的栅极。两个晶体管(例如，图2的晶体管205-1和205-2)的栅极可彼此耦合，且第二电阻器可耦合到那些栅极。第二电阻器还可耦合到晶体管(例如，图2的晶体管205-1)的源极/漏极区以及晶体管(例如，图2的晶体管207-2)的源极/漏极区和栅极。
46.在框314处，方法309包含将偏置电流发生器电路系统的输出电流提供到额外电路系统(例如，图2的额外电路系统211)。在一些实施例中，所述额外电路系统可以是包含多个感测放大器的比较电路系统。偏置电流发生器电路中的晶体管可耦合到比较电路系统以将输入电流提供到所述比较电路系统。在一些实施例中，第一晶体管(例如，图2的晶体管205-5)可耦合到电源，且第二晶体管(例如，图2的晶体管207-5)可耦合到接地。在一些实施例中，第一晶体管可将比较电路系统的感测放大器耦合到电源，且第二晶体管可将比较电路系统的感测放大器耦合到接地。
47.如上所述，减小偏置电流发生器电路系统的输出电流的电源电压灵敏度可有益于耦合到所述偏置电流发生器电路系统的额外电路系统。偏置电流发生器电路系统的输出电流的变化可对偏置电流发生器电路系统所耦合到的额外电路系统造成不利影响。这些不利影响可包含例如由比较器电路系统添加到信号的电源引起的抖动和占空比失真的劣化或为满足电气性能要求所致的较差情况功耗。偏置电流发生器电路系统的输出可以是偏置电流发生器电路系统所耦合到的比较电路系统的输入，因此，偏置电流发生器电路系统的输出电流的任何变化是比较电路系统的输入电流的变化。由偏置电流发生器电路系统供应的输入电流的变化可导致此输入电流无意中高于或低于来自另一电源的输入电流。这可能使比较电路系统错误地输出1或0，因为输入电路系统中的方差影响了输入电流的相对量值。
48.图4说明可在其内执行用于使机器执行本文中所论述的方法中的任何一或多者的指令集的计算机系统400的实例机器。在一些实施例中，计算机系统400可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的
存储器子系统110)，或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的偏置电流发生器电路系统113的操作)。在替代实施例中，机器可连接(例如联网)到lan、内联网、外联网和/或互联网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的能力进行操作。
49.所述机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络设备、服务器、网络路由器、交换机或网桥，或能够(顺序或以其它方式)执行指定待由所述机器采取的动作的一组指令的任何机器。此外，尽管说明了单个机器，但还应认为术语“机器”包含分别或共同地执行一组(或多组)指令以执行本文所论述的任何一或多个方法的任何机器集合。
50.实例计算机系统400包含处理装置402、主存储器404(例如，只读存储器(rom)、快闪存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器406(例如，快闪存储器、静态随机存取存储器(sram)等)以及数据存储系统418，它们通过总线430彼此通信。
51.处理装置402表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器，或实施其它指令集的处理器，或实施指令集的组合的处理器。处理装置402还可以是一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置402经配置以执行用于执行本文所论述的操作和步骤的指令426。计算机系统400还可包含网络接口装置408以通过网络420通信。
52.数据存储系统418可包含机器可读存储媒体424(也称为计算机可读媒体)，其上存储有体现本文所描述的任何一或多个方法或功能的一或多组指令426或软件。指令426还可在其由计算机系统400执行的期间完全或至少部分地驻存在主存储器404内和/或处理装置402内，主存储器404和处理装置402也构成机器可读存储媒体。机器可读存储媒体424、数据存储系统418，和/或主存储器404可对应于图1的存储器子系统110。
53.在一个实施例中，指令426包含用以实施对应于偏置电流发生器电路系统(例如，图1的偏置电流发生器电路系统113)的功能的指令。尽管在实例实施例中将机器可读存储媒体424展示为单个媒体，但术语“机器可读存储媒体”应被认为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码供机器执行且使机器执行本公开的任何一或多个方法的一组指令的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体以及磁性媒体。
54.本公开包含支持偏置电流发生器电路系统的装置、方法和系统。若干实施例包含偏置电流发生器电路系统的配置。
55.尽管已在本文中说明并描述了具体实施例，但所属领域的一般技术人员应了解，经计算以实现相同结果的布置可取代所展示的具体实施例。本公开意欲涵盖本公开的数个实施例的调适或变化。应理解，以说明方式而非限制方式进行了以上描述。在查阅以上描述后，以上实施例和本文未具体描述的其它实施例的组合对于所属领域的技术人员来说将显而易见。本公开的数个实施例的范围包含其中使用上述结构和方法的其它应用。因此，本公
开的数个实施例的范围应参考所附权利要求书以及此类权利要求被赋予的等同物的完整范围而确定。
56.在前述具体实施方式中，出于简化本公开的目的而将一些特征一起分组在单个实施例中。本公开的这一方法不应被理解为反映本公开的所公开实施例必须使用比每个权利要求中明确陈述的特征多的特征的意图。实际上，如所附权利要求书所反映，本发明主题在于单个公开实施例的不到全部的特征。因此，所附权利要求书特此并入于具体实施方式中，其中每个权利要求就其自身而言作为单独实施例。