显示面板和电子终端的制作方法

1.本发明涉及显示技术领域，尤其涉及显示面板制造技术领域，具体涉及显示面板和电子终端。


背景技术：

2.demux(demultiplexer，解复用器)技术可以将一个信号通道分解为多个信号通道以有效减少线路的数量，在显示面板的小尺寸发展中必不可少。
3.其中，为进一步减小显示面板的边框，demux可以由非显示区移动至显示区。然而，将显示区内设置demux的技术应用于列反转的源极线而言，像素单元中至少存在一子像素需要通过横跨超过一像素单元的连接线以连接至传输对应极性的数据信号的源极线，其中长度过大的连接线占用了像素单元中较大的区域，造成显示面板的开口率较低。
4.因此，现有的显示面板中存在因显示区内设置demux造成的开口率较低的问题，急需改进。


技术实现要素：

5.本发明实施例提供显示面板和电子终端，以解决现有的显示面板中显示区内设置demux且连接线较长造成的开口率较低的技术问题。
6.为解决上述技术问题，本发明实施例提供显示面板，包括：
7.多个像素重复单元，所述像素重复单元包括沿行方向上排列的第一子像素列、第二子像素列和第三子像素列，所述第一子像素列包括沿列方向排列的多个第一子像素，所述第二子像素列包括沿列方向排列的多个第二子像素，所述第三子像素列包括沿列方向排列的多个第三子像素，多个所述像素重复单元包括相邻设置的第一像素重复单元和第二像素重复单元；
8.多条源极线，所述第一像素重复单元与所述第二像素重复单元之间设有所述源极线；
9.其中，所述源极线通过第一晶体管与对应的所述第二像素重复单元的所述第一子像素列电连接，所述源极线通过第三晶体管与对应的所述第二像素重复单元的所述第三子像素列电连接，所述源极线通过第二晶体管与对应的所述第一像素重复单元的所述第二子像素列电连接。
10.在一实施例中，还包括设置于所述多个像素重复单元一侧的第一辅助源极线，所述第一辅助源极线通过对应的所述第二晶体管连接于相邻于所述第一辅助源极线的所述像素重复单元中的所述第二子像素列。
11.在一实施例中，还包括设置于所述多个像素重复单元另一侧的第二辅助源极线，所述第二辅助源极线通过对应的所述第一晶体管和对应的所述第三晶体管分别连接于相邻于所述第二辅助源极线的所述像素重复单元中的所述第一子像素列和所述第三子像素列。
12.在一实施例中，还包括：
13.多条数据线，包括与所述第二像素重复单元的所述第一子像素列电连接的第一数据线、与所述第二像素重复单元的所述第三子像素列电连接的第三数据线、以及与所述第一像素重复单元的第二子像素列电连接的第二数据线；
14.其中，所述第一晶体管与所述第一数据线电连接，所述第二晶体管与所述第二数据线电连接，所述第三晶体管与所述第三数据线电连接。
15.在一实施例中，所述显示面板还包括：
16.第一解复用线，多个所述第一晶体管的栅极电性连接于对应的所述第一解复用线，对应于同一所述像素重复单元的至少一所述第一晶体管的源极电性连接于对应的所述源极线，对应于同一所述像素重复单元的至少一所述第一晶体管的漏极电性连接于对应的所述第一数据线；
17.第二解复用线，多个所述第二晶体管的栅极电性连接于对应的所述第二解复用线，对应于同一所述像素重复单元的至少一所述第二晶体管的源极电性连接于对应的所述源极线，对应于同一所述像素重复单元的至少一所述第二晶体管的漏极电性连接于对应的所述第二数据线；
18.第三解复用线，多个所述第三晶体管的栅极电性连接于对应的所述第三解复用线，对应于同一所述像素重复单元的至少一所述第三晶体管的源极电性连接于对应的所述源极线，对应于同一所述像素重复单元的至少一所述第三晶体管的漏极电性连接于对应的所述第三数据线。
19.在一实施例中，所述第一晶体管、所述第二晶体管和所述第三晶体管均位于显示区。
20.在一实施例中，相邻两所述源极线之间设有沿所述行方向上排列的所述第一数据线、所述第二数据线和所述第三数据线，还包括：
21.连接线，所述连接线越过对应的所述第三数据线，以连接于对应的所述第二数据线和对应的所述第二晶体管。
22.在一实施例中，所述连接线包括：
23.第一连接部，与所述第二晶体管中的至少一层同层设置；
24.第二连接部，通过过孔电性连接于所述第一连接部，且与所述数据线同层设置。
25.在一实施例中，多个所述像素重复单元中位于同一行的多个所述第一子像素连接于同一所述第一解复用线，多个所述像素重复单元中位于同一行的多个所述第二子像素连接于同一所述第二解复用线，多个所述像素重复单元中位于同一行的多个所述第三子像素连接于同一所述第三解复用线。
26.在一实施例中，在同一所述像素重复单元中，所述第一子像素列的极性和所述第二子像素列的极性相反，所述第一子像素列的极性和所述第三子像素列的极性相同；
27.在相邻的两所述像素重复单元中，相邻设置的所述第三子像素列和所述第一子像素列的极性相反。
28.本发明实施例还提供电子终端，所述电子终端包括如上文任一所述的显示面板。
29.本发明提供了显示面板和电子终端，包括：多个像素重复单元，所述像素重复单元包括沿行方向上排列的第一子像素列、第二子像素列和第三子像素列，所述第一子像素列
包括沿列方向排列的多个第一子像素，所述第二子像素列包括沿列方向排列的多个第二子像素，所述第三子像素列包括沿列方向排列的多个第三子像素，多个所述像素重复单元包括相邻设置的第一像素重复单元和第二像素重复单元；多条源极线，所述第一像素重复单元与所述第二像素重复单元之间设有所述源极线；其中，所述源极线通过第一晶体管与对应的所述第二像素重复单元的所述第一子像素列电连接，所述源极线通过第三晶体管与对应的所述第二像素重复单元的所述第三子像素列电连接，所述源极线通过第二晶体管与对应的所述第一像素重复单元的所述第二子像素列电连接，避免每一子像素列越过相邻的源极线以连接至距离较远的其它的源极线，通过“就近原则”有效缩短了对应的像素重复单元中的多个子像素列与源极线的连接路径，从而减少了连接路径在对于透光区的占用面积，提高了对应的像素重复单元的开口率。
附图说明
30.为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
31.图1为本发明提供的显示面板中像素单元与源极线等线路连线的俯视示意图。
32.图2为图2对应的电路设计图。
33.图3为本发明提供的显示面板中像素单元与源极线等线路连线关系示意图。
具体实施方式
34.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
35.本发明中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或模块的过程、方法、系统、产品或设备没有限定于已列出的步骤或模块，而是可选地还包括没有列出的步骤或模块，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或模块。
36.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个时间位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
37.下面结合附图和具体实施例对本发明做进一步的说明。本发明实施例提供显示面板，所述显示面板包括但不限于以下实施例以及以下实施例之间的组合。
38.在一实施例中，结合图1和图2所示，显示面板100包括：多个像素单元10，所述像素单元10至少包括沿行方向上排列的第一子像素101、第二子像素102和第三子像素103；多条源极线20，所述源极线20电性连接于源极驱动电路和对应的所述像素单元10之间，相邻两
列所述像素单元10之间设有所述源极线20；其中，在至少一组相邻的两所述源极线20中，每一所述源极线20通过第一解复用器301连接于相邻于所述源极线20的一侧的一列所述像素单元10中的多个所述第一子像素101，并且通过第三解复用器303连接于相邻于所述源极线20的所述一侧的一列所述像素单元10中的多个所述第三子像素103，并且通过第二解复用器302连接于相邻于所述源极线20的另一侧的一列所述像素单元10中的多个所述第二子像素102。
39.进一步的，在同一所述像素单元10中，所述第一子像素101的极性和所述第二子像素102的极性相反，所述第一子像素101的极性和所述第三子像素103的极性相同；在相邻的两所述像素单元10中，相邻的所述第三子像素103和所述第一子像素101的极性相反。
40.其中，多个像素单元10可以划分为多个像素重复单元90，所述像素重复单元90包括沿行方向上排列的第一子像素列901、第二子像素列902和第三子像素列903，所述第一子像素列901包括沿列方向排列的多个所述第一子像素101，所述第二子像素列902包括沿列方向排列的多个所述第二子像素102，所述第三子像素列903包括沿列方向排列的多个所述第三子像素103，多个所述像素重复单元90包括相邻设置的第一像素重复单元904和第二像素重复单元905，所述第一像素重复单元904与所述第二像素重复单元905之间设有所述源极线20。其中，可以认为任意相邻的两像素重复单元90都可以分别定义为第一像素重复单元904和第二像素重复单元905。
41.但是需要注意的是，每一组第一像素重复单元904和第二像素重复单元905的相对位置应该均相同，以便于每一源极线20与需要连接的第一子像素列901、第二子像素列902和第三子像素列903的连接路径的缩短。基于上文划分方式，可以认为：所述源极线20通过第一晶体管(包含于第一解复用器301)与对应的所述第二像素重复单元905的所述第一子像素列901电连接，所述源极线20通过第三晶体管(包含于第三解复用器303)与对应的所述第二像素重复单元905的所述第三子像素列903电连接，所述源极线20通过第二晶体管(包含于第二解复用器302)与对应的所述第一像素重复单元904的所述第二子像素列902电连接。
42.其中，显示面板100可以为但不限于液晶显示面板，显示面板100可以包括相对设置的阵列基板、彩膜基板以及位于两者之间的液晶层，阵列基板可以包括但不限于基板、位于基板靠近液晶层的一侧的多个像素单元10、多条源极线20。其中，考虑到减轻液晶层中液晶分子极化现象以延长液晶层的寿命，可以将显示面板100设置为列反转驱动，在每一帧画面中，结合上文论述，相邻两列子像素的极性相反，或者说奇数列的子像素为正性、负性中的一者，偶数列的子像素为正性、负性中的另一者，以改善上文提及的液晶分子极化现象。进一步的，源极线20电性连接于源极驱动电路和对应的像素单元10之间，可以认为源极驱动电路的根据画面显示数据可以产生对应于每一像素单元10中的每一子像素的数据电压，通过源极线20以将每一数据电压传输至对应的像素单元10中对应的子像素。
43.具体的，结合图1和图2所示，多个像素单元10可以沿第一方向01和第二方向02排列为矩阵，例如第一方向01可以为水平方向，第二方向02可以为竖直方向，进一步的，每一像素单元10中的第一子像素101、第二子像素102和第三子像素103可以依次沿第一方向01排列。其中，此处对第一方向01可以为水平向左或右方向、第二方向02可以为竖直向上或下方向均不做限定；且结合上文论述，第一方向01可以理解为上文提及的“行方向”，即“行方
向”可以为水平向左或右方向，同理，第二方向02可以理解为列方向。
44.具体的，本实施例中相邻两列像素单元10之间设有源极线20，结合图1和图2所示，第一列像素单元10和第二列像素单元10之间设有一条源极线20(s2)，当然，例如还存在第三列像素单元10，源极线20(s3)可以认为位于第三列像素单元10和第四列像素单元10之间，后面以此类推；进一步的，本实施例在至少一组相邻的两源极线20中，每一源极线20通过第一解复用器301连接于相邻于源极线20的一侧的一列像素单元10中的多个第一子像素101，并且通过第三解复用器303连接于相邻于源极线20的同一侧的一列像素单元10中的多个第三子像素103，并且通过第二解复用器302连接于相邻于源极线20的另一侧的一列像素单元10中的多个第二子像素102，结合图1至图3所示，基于还存在第三列像素单元10(图1和图2未示意，图3有示意)，相邻的源极线20(s2)和源极线20(s3)均可以符合：两者均通过各自对应的第一解复用器301连接于右侧的一列像素单元10中的多个第一子像素101(r)，并且均通过各自对应的第三解复用器303连接于右侧的一列像素单元10中的多个第三子像素103(b)，并且均通过各自对应的第二解复用器302连接于左侧的一列像素单元10中的多个第二子像素102(g)。其中，本实施例中对第一子像素101、第二子像素102、第三子像素103和r(红色子像素)、g(绿色子像素)、b(蓝色子像素)的对应关系不做限定，当然，第一子像素101、第二子像素102、第三子像素103中的至少一者也可以为其它颜色的子像素。
45.可以理解的，结合图1至图3所示，本实施例中由于对至少一组相邻两源极线20与像素单元10的连接规律作出了如上设置，使得对应列像素单元10中的多个子像素均可以连接至相邻(多个第二子像素102的左侧或者右侧)的一条源极线20，而避免越过相邻的源极线20以连接至距离较远的其它的源极线20，通过“就近原则”有效缩短了对应列像素单元10中的多个子像素与源极线20的连接路径，从而减少了连接路径在对于透光区的占用面积，提高了对应的像素单元10的开口率。
46.需要注意的是，结合上文关于同一像素单元10之内或者不同像素单元10之间的子像素的极性的描述、以及此处对于至少一组相邻两源极线20与像素单元10的连接规律的描述，可以得到符合上述连接规律的相邻两源极线20传输的电压的极性相反的结论，例如基于图3中所示的第一列至第三列像素单元10中的多列子像素从左往右可以正极性为首和末，以正极性、负极性交替设置，源极线20(s2)的极性可以为负，源极线20(s3)的极性可以为正。
47.具体的，基于上文论述，源极线20(s2)可以连接至右侧的第二列像素单元10中的多个第一子像素101(r)、多个第三子像素103(b)以及左侧的第一列像素单元10中的多个第二子像素102(g)以提供负极性的电压；同理，源极线20(s3)可以连接至右侧的第三列像素单元10中的多个第一子像素101(r)、多个第三子像素103(b)以及左侧的第二列像素单元10中的多个第二子像素102(g)以提供正极性的电压。换一个角度看待，例如图3中，至少对于第二列和第三列像素单元10而言，位于非端部的一列第二子像素102均可以分别连接至右侧对应的源极线20(即分别为s3、s4)以加载对应的正极性的电压、对应的负极性电压，避免了第二子像素102因越过相邻的且传输的电压极性相反的源极线20而连接至传输的电压极性相同的源极线20而造成的连接路径过长，导致的像素单元10的开口率较低的问题。
48.在一实施例中，结合图1至图3所示，显示面板100还包括设置于所述多个像素重复单元90一侧的第一辅助源极线201，所述第一辅助源极线201通过对应的所述第二晶体管
(包含于第二解复用器302)连接于相邻于所述第一辅助源极线201的所述像素重复单元90中的所述第二子像素列902。
49.进一步可以设置为，末列所述像素单元10远离剩余的多列所述像素单元10的一侧设有第一辅助源极线201(dummy s)，所述第一辅助源极线201(dummy s)电性连接于所述源极驱动电路，所述第一辅助源极线201(dummy s)通过对应的所述第二解复用器302连接于末列所述像素单元10中的多个所述第二子像素102。具体的，结合上文论述可知，若符合上文提及的连接规律的一组相邻两源极线20分别位于末列像素单元10与次末列像素单元10之间，以及次末列像素单元10与倒数第二列像素单元10之间，此处以图3中的四列像素单元10以及三条源极线20(s1、s2、s3)为例进行说明，则对于末列像素单元10而言，相邻的末条源极线20(s4)只能连接至其中的多个第一子像素101(r)和多个第三子像素103(b)以提供相同极性(负极性)的电压，而无法向其中的多个第二子像素102(g)提供相反极性(正极性)的电压。
50.可以理解的，结合图3所示，基于符合上文提及的连接规律的一组相邻两源极线20至少包括末条源极线20(s4)，本实施例中增设的位于末列像素单元10远离剩余的多列像素单元10的一侧的第一辅助源极线201(dummy s)，可以通过对应的第二解复用器302连接于末列像素单元10中的多个第二子像素102，以提供极性与末条源极线20(s4)极性相反的电压，以符合末列像素单元10中的多个第二子像素102(g)所需的极性。
51.在一实施例中，结合图1至图3所示，显示面板100还包括设置于所述多个像素重复单元90另一侧的第二辅助源极线202，所述第二辅助源极线202通过对应的所述第一晶体管(包含于第一解复用器301)和对应的所述第三晶体管(包含于第三解复用器303)分别连接于相邻于所述第二辅助源极线202的所述像素重复单元90中的所述第一子像素列901和所述第三子像素列903。
52.进一步可以设置为，首列所述像素单元10远离剩余的多列所述像素单元10的一侧设有第二辅助源极线202(s1)，所述第二辅助源极线202(s1)电性连接于所述源极驱动电路，所述第二辅助源极线202(s1)通过对应的所述第一解复用器301和对应的所述第三解复用器303分别连接于首列所述像素单元10中的多个所述第一子像素101和多个所述第三子像素103。同理，结合上文论述可知，若符合上文提及的连接规律的一组相邻两源极线20分别位于首列像素单元10与次首列像素单元10之间，以及次首列像素单元10与第二列像素单元10之间，即为图1至图3中的相邻两源极线20(s2、s3)，则对于首列像素单元10而言，相邻的首条源极线20(s2)只能连接至其中的多个第二子像素102(g)以提供相同极性(负极性)的电压，而无法向其中的多个第一子像素101(r)和多个第三子像素103(b)提供相反极性(正极性)的电压。
53.同理，结合图1至图3所示，基于符合上文提及的连接规律的一组相邻两源极线20至少包括首条源极线20(s2)，本实施例中增设的上文提及的第二辅助源极线202(s1)也可以通过对应的第二解复用器302以向首列像素单元10中的多个第一子像素101(r)和多个第三子像素103(b)提供极性与首条源极线20(s2)极性相反的电压。
54.基于上文提及的第一辅助源极线201(dummy s)和第二辅助源极线202(s1)的设置，进一步的，可以将任意相邻两源极线20设置为符合上文提及的连接规律，结合上文论述，即可以实现每一列像素单元10中的每一子像素均可以连接至相邻的左侧或者右侧的源
极线20、第一辅助源极线201(dummy s)或者第二辅助源极线202(s1)，从而可以有效缩短子像素与源极线20、第一辅助源极线201(dummy s)或者第二辅助源极线202(s1)的连接路径，从而提升像素单元10的开口率。
55.在一实施例中，结合图1至图3所示，显示面板100还包括：多条数据线，包括与所述第二像素重复单元905的所述第一子像素列901电连接的第一数据线401、与所述第二像素重复单元905的所述第三子像素列903电连接的第三数据线403、以及与所述第一像素重复单元904的第二子像素列902电连接的第二数据线402；其中，所述第一晶体管(包含于第一解复用器301)与所述第一数据线401电连接，所述第二晶体管(包含于第二解复用器302)与所述第二数据线402电连接，所述第三晶体管(包含于第三解复用器303)与所述第三数据线403电连接。
56.或者，可以理解为显示面板100还包括：多条数据线，包括多条第一数据线401(例如d1、d4)、多条第二数据线402(例如d2、d5)和多条第三数据线403(例如d3、d6)，所述第一数据线401、所述第二数据线402和所述第三数据线403位于相邻两所述源极线20之间，且分别电性连接于相邻两所述源极线20之间的所述像素单元10中的所述第一子像素101、所述第二子像素102和所述第三子像素103(例如d1、d2、d3分别连接于第一列像素单元10中的三个子像素，d4、d5、d6分别连接于第二列像素单元10中的三个子像素)；其中，所述第一解复用器301用于控制对应的所述第一数据线401电性连接至对应的所述源极线20，所述第二解复用器302用于控制对应的所述第二数据线402电性连接至对应的所述源极线20，所述第三解复用器303用于控制对应的所述第三数据线403电性连接至对应的所述源极线20。
57.具体的，结合图1和图2所示，还包括多条栅极线50(例如g1、g2、g3)和多个驱动晶体管60，多条栅极线50和多条数据线交叉设置以限定出多个用于形成子像素的区域，每一子像素在对应的驱动晶体管60的作用下发光，进一步的，多条栅极线50可以沿行方向延伸且沿列方向排列，多条数据线可以沿列方向延伸且沿行方向排列。进一步的，如图3所示，对应于同一行子像素的多个驱动晶体管60的栅极均可以电性连接于对应的栅极线50，对应于同一列子像素的多个驱动晶体管60源极均可以电性连接于对应的数据线(第一数据线401、第二数据线402或者第三数据线403)，每一驱动晶体管60的漏极均可以电性连接于对应的子像素。需要注意的是，由于驱动晶体管60必然会占用本可以用于形成对应的或者相邻的子像素的区域，也会有所削减像素单元10的开口率。
58.其中，在多条栅极线50传输的栅极电压的控制下，对应多行像素单元10的多行驱动晶体管60依次开启，以使多条数据线上的数据电压可以通过开启的一行驱动晶体管60传输至对应的一行像素单元10中的多个子像素上。再进一步的，以图1和图2为例，本实施例中设置与像素单元10中的多个子像素(r、g、b)一一对应的多条数据线(第一数据线401、第二数据线402和第三数据线403)，此处以与第二列像素单元10对应的第一数据线401(d4)、第二数据线402(d5)和第三数据线403(d6)为例进行说明，无论哪一行驱动晶体管60开启时，连接于对应的两源极线20(s2、s3)的第一解复用器301、第二解复用器302和第三解复用器303三者中，只有一者可以开启以实现对应的子像素通过对应的数据线电性连接于源极线20(s2或s3)以加载对应的数据电压，再依次开启另外两解复用器，实现另外两子像素的发光。需要注意的是，每一子像素可以在对应的存储电压的作用下实现维持发光至本帧结束。
59.进一步的，结合上文论述，基于第一辅助源极线201(dummy s)和第二辅助源极线
202(s1)的设置之上，所述第一解复用器301还可以用于控制对应的第一数据线401电性连接至对应的第一辅助源极线201(dummy s)或者第二辅助源极线202(s1)，第二解复用器302还可以用于控制对应的第二数据线402电性连接于对应的第一辅助源极线201(dummy s)或者第二辅助源极线202(s1)，第三解复用器303还可以用于控制对应的第三数据线403电性连接于对应的第一辅助源极线201(dummy s)或者第二辅助源极线202(s1)。
60.在一实施例中，结合图1至图3所示，所述第一解复用器301包括第一晶体管，所述第二解复用器302包括第二晶体管，所述第三解复用器303包括第三晶体管，还包括：第一解复用线701(mux r)，多个所述第一晶体管的栅极电性连接于对应的所述第一解复用线701(mux r)，对应于同一所述像素重复单元90(即同一列所述像素单元10)的至少一所述第一晶体管的源极电性连接于对应的所述源极线20，对应于同一所述像素重复单元90(即同一列所述像素单元10)的至少一所述第一晶体管的漏极电性连接于对应的所述第一数据线401；第二解复用线702(mux g)，多个所述第二晶体管的栅极电性连接于对应的所述第二解复用线702(mux g)，对应于同一所述像素重复单元90(即同一列所述像素单元10)的至少一所述第二晶体管的源极电性连接于对应的所述源极线20，对应于同一所述像素重复单元90(即同一列所述像素单元10)的至少一所述第二晶体管的漏极电性连接于对应的所述第二数据线402；第三解复用线703(mux b)，多个所述第三晶体管的栅极电性连接于对应的所述第三解复用线703(mux b)，对应于同一所述像素重复单元90(即同一列所述像素单元10)的至少一所述第三晶体管的源极电性连接于对应的所述源极线20，对应于同一所述像素重复单元90(即同一列所述像素单元10)的至少一所述第三晶体管的漏极电性连接于对应的所述第三数据线403。
61.需要注意的是，结合上文论述，由于多行驱动晶体管60依次开启，故在其中一行驱动晶体管60开启时，即使对应于同一列像素单元10只设有对应的一个第一解复用器301、一个第二解复用器302或者一个第三解复用器303，以实现源极线20电性连接于对应的一列像素单元10中的多个第一子像素101(r)、多个第二子像素102(g)或者多个第三子像素103(b)，源极线20中的数据电压也只会依次通过对应的一个第一解复用器301、一个第二解复用器302或者一个第三解复用器303以及为开启状态的驱动晶体管60加载之对应的一个第一子像素101(r)、一个第二子像素102(g)或者一个第三子像素103(b)。
62.在一实施例中，结合图1至图3所示，不同行的所述像素单元10连接于同一所述第一解复用线、同一所述第二解复用线和同一所述第三解复用线；或者多个所述像素重复单元90中位于同一行的多个所述第一子像素101连接于同一所述第一解复用线，多个所述像素重复单元90中位于同一行的多个所述第二子像素102连接于同一所述第二解复用线，多个所述像素重复单元90中位于同一行的多个所述第三子像素103连接于同一所述第三解复用线。其中，上述第二种方式也可以理解为：所述第一解复用线连接于对应的一行所述像素单元10中的多个所述第一子像素101，所述第二解复用线连接于对应的一行所述像素单元10中的多个所述第二子像素102，所述第三解复用线连接于对应的一行所述像素单元10中的多个所述第三子像素103。
63.具体的，此处以第一解复用器301和第一子像素101(r)为例进行说明。结合上文论述，无论对应于同一列像素单元10只设有一个对应的一个第一解复用器301以实现源极线20电性连接于对应的一列像素单元10中的多个第一子像素101(r)，即上文提及的“不同行
的所述像素单元10连接于同一所述第一解复用线、同一所述第二解复用线和同一所述第三解复用线”的方案，还是对应于同一列像素单元10设有对应的多个第一解复用器301以实现源极线20电性连接于对应的一列像素单元10中的多个第一子像素101(r)，即上文提及的例如“所述第一解复用线连接于对应的一行所述像素单元10中的多个所述第一子像素101”的方案；由于每一行的驱动晶体管60的钳制作用，也只会呈现为源极线20中的数据电压加载至对应的子像素。其中，对应于同一列像素单元10设有的对应的第一解复用器301的数目，可以小于或者等于对应的一列像素单元10中的第一子像素101(r)的数目，即每一第一解复用器301可以控制一个或者多个第一子像素101(r)。
64.其中，此处以第一解复用线701(mux r)、第一晶体管为例进行说明。结合上文论述可知，同一行或者多行的第一晶体管可以设有对应的一第一解复用线701(mux r)，第一解复用线701(mux r)传输的第一解复用信号可以控制对应的同一行或者多行的第一晶体管开启或者关闭，即同一行或者多行的第一晶体管的栅极电性连接于对应的所述第一解复用线701(mux r)。结合上文论述可知，对应于同一列像素单元10的至少一第一晶体管的源极还可以电性连接于对应的第一辅助源极线201(dummy s)或者第二辅助源极线202(s1)，第二晶体管和第三晶体管也可以对应设置。
65.具体的，结合图1至图3，每一组解复用线(mux r、mux g、mux b)可以对应三行像素单元10而设置，每一组解复用线中的第一解复用线701(mux r)、第二解复用线702(mux g)和第三解复用线703(mux b)可以通过对应的一组解复用器中的第一解复用器301、第二解复用器302和第三解复用器303分别连接至对应的三行像素单元10。如图3所示，此时连续设置的三行像素单元10及其与对应的“相邻两源极线20”、“相邻的源极线20(s4)和第一辅助源极线201(dummy s)”或者“相邻的源极线20(s2)和第二辅助源极线202(s1)”的连接布局可以呈现为最小重复单03。
66.在一实施例中，结合图1至图3所示，所述第一解复用器301、所述第二解复用器302和所述第三解复用器303均位于显示区。具体的，多条解复用线可以和多条栅极线50平行设置，且每一解复用线可以靠近其中一栅极线50或者对应的一栅极线50而设置，多条源极线20可以和多条数据线平行设置，且每一源极线20位于相邻两列像素单元10之间。进一步的，将第一解复用器301、第二解复用器302和第三解复用器303均设于显示区，进一步将每一解复用器靠近对应的解复用线、对应的源极线20和对应的数据线而设置，以便于每一解复用器连接于对应的解复用线、对应的源极线20和对应的数据线。
67.在一实施例中，结合图1至图3所示，相邻两所述源极线20之间的所述第一数据线401、所述第二数据线402和所述第三数据线403沿所述行方向上排列，还包括：连接线80，所述连接线80越过对应的所述第三数据线403，以连接于对应的所述第二数据线402和对应的所述第二晶体管。其中，“所述行方向”仅用于表明第一数据线401、对应的第二数据线402和对应的第三数据线403三者依次排列的方向，相同于同一像素单元10中的第一子像素101、第二子像素102和第三子像素103三者依次排列的方向，同上文论述，“行方向”可以为水平向左或右方向。
68.具体的，如图1和图2所示，连接线80越过对应的所述第三数据线403，以连接于对应的第二数据线402和对应的第二晶体管，结合上文关于“多条栅极线50和多条数据线交叉设置以限定出多个用于形成子像素的区域”的论述，也可以认为连接线80、多个解复用器、
多条解复用线、多条源极线20、第一辅助源极线201(dummy s)和第二辅助源极线202(s1)均占用了多个子像素的部分区域。
69.可以理解的，结合上文论述，本发明中通过对至少一组相邻两源极线20与像素单元10的连接规律作出了如上设置，可以缩短对应列像素单元10中的多个子像素与源极线20的连接路径，即本实施例中所述的连接线80的长度可以有所减少，仅需越过对应的第三数据线403而无须越过其它的数据线，以连接于对应的第二数据线402和对应的第二晶体管。
70.在一实施例中，结合图1至图3所示，所述连接线80包括：第一连接部801，与所述第二晶体管同层设置；第二连接部802，通过过孔电性连接于所述第一连接部801，且与所述数据线同层设置。可以理解的，由于连接线80需越过对应的第三数据线403，即两者在多个像素单元10所在平面上的垂直投影具有重叠部分；具体的，本实施例中将连接线80设置为包括异层设置的第一连接部801和第二连接部802，结合上文关于第二晶体管的栅极、源极和漏极的连线设置，进一步可以便于第一连接部801连接至与之同层设置的第二晶体管的漏极，以及便于第二连接部802连接至与之同层设置的数据线。
71.再进一步的，如图3所示，多条栅极线50、第一解复用线701(mux r)、第二解复用线702(mux g)、第三解复用线703(mux b)、构成解复用器的晶体管的漏极均同层设置，源极线20、数据线、驱动晶体管60的源极均同层设置。
72.本发明实施例还提供电子终端，电子终端包括如上文任一的显示面板。
73.本发明提供了显示面板和电子终端，包括：多个像素重复单元，所述像素重复单元包括沿行方向上排列的第一子像素列、第二子像素列和第三子像素列，所述第一子像素列包括沿列方向排列的多个第一子像素，所述第二子像素列包括沿列方向排列的多个第二子像素，所述第三子像素列包括沿列方向排列的多个第三子像素，多个所述像素重复单元包括相邻设置的第一像素重复单元和第二像素重复单元；多条源极线，所述第一像素重复单元与所述第二像素重复单元之间设有所述源极线；其中，所述源极线通过第一晶体管与对应的所述第二像素重复单元的所述第一子像素列电连接，所述源极线通过第三晶体管与对应的所述第二像素重复单元的所述第三子像素列电连接，所述源极线通过第二晶体管与对应的所述第一像素重复单元的所述第二子像素列电连接，避免每一子像素列越过相邻的源极线以连接至距离较远的其它的源极线，通过“就近原则”有效缩短了对应的像素重复单元中的多个子像素列与源极线的连接路径，从而减少了连接路径在对于透光区的占用面积，提高了对应的像素重复单元的开口率。
74.以上对本发明实施例所提供的显示面板和电子终端进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。