CMOS集成电路基板、其制备方法及显示面板与流程

cmos集成电路基板、其制备方法及显示面板
技术领域
1.本公开涉及半导体技术领域，尤其涉及一种cmos集成电路基板、其制备方法及显示面板。


背景技术：

2.相关技术中，如图1-3所示，互补金属氧化物半导体（complementary metal oxide semiconductor，cmos）上表面约1/4的区域不能键合led发光像素单元，造成极大浪费，原因是该区域作为驱动使用，其内部线路错综复杂，无法将线路延伸到cmos上表面做出键合单元，也就无法键合led发光像素单元。


技术实现要素：

3.为了解决上述技术问题，本公开提供了一种cmos集成电路基板、其制备方法及显示面板。
4.第一方面，本公开提供了一种cmos集成电路基板，包括：cmos集成电路驱动层，包括初始键合区域和扩展键合区域，所述扩展键合区域位于所述初始键合区域的至少一侧；重布线层，设置于至少一侧的至少部分所述扩展键合区域内；所述重布线层包括至少一条第一线路和若干条第二线路，所述第一线路的第一端分布在所述重布线层靠近所述cmos集成电路驱动层的一侧并与所述cmos集成电路驱动层电连接；所述第一线路与所述第二线路电连接；所述第二线路的第二端在所述重布线层背离所述cmos集成电路驱动层的一侧阵列分布；所述重布线层用于电连接所述cmos集成电路驱动层和发光像素单元。
5.可选地，所述重布线层设置于所有所述扩展键合区域内。
6.可选地，所述重布线层设置于所有所述扩展键合区域和所述初始键合区域内。
7.可选地，所述重布线层包括第一介电层和第二介电层，所述第一介电层设置于所述cmos集成电路驱动层和所述第二介电层之间；所述第一线路在第一介电层内分布，所述第二线路在第二介电层内分布；所述重布线层还包括第三线路，所述第三线路设置于所述第一介电层和所述第二介电层之间，用于电性连接所述第一线路和所述第二线路。
8.可选地，所述第一介电层开设至少一个贯穿其厚度的第一盲孔，所述第一线路设置于所述第一盲孔中，且与所述第一盲孔一一对应；所述第二介电层开设若干个贯穿其厚度的第二盲孔，所述第二线路设置于所述第二盲孔中，且与所述第二盲孔一一对应。
9.可选地，所述第一线路与所述初始键合区域电连接。
10.可选地，所述第一介电层和所述第二介电层的材料包括氧化硅、氧化铝、氮化铝、环氧模塑料和聚酰亚胺中的至少一种。
11.可选地，所述第一线路、所述第二线路和所述第三线路的材料包括金、银、铜、钛和氧化铟锡中的至少一种。
12.可选地，所述cmos集成电路基板还包括：键合单元；所述键合单元设置于所述重布线层背离所述cmos集成电路驱动层的一侧，与所述第二线路的第二端电连接且一一对应，用于与发光像素单元键合连接。
13.可选地，所述键合单元与发光像素单元以晶圆键合和芯片键合的其中一种进行键合。
14.第二方面，本公开还提供了一种cmos集成电路基板的制备方法，包括：提供一cmos集成电路驱动层；其中，所述cmos集成电路驱动层包括初始键合区域和扩展键合区域，所述扩展键合区域位于所述初始键合区域的至少一侧；形成重布线层于所述cmos集成电路驱动层的一侧；所述重布线层设置于至少一侧的至少部分所述扩展键合区域；其中，所述重布线层包括至少一条第一线路和若干条第二线路，所述第一线路的第一端分布在所述重布线层靠近所述cmos集成电路驱动层的一侧并与所述cmos集成电路驱动层电连接；所述第一线路与所述第二线路电连接；所述第二线路的第二端在所述重布线层背离所述cmos集成电路驱动层的一侧阵列分布；所述重布线层用于电连接所述cmos集成电路驱动层和发光像素单元。
15.可选地，所述形成重布线层于所述cmos集成电路驱动层的一侧，包括：形成第一介电层于所述cmos集成电路驱动层的一侧；形成至少一个第一盲孔于所述第一介电层中；形成第一线路于所述第一盲孔中，所述第一线路与所述cmos集成电路驱动层电连接；形成第三线路于所述第一介电层背离所述cmos集成电路驱动层的一侧，所述第三线路与所述第一线路电连接；形成第二介电层于所述第一介电层和所述第三线路背离所述cmos集成电路驱动层的一侧；形成若干个第二盲孔于所述第二介电层中；形成第二线路于所述第二盲孔中，所述第二线路与所述第三线路电连接。
16.可选地，所述制备方法还包括：形成键合单元于所述第二介电层背离所述第一介电层的一侧；所述键合单元与所述第二线路的第二端电连接且一一对应，用于与发光像素单元键合连接。
17.第三方面，本公开还提供了一种显示面板，包括：上述一种cmos集成电路基板。
18.本公开提供的技术方案与现有技术相比具有如下优点：本公开提供的一种cmos集成电路基板、其制备方法及显示面板，该cmos集成电路基板包括：cmos集成电路驱动层，包括初始键合区域和扩展键合区域，扩展键合区域位于初始键合区域的至少一侧；重布线层，设置于至少一侧的至少部分扩展键合区域内；重布线层包括至少一条第一线路和若干条第二线路，第一线路的第一端分布在重布线层靠近cmos集成电路驱动层的一侧并与cmos集成电路驱动层电连接；第一线路与第二线路电连接；第二线路的第二端在重布线层背离cmos集成电路驱动层的一侧阵列分布；重布线层用于电连接
cmos集成电路驱动层和发光像素单元。如此，通过在cmos集成电路驱动层的至少部分扩展键合区域上重新布线，增大键合区域，提高了cmos上表面利用率，一方面可增加与发光像素单元键合的点位数量，从而可以提高像素，另一方面还可增大键合点位之间的距离，利用增加的距离改变线宽线距，使工艺更简便，提高生产良率。
附图说明
19.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
20.为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
21.图1为相关技术中cmos集成电路基板的主视图；图2为相关技术中cmos集成电路基板的左视图；图3为相关技术中cmos集成电路基板的俯视图；图4为本公开实施例提供的一种cmos集成电路基板的结构示意图一；图5为图4示出的cmos集成电路基板的左视图；图6为图4示出的cmos集成电路基板的俯视图；图7为本公开实施例提供的一种cmos集成电路基板的结构示意图二；图8为图7示出的cmos集成电路基板的俯视图；图9为本公开实施例提供的一种cmos集成电路基板的结构示意图三；图10为本公开实施例提供的一种cmos集成电路基板的结构示意图四；图11为本公开实施例提供的一种cmos集成电路基板的结构示意图五；图12为本公开实施例提供的一种cmos集成电路基板的结构示意图六；图13为本公开实施例提供的一种cmos集成电路基板的制备方法的流程示意图；图14为图13示出的cmos集成电路基板的制备方法中，s120的一种细化流程示意图；图15为本公开实施例提供的cmos集成电路基板的制备方法中s110对应的一种cmos集成电路驱动层的结构示意图；图16为本公开实施例提供的cmos集成电路基板的制备方法中s221-s223对应的cmos集成电路基板的结构示意图；图17为图16示出的cmos集成电路基板的俯视图；图18为本公开实施例提供的cmos集成电路基板的制备方法中s224对应的cmos集成电路基板的结构示意图；图19为图18示出的cmos集成电路基板的俯视图；图20为本公开实施例提供的cmos集成电路基板的制备方法中s225-s227对应的cmos集成电路基板的结构示意图；图21为图20示出的cmos集成电路基板的俯视图；图22为本公开实施例提供的cmos集成电路基板的制备方法中s228对应的cmos集成电路基板的结构示意图；
图23为本公开实施例提供的一种cmos集成电路基板的结构示意图七；图24为图23示出的cmos集成电路基板的俯视图；图25为本公开实施例提供的一种显示面板的结构示意图。
具体实施方式
22.为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
23.在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施例，而不是全部的实施例。
24.相关技术中，如图1-3所示，cmos集成电路基板10'上表面利用率低，约1/4的区域不能设置键合单元20'，从而无法键合发光像素单元30'，造成极大资源浪费。
25.为了解决上述技术问题，本公开实施例提供了一种cmos集成电路基板、其制备方法及显示面板，该cmos集成电路基板包括：cmos集成电路驱动层，包括初始键合区域和扩展键合区域，扩展键合区域位于初始键合区域的至少一侧；重布线层，设置于至少一侧的至少部分扩展键合区域内；重布线层包括至少一条第一线路和若干条第二线路，第一线路的第一端分布在重布线层靠近cmos集成电路驱动层的一侧并与cmos集成电路驱动层电连接；第一线路与第二线路电连接；第二线路的第二端在重布线层背离cmos集成电路驱动层的一侧阵列分布；重布线层用于电连接cmos集成电路驱动层和发光像素单元。如此，通过在cmos集成电路驱动层的至少部分扩展键合区域上重新布线，增大键合区域，提高了cmos上表面利用率，一方面可增加与发光像素单元键合的点位数量，从而可以提高像素，另一方面还可增大键合点位之间的距离，利用增加的距离改变线宽线距，使工艺更简便，提高生产良率。
26.下面结合图4-25，对本公开实施例提供的cmos集成电路基板、其制备方法及显示面板进行示例性说明。
27.图4为本公开实施例提供的一种cmos集成电路基板的结构示意图一，图5和图6分别为图4示出的cmos集成电路基板的左视图和俯视图。如图4-6所示，该cmos集成电路基板包括：cmos集成电路驱动层10，包括初始键合区域11和扩展键合区域12，扩展键合区域12位于初始键合区域11的至少一侧；重布线层40，设置于至少一侧的至少部分扩展键合区域12内；重布线层40包括至少一条第一线路41和若干条第二线路42，第一线路41的第一端分布在重布线层40靠近cmos集成电路驱动层10的一侧并与cmos集成电路驱动层10电连接；第一线路41与第二线路42的电连接；第二线路42的第二端在重布线层40背离cmos集成电路驱动层10的一侧阵列分布；重布线层40用于电连接cmos集成电路驱动层10和发光像素单元。
28.其中，cmos集成电路驱动层10的上表面包括初始键合区域11和扩展键合区域12，扩展键合区域12对应于相关技术中的不能键合led发光像素单元的区域。扩展键合区域12位于初始键合区域11的至少一侧，例如，扩展键合区域12位于初始键合区域11左侧（如图4所示），扩展键合区域12还可位于初始键合区域11右侧、左右两侧以及四周，在此不限定。
29.其中，重布线层40设置于cmos集成电路驱动层10的一侧，覆盖至少部分扩展键合区域12，从而增大键合区域，提高了cmos上表面利用率；一方面键合区域的增大，可增加与
发光像素单元键合的点位数量，从而提高像素，另一方面还可增大键合点位之间的距离，利用增加的距离改变线宽线距，使工艺更简便，提高生产良率。
30.需要说明的是，图4-6仅示例性地示出了重布线层40覆盖部分扩展键合区域12，但并不构成对本公开实施例提供的cmos集成电路基板的限定。在其他实施方式中，重布线层40还可以覆盖所有扩展键合区域12，或者覆盖所有扩展键合区域12和初始键合区域11，在此不限定。
31.第一线路41位于重布线层40靠近cmos集成电路驱动层10的一侧，第一线路41的一连接端（第一端）在该侧面裸露并与cmos集成电路驱动层10电连接，第一线路41的另一连接端与第二线路42的一个连接端电连接；第二线路42位于重布线层40背离cmos集成电路驱动层10的一侧，第二线路42的另一连接端（第二端）在该侧面裸露并成阵列分布。第二线路42的一个第二端对应一个与发光像素单元键合的点位，即第二线路42的第二端的分布位置与键合点位的位置相对应，因此，需根据发光像素单元的键合点位的数量和分布位置来确定第二线路42的第二端的数量和分布位置。
32.本公开实施例提供了一种cmos集成电路基板，该cmos集成电路基板包括：cmos集成电路驱动层10，包括初始键合区域11和扩展键合区域12，扩展键合区域12位于初始键合区域11的至少一侧；重布线层40，设置于至少一侧的至少部分扩展键合区域12内；重布线层40包括至少一条第一线路41和若干条第二线路42，第一线路41的第一端分布在重布线层40靠近cmos集成电路驱动层10的一侧并与cmos集成电路驱动层10电连接；第一线路41与第二线路42电连接；第二线路42的第二端在重布线层40背离cmos集成电路驱动层10的一侧阵列分布；重布线层40用于电连接cmos集成电路驱动层10和发光像素单元。如此，通过在cmos集成电路驱动层10的至少部分扩展键合区域12上重新布线，增大键合区域，提高了cmos上表面利用率，一方面可增加与发光像素单元键合的点位数量，从而可以提高像素，另一方面还可增大键合点位之间的距离，利用增加的距离改变线宽线距，使工艺更简便，提高生产良率。
33.在一些实施例中，如图7-9所示，图7为本公开实施例提供的一种cmos集成电路基板的结构示意图二，图8为图7示出的cmos集成电路基板的俯视图，图9为本公开实施例提供的一种cmos集成电路基板的结构示意图三。参照图7-9，在该cmos集成电路基板中，重布线层40设置于所有扩展键合区域12内。
34.其中，重布线层40覆盖所有扩展键合区域12，且不覆盖初始键合区域11，如此设置，在cmos集成电路驱动层10上表面所有区域的上方均能够键合像素发光单元。
35.示例性地，如图7-8所示，重布线层40覆盖所有扩展键合区域12，通过在扩展键合区域12上方重新布线，在扩展键合区域12的上方也可以键合像素发光单元，即增大键合区域，从而提高了cmos上表面利用率；其中，初始键合区域11和扩展键合区域12所在平面高度相同，在扩展键合区域12上方设置重布线层40后，该cmos集成电路基板的上表面（与发光像素单元键合的表面）存在高度差，通过增大初始键合区域11上方键合单元20的高度，使得初始键合区域11和扩展键合区域12上方的键合单元20的高度齐平。
36.示例性地，如图9所示，重布线层40覆盖所有扩展键合区域12，通过在扩展键合区域12上方重新布线，在扩展键合区域12的上方也可以键合像素发光单元，增大键合区域，从而提高了cmos上表面利用率；其中，初始键合区域11和扩展键合区域12所在平面高度不相
同，初始键合区域11所在平面的高度大于扩展键合区域12所在平面的高度；重布线层40的高度等于初始键合区域11和扩展键合区域12所在平面的高度差，如此设置，在扩展键合区域12上方设置重布线层40后，重布线层40与初始键合区域11齐平，初始键合区域11和扩展键合区域12上方设置的键合单元高度相同。
37.在一些实施例中，如图10所示，为本公开实施例提供的一种cmos集成电路基板的结构示意图四。参照图10，在该cmos集成电路基板中，重布线层40设置于所有扩展键合区域12和初始键合区域11内。
38.其中，重布线层40覆盖所有扩展键合区域12和初始键合区域11，即重布线层40覆盖整个cmos集成电路驱动层10。
39.示例性地，如图10所示，重布线层40覆盖整个的cmos集成电路驱动层10，在初始键合区域11和扩展键合区域12的上方均重新布线，使得扩展键合区域12的上方也可以键合发光像素单元，即增大键合区域，从而提高了cmos上表面利用率。
40.在一些实施例中，如图11-12和图22所示，重布线层包括第一介电层43和第二介电层44，第一介电层43设置于cmos集成电路驱动层10和第二介电层44之间；第一线路41在第一介电层43内分布，第二线路42在第二介电层44内分布；重布线层还包括第三线路45，第三线路45设置于第一介电层43和第二介电层44之间，用于电性连接第一线路41和第二线路42。
41.其中，重布线层可分为第一介电层43和第二介电层44，第一介电层43和第二介电层44起到支撑、保护线路和绝缘的作用，采用材料包括氧化硅、氧化铝、氮化铝、环氧模塑料（epoxy molding compound，emc）和聚酰亚胺（polyimide，pi）中的至少一种。
42.第一线路41在第一介电层43内分布，第二线路42在第二介电层44内分布；第一线路41和第二线路42通过第三线路45实现电连接，第三线路45位于第一介电层43和第二介电层44之间，平铺在第一介电层43上方。第一线路41、第二线路42和第三线路45的材料包括金、银、铜、钛和氧化铟锡（indium tin oxide，ito）中的至少一种。
43.在一些实施例中，如图11-12和22所示，第一介电层43开设至少一个贯穿其厚度的第一盲孔，第一线路41设置于第一盲孔中，且与第一盲孔一一对应；第二介电层44开设若干个贯穿其厚度的第二盲孔，第二线路42设置于第二盲孔中，且与第二盲孔一一对应。
44.其中，第一线路41设置于第一盲孔中，第二线路42设置于第二盲孔中，由于位置重叠在图中未标出第一盲孔和第二盲孔。第一盲孔贯穿第一介电层43的厚度，如此设置，使得设置于其中的第一线路41既能够与第一介电层43下方的cmos集成电路驱动层10电连接，又可以与第一介电层43上方设置的第三线路45电连接；第二盲孔贯穿第二介电层44的厚度，如此设置，使得设置于其中的第二线路42既能够与第二介电层44下方的第三线路45电连接，又能够在第二介电层44的上表面裸露，以便于与其上方设置的其他电子元器件电连接。
45.在一些实施例中，如图4、7及9-12所示，第一线路41与初始键合区域11电连接。
46.其中，由于cmos集成电路驱动层10的初始键合区域11具有导电性，其上方能够设置键合单元20，并与键合单元20电连接，而扩展键合区域对应于相关技术中cmos集成电路基板不能键合区域，该区域作为驱动使用，其不具有导电性，因此，将第一线路41设置为与初始键合区域11电连接，从而使得扩展键合区域上方设置的重布线层具有导电性，能够为其上方设置的键合单元20提供电能。
47.在一些实施例中，如图5、7及9-12所示，cmos集成电路基板还包括：键合单元20；键合单元20设置于重布线层40背离cmos集成电路驱动层10的一侧，与第二线路42的第二端电连接且一一对应，用于与发光像素单元键合连接。
48.其中，键合单元20的数量与第二线路42的数量相等；每个键合单元20内设置电子开关，通过有序控制电子开关的开启和关闭，导通和断开cmos集成电路基板与对应的发光像素单元的电连接通路，从而实现每个发光像素单元的独立控制。
49.在一些实施例中，键合单元与发光像素单元以晶圆键合和芯片键合的其中一种进行键合。
50.在本实施例中，对cmos集成电路基板的尺寸大小不作限定，可以是晶圆级尺寸（如6寸、8寸、12寸等），也可以是芯片级尺寸（从微米级到毫米级）。
51.示例性地，如图22所示，通过设置重布线层，使得扩展键合区域上方也能够设置键合单元20，从而增大键合区域，在保持键合单元20的尺寸和间距不变（与图1-3中键合单元20'的尺寸和间距相等）的前提下，增多了键合单元20的数量，则该cmos集成电路基板可以键合更多的发光像素单元，从而提高了像素。
52.示例性地，如图23-24所示，图23为本公开实施例提供的一种cmos集成电路基板的结构示意图七，图24为图23示出的cmos集成电路基板的俯视图。参照图23-24，通过设置重布线层，使得扩展键合区域上方也能够设置键合单元20，从而增大键合区域，在保持键合单元20的数量不变（与图1-3中键合单元20'的数量相等）的前提下，增大了键合单元20的尺寸和单元间距，从而使与之键合的发光像素单元的尺寸也增大，利用增大的空间可以增加线宽和线距，如此使得工艺变得更简单，提高了生产良率。
53.需要说明的是，图22仅示例性地示出了只增多键合单元20的数量，图23-24仅示例性地示出了只增大键合单元20的尺寸，但不构成对本公开实施例提供的cmos集成电路基板的限定。在其他实施方式中，还可以同时从增多键合单元20的数量和增大键合单元20的尺寸两个维度来设计cmos集成电路基板，在此不限定。
54.基于相同的发明构思，本公开实施例还提供了一种cmos集成电路基板的制备方法，具备相同的有益效果，为避免重复描述，在此不再赘述。
55.图13为本公开实施例提供的一种cmos集成电路基板的制备方法的流程示意图。参照图13，该cmos集成电路基板的制备方法包括：s110、提供一cmos集成电路驱动层。
56.其中，结合图15，cmos集成电路驱动层10包括初始键合区域11和扩展键合区域12，扩展键合区域12位于初始键合区域11的至少一侧；扩展键合区域12对应于相关技术中的不能键合led发光像素单元的区域。
57.需要说明的是，图15仅示例性地示出了扩展键合区域12位于初始键合区域11左侧，但并不构成对本公开实施例提供的cmos集成电路基板的制备方法的限定。在其他实施方式中，扩展键合区域12还可位于初始键合区域11上下左右四个方位中至少一侧，在此不限定。
58.s120、形成重布线层于cmos集成电路驱动层的一侧；重布线层设置于至少一侧的至少部分扩展键合区域。
59.其中，重布线层包括至少一条第一线路和若干条第二线路，第一线路的第一端分
布在重布线层靠近cmos集成电路驱动层的一侧并与cmos集成电路驱动层电连接；第一线路与第二线路电连接；第二线路的第二端在重布线层背离cmos集成电路驱动层的一侧阵列分布；重布线层用于电连接cmos集成电路驱动层和发光像素单元。
60.其中，结合图4-10所示，第一线路41位于重布线层40靠近cmos集成电路驱动层10的一侧，第一线路41的一连接端（第一端）在该侧面裸露并与cmos集成电路驱动层10电连接，第一线路41的另一连接端与第二线路42的一个连接端电连接；第二线路42位于重布线层40背离cmos集成电路驱动层10的一侧，第二线路42的另一连接端（第二端）在该侧面裸露并成阵列分布。重布线层40用于电连接cmos集成电路驱动层10和发光像素单元，可根据发光像素单元的键合点位的数量和分布位置，来确定第二线路42的第二端的数量和分布位置，本实施例不限定。
61.在一些实施例中，如图14所示，为图13所示cmos集成电路基板的制备方法中，s120的一种细化流程示意图。参照图14，s120“形成重布线层于cmos集成电路驱动层的一侧”，包括：s221、形成第一介电层于cmos集成电路驱动层的一侧。
62.其中，结合图16，第一介电层43位于cmos集成电路驱动层10的上方，即cmos集成电路驱动层10与发光像素单元键合的一侧。第一介电层43以压合、涂布、真空滚压及印刷方式的其中之一形成，采用材料包括氧化硅、氧化铝、氮化铝、环氧模塑料和聚酰亚胺中的至少一种。
63.s222、形成至少一个第一盲孔于第一介电层中。
64.其中，结合图16-17，在第一介电层43中开设贯穿其厚度的第一盲孔，即第一盲孔的深度等于第一介电层43的厚度，如此设置，开设第一盲孔时不会损伤cmos集成电路驱动层10，且保证后续步骤中的第一线路41与cmos集成电路驱动层10电连接。由于在后续步骤中，在第一盲孔中形成第一线路41，第一盲孔与第一线路41位置重叠，因此在图中未标出第一盲孔。
65.需要说明的是，图16-17仅示例性地示出了在第一介电层43的正中央开设一个第一盲孔，但并不构成对本公开实施例提供的cmos集成电路基板的制备方法的限定。在其他实施方式中，第一盲孔的数量和位置可根据需求灵活设置，在此不限定。
66.s223、形成第一线路于第一盲孔中，第一线路与cmos集成电路驱动层电连接。
67.其中，结合图16-17，在第一盲孔中以物理气相沉积、溅镀、化学气相沉积、无电电镀及化学沉积的其中任一种方式形成第一线路41，第一线路41与cmos集成电路驱动层10电连接。第一线路41采用导电材料，包括金、银、铜、钛和氧化铟锡中的至少一种。
68.s224、形成第三线路于第一介电层背离cmos集成电路驱动层的一侧，第三线路与第一线路电连接。
69.其中，结合图18-19，第三线路45包括纵横交错的多条线路，多条线路平铺在第一介电层43上方，覆盖第一介电层43的上表面；第三线路45与第一线路41电连接。
70.需要说明的是，图19仅示例性地示出了第三线路45包括一条横向线路和八条纵向线路，但并不构成对本公开实施例提供的cmos集成电路基板的制备方法的限定。在其他实施方式中，可根据cmos集成电路基板的制备方法的需求设置线路数量和线路分布形状，例如倾斜线路或环形线路，在此不限定。
71.s225、形成第二介电层于第一介电层和第三线路背离cmos集成电路驱动层的一侧。
72.其中，结合图20，在第一介电层43和第三线路45背离cmos集成电路驱动层10的一侧形成第二介电层44。第二介电层44以压合、涂布、真空滚压及印刷方式的其中之一形成，采用材料包括氧化硅、氧化铝、氮化铝、环氧模塑料和聚酰亚胺中的至少一种。
73.s226、形成若干个第二盲孔于第二介电层中。
74.其中，结合图20-21，在第二介电层44中开设贯穿其厚度的第二盲孔，即第二盲孔的深度等于第二介电层44的厚度，且第二盲孔的开设位置在第三线路的正上方，如此设置，开设第二盲孔时不会损伤第三线路，且保证第二线路42与第三线路45电连接。由于在第二盲孔中形成第二线路42，第二盲孔与第二线路42位置重叠，因此在图中未标出第二盲孔。
75.s227、形成第二线路于第二盲孔中，第二线路与第三线路电连接。
76.其中，结合图20-21，第二线路42与第二盲孔一一对应，在第二盲孔中以物理气相沉积、溅镀、化学气相沉积、无电电镀及化学沉积的其中任一种方式形成第二线路42，第二线路42与第三线路45电连接。第二线路42采用导电材料，包括金、银、铜、钛和氧化铟锡中的至少一种。第二线路42的第二端（不与第三线路45电连接的一连接端）在第二介电层44上表面裸露，且第二端在第二介电层44上表面阵列分布。
77.需要说明的是，第二线路42的一个第二端对应一个与发光像素单元连接的键合点位，而第二线路42形成于第二盲孔内，因此需要根据发光像素单元的键合点位的数量和分布位置确定第二线路42的第二端的数量和分布位置，从而确定第二盲孔的开设数量和位置。
78.在一些实施例中，如图14所示，该制备方法还包括：s228、形成键合单元于第二介电层背离第一介电层的一侧。
79.其中，结合图22，键合单元20与第二线路42电连接且一一对应，键合单元20用于与发光像素单元键合连接。键合单元20的数量与第二线路42的数量相等，一个键合单元对应一个键合点位；每个键合单元20内设置电子开关，通过有序控制电子开关的开启和关闭，导通和断开cmos集成电路基板与对应的发光像素单元的电连接通路，从而实现每个发光像素单元的独立控制。
80.在上述实施方式的基础上，本公开实施例还提供了一种显示面板。如图25所示，该显示面板包括：上述一种cmos集成电路基板。
81.其中，显示面板还包括发光像素单元30，发光像素单元30与cmos集成电路基板通过各自的键合单元进行键合连接。
82.需要说明的是，图25仅示例性地示出了重布线层设置于所有扩展键合区域和初始键合区域内，即重布线层完全覆盖cmos集成电路驱动层10，但并不构成对本公开实施例提供的显示面板的限定。在其他实施方式中，重布线层还可以设置于所有扩展键合区域内，或者设置于部分扩展键合区域内，在此不限定。
83.需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些
要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
84.以上所述仅是本公开的具体实施方式，使本领域技术人员能够理解或实现本公开。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本公开的精神或范围的情况下，在其它实施例中实现。因此，本公开将不会被限制于本文所述的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。