半导体器件的制备方法与流程

1.本发明涉及半导体技术领域，具体涉及一种半导体器件的制备方法。


背景技术：

2.现有技术的半导体器件的制备过程，如高k金属栅极(high k metal gate，简称hkmg)技术是半导体领域的重要技术，在hkmg的制备工艺中，在衬底以及其上的堆叠结构用于形成不同的类型区域，如用于制备pmos和nmos，而在对不同的类型区域进行刻蚀处理时，相邻类型区域的侧壁存在过刻蚀现象而影响半导体的良率。


技术实现要素：

3.本发明的目的在于提供一种半导体器件的制备方法，能够减小刻蚀处理过程中对相邻侧壁的过刻蚀影响，提高产品性能和良率。
4.根据本发明实施例的半导体器件的制备方法，包括：提供衬底；于所述衬底表面形成堆叠层，所述堆叠层包括第一类型区域和第二类型区域，所述第一类型区域和所述第二类型区域相邻设置；于所述第一类型区域的表面形成掩膜层；于所述掩膜层的侧壁形成遮挡层，所述遮挡层遮挡部分所述第二类型区域的表面；以所述掩膜层和所述遮挡层为掩膜刻蚀所述第二类型区域，所述遮挡层遮挡的所述第二类型区域形成有侧向侵蚀，所述遮挡层的宽度大于所述第二类型区域的侧向侵蚀的最大宽度；去除所述遮挡层以暴露其遮挡的部分所述第二类型区域；去除所述暴露的部分所述第二类型区域以使所述第一类型区域的侧壁垂直平齐。
5.根据本发明的一些实施例，所述遮挡层的宽度为0.1nm-20nm。
6.根据本发明的一些实施例，在于所述第一类型区域的表面形成掩膜层的在步骤中，所述掩膜层包括光刻胶层。
7.根据本发明的一些实施例，所述掩膜层包括光刻胶层和抗反射层，于所述第一类型区域的表面形成掩膜层的步骤包括：于所述第一类型区域的表面形成抗反射层；于所述抗反射层表面形成光刻胶层，所述遮挡层形成在所述抗反射层和所述光刻胶层的侧壁上。
8.根据本发明的一些实施例，在于所述掩膜层的侧壁形成遮挡层的步骤中，包括：于所述掩膜层的表面和侧壁以及所述第二类型区域的表面形成初始遮挡层；去除位于所述掩膜层表面和所述第二类型区域表面的部分所述初始遮挡层，保留位于所述掩膜层的侧壁上的所述初始遮挡层以形成所述遮挡层。
9.可选地，在于所述掩膜层的表面和侧壁以及所述第二类型区域的表面形成初始遮挡层的步骤中，采用原子层沉积法沉积形成所述初始遮挡层。
10.根据本发明的一些实施例，所述遮挡层包括二氧化硅层。
11.根据本发明的一些实施例，在去除所述暴露的部分所述第二类型区域以使所述第一类型区域的侧壁垂直平齐的步骤中采用干法刻蚀去除所述暴露的部分所述第二类型区域。
12.可选地，在所述干法刻蚀工艺中采用氟化氢、氮气、氯气、氩气等气体的一种或多种形成的组合气体对所述暴露的部分所述第二类型区域进行刻蚀，所述刻蚀时间为10s-60s。
13.根据本发明的一些实施例，所述堆叠层包括层叠设置的绝缘层和栅极层；形成所述堆叠层的步骤包括：于所述衬底表面形成所述绝缘层；于所述绝缘层的表面形成所述栅极层。
14.可选地，所述绝缘层包括层叠设置的第一绝缘层和第二绝缘层，所述第一绝缘层形成在所述衬底表面，所述第二绝缘层形成在所述第一绝缘层表面，所述第一绝缘层为含硅的氮氧化物层或氧化物层，所述第二绝缘层为高k材料层。
15.可选地，所述第一绝缘层为氧化硅层，所述第二绝缘层为硅酸铪层。
16.根据本发明的一些实施例，所述栅极层包括多个层叠设置的金属子栅极层和设在多个所述金属子栅极层之间的介质层。
17.根据本发明的一些实施例，所述栅极层包括层叠设置的第一金属子栅极层、第二金属子栅极层和中间介质层，所述第一金属子栅极层和所述第二金属子栅极层为氮化钛层，所述中间介质层为氧化铝层。
18.根据本发明的一些实施例，在以所述掩膜层和所述遮挡层为掩膜刻蚀所述第二类型区域的步骤中，采用三氯化硼、氯气、氩气等气体中的一种或多种刻蚀所述第二类型区域，所述刻蚀时间为2s～120s。
19.由此，根据本发明实施例的半导体器件的制备方法，通过形成遮挡层来遮挡位于第一类型区域侧壁的部分第二类型区域，这样在对第二类型区域进行刻蚀时，侧向刻蚀形成在被遮挡的第二类型区域，而不是第一类型区域侧壁，后续去除遮挡层并去除位于遮挡层下方的第二类型区域，能够使得第一类型区域的侧壁相对较为垂直平齐，进而避免影响第一类型区域的后续工艺的进程，以保证最终形成的半导体器件的性能和良率；同时本发明中采用抗反射层形成在光刻胶层和堆叠层之间，通过抗反射层能够增强与堆叠层的结合，使得掩膜层与堆叠层结合紧密，从而能够防止刻蚀气体通过结合面空隙对膜层造成额外腐蚀，进一步地保护第一类型区域，
附图说明
20.图1为根据本发明实施例的半导体器件的制备方法的流程示意图；
21.图2-图10为根据本发明实施例的半导体器件的制备方法的各步骤的半导体器件的剖视图；
22.图11-图13为相关技术的半导体器件的制备方法的部分步骤的半导体器件的结构示意图。
23.附图标记：
24.1：衬底；
25.2：堆叠层，21：绝缘层，22：第一绝缘层，23：第二绝缘层，24：金属栅极层，25：第一金属子栅极层，26：中间介质层，27：第二金属子栅极层，28：第一类型区域，29：第二类型区域；
26.3：掩膜层，31：光刻胶层，32：抗反射层；
27.4：遮挡层，41：初始遮挡层。
具体实施方式
28.以下结合附图和具体实施方式对本发明提出的一种半导体器件的制备方法作进一步详细说明。
29.如背景技术所述在对不同的类型区域进行刻蚀处理时，相邻类型区域的侧壁存在过刻蚀现象而影响半导体的良率，发明人发现，具体如图11-图13所示，在对半导体器件进行处理的工艺中，如图11所示，通常在半导体器件的表面直接涂布光刻胶，这样仅以光刻胶层32’刻蚀过程中容易出现过刻蚀现象，如图12所示，在对半导体器件的最上层的材料层27’进行刻蚀时，则在最上层的材料层27’的侧壁会形成凹凸结构，当对堆叠的其它的材料层如中间材料层26’和下方的材料层25’进行逐步刻蚀时，则在堆叠结构的侧壁则会形成明显的凹凸现象，如图13所示，在最上层的材料层27’和中间材料层26’的侧壁会形成较为明显的凹凸的侧向侵蚀现象。
30.下面参考附图描述根据本发明实施例的半导体器件的制备方法，所述半导体器件的制备方法可用于高k金属栅极(high k metal gate，简称hkmg)的制备。
31.如图1所示，根据本发明实施例的半导体器件的制备方法可以包括提供衬底1；于所述衬底1表面形成堆叠层2，所述堆叠层2包括第一类型区域28和第二类型区域29，所述第一类型区域28和所述第二类型区域29相邻设置；于所述第一类型区域28的表面形成掩膜层3；于所述掩膜层3的侧壁形成遮挡层4，所述遮挡层4遮挡部分所述第二类型区域29的表面；以所述掩膜层3和所述遮挡层4为掩膜刻蚀所述第二类型区域29，所述遮挡层4遮挡的所述第二类型区域29形成有侧向侵蚀，所述遮挡层4的宽度大于所述第二类型区域29的侧向侵蚀的最大宽度；去除所述遮挡层4以暴露其遮挡的部分所述第二类型区域29；去除所述暴露的部分所述第二类型区域29以使所述第一类型区域28的侧壁垂直平齐。
32.图2-图10为根据本发明实施例的半导体器件的制备方法的各步骤的形成的图形的示意性剖视图，下面参考附图2-图10对本发明实施例的半导体器件的制备方法进行具体描述。
33.如图2所示，提供衬底1，所述衬底1材料可以为硅(si)、锗(ge)、硅锗(gesi)、或碳化硅(sic)；也可以是绝缘体上硅(soi)、绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等
ⅲ‑ⅴ
族化合物。
34.如图2所示，于衬底1表面形成堆叠层2，堆叠层2包括第一类型区域28和第二类型区域29，第一类型区域28和所述第二类型区域29相邻设置。所述堆叠层2可以包括多层用于形成器件的材料层，例如所述堆叠层2可以包括绝缘层、栅极层和介质层等，通过对堆叠层2进行刻蚀工艺处理来制备形成功能器件等。其中在垂直所述堆叠层2的堆叠方向上，堆叠层2还可以包括第一类型区域28和第二类型区域29，所述第一类型区域28和第二类型区域29相邻设置，可用于形成相同或者不同类型的器件，例如所述半导体器件的制备方法可用于hkmg工艺中，所述堆叠层2用于形成pmos管和nmos管，具体地，第一类型区域28可用于形成pmos管，第二类型区域29可用于形成nmos管。
35.在本发明的一些实施例中，结合图2-图4所示，所述堆叠层2包括层叠设置的绝缘层21和栅极层24，所述栅极层24形成在绝缘层21的上方，其中栅极层24和绝缘层21可以共
同形成半导体器件的金属栅极。形成堆叠层2的步骤包括：于所述衬底1表面形成所述绝缘层21；于所述绝缘层21的表面形成所述栅极层24，其中所述绝缘层21可以包括多层绝缘材料层，所述栅极层24可以包括多层栅极材料层和形成在多层栅极材料层之间的中间介质层26，所述中间介质层26用来调节金属栅极的vt电压。
36.可选地，如图2-图4所示，绝缘层21可以包括层叠设置的第一绝缘层22和第二绝缘层23，第一绝缘层22形成在衬底1表面，第二绝缘层23形成在第一绝缘层22表面，第一绝缘层22可以为含硅的氮氧化物层或氧化物层，例如第一绝缘层22可以为氧化硅层，第二绝缘层23可以为高k材料层，例如第二绝缘层23可以为硅酸铪层。
37.栅极层24可以包括多个层叠设置的金属子栅极层和设在多个所述金属子栅极层24之间的介质层，例如栅极层24可以包括层叠设置的第一金属子栅极层25、第二金属子栅极层27和中间介质层26，第一金属子栅极层25形成在绝缘层21表面，中间介质层26形成在第一金属子栅极层25和第二金属子栅极层27之间。其中第一金属子栅极层25和第二金属子栅极层27均可以为氮化钛层，中间介质层26可以为氧化铝层。在如图2-图4所示的示例中，形成堆叠层2的步骤中具体可以包括：在衬底1表面依次形成第一绝缘层22、第二绝缘层23、第一金属子栅极层25、中间介质层26和第二金属子栅极层27。
38.如图3所示，在第一类型区域28的表面形成掩膜层3，即掩膜层3覆盖堆叠层2形成在第一类型区域28的表面，且暴露第二类型区域29的表面，这样以掩膜层3为掩膜可对第二类型区域29进行刻蚀，同时保留第一类型区域28。
39.在本发明的一些示例中，所述掩膜层3可以包括光刻胶层31，在第一类型区域28的表面涂布光刻胶以形成光刻胶层31，然后通过曝光、显影等步骤，以实现对第二类型区域29的光刻。
40.在本发明的另一些示例中，如图3所示，掩膜层3还可以包括光刻胶层31和抗反射层32，具体地，在第一类型区域28的表面形成抗反射层32，在抗反射层32的表面形成光刻胶层31，通过抗反射层32可增强与堆叠层2的结合，使得掩膜层3与堆叠层2结合紧密，从而能够防止刻蚀气体通过结合面空隙对膜层造成额外腐蚀，进而保护第一类型区域28，也能够减少在对第二类型区域29进行刻蚀时的侧向刻蚀。在如图3所示的示例中，形成掩膜层3的步骤可以包括：于第二金属子栅极层27位于第一类型区域28的表面形成抗反射层32，在抗反射层32的表面涂布光刻胶以形成光刻胶层31。
41.如图4-图5所示，于掩膜层3的侧壁形成遮挡层4，遮挡层4遮挡部分第二类型区域29的表面，以掩膜层3和遮挡层4为掩膜刻蚀第二类型区域29，这样在刻蚀过程中，可对遮挡层4未覆盖的第二类型区域29进行刻蚀，而保留位于遮挡层4下方的部分第二类型区域29，具体地，在对第二类型区域29进行刻蚀过程中，若仅以掩膜层3为掩膜进行刻蚀，掩膜层3的侧壁与第一类型区域28和第二类型区域29相邻位置相对应，由于刻蚀特性，则不可避免地会对第一类型区域28的侧壁造成侧向刻蚀，使得第一类型区域28侧壁形成凹凸结构，进而影响第一类型区域28后续工艺处理和产品性能，本发明中通过形成遮挡层4并以遮挡层4和掩膜层3为掩膜进行刻蚀，则在对第二类型区域29进行刻蚀时，刻蚀过程中形成的侧向刻蚀则会形成在对位于遮挡层4下方的第二类型区域29的侧壁上，从而避免对第一类型区域28的侧壁造成侧向刻蚀，然后通过去除遮挡层4遮挡的剩余第二类型区域29，从而能够保持第一类型区域28侧壁垂直平齐完整，进而避免对第一类型区域28造成影响，以提高产品的良
率和性能。
42.其中遮挡层4的厚度大于第二类型区域29的侧向侵蚀的最大宽度，即遮挡层4能够完全遮挡住第二类型区域29侧向侵蚀的部分，使得刻蚀时侧向刻蚀仅形成在位于遮挡层4下方的第二类型区域29，从而避免刻蚀过程中导致侧向侵蚀延伸到第一类型区域28而对第一类型区域28的侧壁造成过刻蚀，例如，遮挡层4的厚度可以大于或等于第二金属子栅极层27的侧向侵蚀的宽度，由于第二金属子栅极层27需要经过两侧刻蚀，因此其侧向侵蚀的宽度更大，由此遮挡层4的厚度能够遮挡刻蚀过程中第二类型区域29的第二金属子栅极层27的侧向刻蚀最大的部分，则能够避免对第一类型区域28的侧壁造成侧向侵蚀。
43.可选地，遮挡层4的宽度为0.1nm-20nm，例如遮挡层4的厚度可以为1nm、5nm或10nm等，具体可根据实际需要设置，如可根据刻蚀参数以及第二类型区域29的刻蚀厚度导致的侧向侵蚀的宽度设置，这样遮挡层4覆盖的第二类型区域29的宽度为0.1nm-20nm，由此可防止遮挡层4厚度过小而导致第一类型区域28的侧壁被过刻蚀，也可防止遮挡层4厚度过大而对后续刻蚀造成影响。
44.在如图4所示的示例中，在于掩膜层3的侧壁形成遮挡层4的步骤中可以包括：于掩膜层3的表面和侧壁以及第二类型区域29的表面形成初始遮挡层41，可选地，在此步骤中，可采用原子层沉积工艺沉积形成所述初始遮挡层41；然后去除位于掩膜层3表面和第二类型区域29表面的部分初始遮挡层41，保留位于掩膜层3的侧壁上的初始遮挡层41以形成遮挡层4，这样遮挡层4形成在第二类型区域29邻近第一类型区域28的部分的上方，以遮挡与第一类型区域28相邻的部分第二类型区域29，保护第一类型区域28与第二类型区域29相邻的侧壁。
45.可选地，对于遮挡层4的材料，所述遮挡层4可以为二氧化硅层，当然可以理解的是，遮挡层4也可以为其它材料，例如遮挡层4还可以为氮氧化硅层。
46.如图6和图7所示，以掩膜层3和遮挡层4为掩膜对第二类型区域29进行刻蚀，去除暴露的部分第二类型区域29，具体地，采用掩膜层3和遮挡层4为掩膜对第二类型区域29进行刻蚀时，可对第二类型区域29进行逐层蚀刻，如图6所示，以掩膜层3和遮挡层4为掩膜对第二金属子栅极层27进行刻蚀，保留位于掩膜层3和遮挡层4覆盖的部分第二金属子栅极层27，且所述部分第二金属子栅极层27的侧壁平齐。
47.如图7所示，以掩膜层3和遮挡层4为掩膜对依次对中间介质层26和第一金属子栅极层25进行刻蚀，保留位于掩膜层3和遮挡层4覆盖的部分第一金属子栅极层25和部分中间介质层26，且所述部分第一金属子栅极层25的侧壁和所述部分中间介质层26的侧壁均垂直平齐，由此使得保留的第一金属子栅极层25、中间介质层26、第二金属子栅极层27的侧壁均与遮挡层4的侧壁平齐，且不会形成凹凸不平的结构。
48.可选地，在此步骤中，可采用三氯化硼、氯气、氩气等气体中的一种或多种刻蚀第二类型区域29，刻蚀时间为2s～120s，具体地，栅极层24可以为氮化钛层，如第一金属子栅极层25和第二金属子栅极层27均可以为氮化钛层，以氯气为例对栅极层24进行刻蚀，则刻蚀时间可以为2s～120s，刻蚀气体的流量可以为50～100torr。
49.如图8和图9所示，去除所述遮挡层4以暴露其遮挡的部分所述第二类型区域29，从而能够去除暴露的部分第二类型区域29，使保留的第一类型区域28的侧壁垂直平齐。
50.具体地，如图8所示，去除所述遮挡层4以暴露其遮挡的部分所述第二类型区域29，
其中由于刻蚀特性，在刻蚀去除遮挡层4后，在剩余的第二类型区域29的侧壁，尤其是第二金属子栅极层27的侧壁会形成凹凸结构，即在第二类型区域29的侧壁会形成侧向侵蚀现象，对于侧向刻蚀形成的原因，在对第二类型区域29进行刻蚀的过程中，对被遮挡的部分第二类型区域29的侧壁会形成较小的侧向刻蚀，而随着对第二类型区域29的逐层刻蚀以及对遮挡层4的刻蚀的进行，对第二类型区域29的侧向刻蚀逐渐增加而形成明显的凹凸结构，而且遮挡层4的材料与栅极层24的材料不同，则刻蚀气体等刻蚀参数存在差异，也会增加对第二类型区域29的侧向侵蚀程度，第二金属子栅极层27位于上层，经过多次刻蚀，使得其侧壁的侧向侵蚀更为明显。
51.如图9所示，以抗反射层32为掩膜去除具有侧向侵蚀侧壁的第二类型区域29，保留第一类型区域28，这样，通过去除具有凹凸结构的第二类型区域29，使得第一类型区域28的侧壁与掩膜层3的侧壁平齐且不会形成凹凸结构，在如图9所示的示例中，第一类型区域28的侧壁与抗反射层32的侧壁相平齐。
52.可选地，在此步骤中，可采用干法刻蚀工艺对去除遮挡层4后暴露的部分第二类型区域29进行刻蚀。具体地，在干法刻蚀工艺中可采用氟化氢、氮气、氯气、氩气等气体的一种或多种形成的组合气体对暴露的部分第二类型区域29进行刻蚀，刻蚀时间为10s-60s，进一步地，可采用氯气对暴露的部分第二类型区域29进行刻蚀以使得第一类型区域28的侧壁垂直平齐，所述氯气的流量可以为10～100torr。
53.如图10所示，去除掩膜层3，在如图10所示的示例中，去除抗反射层32，暴露第一类型区域28，从而便于对第一类型区域28进行后续工艺处理。
54.由此，根据本发明实施例的半导体器件的制备方法，在仅采用掩膜层3为掩膜直接对第二类型区域29进行刻蚀时，掩膜层3邻近第二类型区域29的侧壁与第一类型区域28邻近第二类型区域29的侧壁相平齐，这样在对第二类型区域29进行刻蚀时，容易在第一类型区域28的侧壁形成过刻蚀，使得第一类型区域28的侧壁出现凹凸不平而影响后续第一类型区域28的刻蚀等处理工艺，而本发明中通过形成遮挡层4来遮挡位于第一类型区域28侧壁的部分第二类型区域29，这样在对第二类型区域29进行刻蚀时，侧向刻蚀形成在被遮挡的第二类型区域29，而不是第一类型区域28侧壁，后续去除遮挡层4并去除位于遮挡层4下方的第二类型区域29，能够使得第一类型区域28的侧壁相对较为垂直平齐，进而避免影响第一类型区域28的后续工艺的进程，以保证最终形成的半导体器件的性能和良率；同时本发明中采用抗反射层32形成在光刻胶层31和堆叠层2之间，抗反射层32可形成为阻挡层，通过抗反射层32能够增强与堆叠层2的结合，使得掩膜层3与堆叠层2结合紧密，从而能够防止刻蚀气体通过结合面空隙对膜层造成额外腐蚀，进一步地保护第一类型区域28，改善第一类型区域28的侧向侵蚀现象。
55.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。