神经元点火方法、芯片及电子设备与流程

1.本发明涉及一种神经元点火（fire）方法、芯片及电子设备，具体涉及一种基于首个脉冲时间编码（ttfs）的神经元点火方法、芯片及电子设备。


背景技术：

2.脉冲神经网络（spiking neuron networks，snn）是一种高度仿生的第三代神经网络。与传统人工神经网络（ann）最大的不同是，snn中的神经元具有记忆特性，比如神经元的膜电压代表神经元状态，当膜电压超过阈值时，神经元将被点火并发放脉冲（spike，也称尖峰）。
3.专门运行snn的芯片，被称为snn处理器或类脑芯片、神经形态硬件。由于开发类脑芯片的难度较高（已知的比如dynap-cnn，loihi等），目前不少现有技术仅仅停留在基于传统计算平台（比如gpu，fpga）而实现snn仿真的阶段。
4.常见的脉冲编码方法有频率编码（rate coding）、首个脉冲时间编码（time to first spike coding，ttfs，属于时间/时域编码的一种）、群编码等。
5.频率编码主要考察脉冲发放率，即脉冲发放数量在对应记录时间上的平均值。刺激的强弱程度由神经元发放脉冲的频率反映，强烈的刺激导致高频脉冲序列。频率编码的主要缺点是信息传输效率不高但鲁棒性好，因此是一种广泛使用的编码方案。
6.ttfs则关注从接受刺激到发放首个脉冲的时间，一般刺激越强，脉冲发放越早。ttfs中每个神经元仅使用一个脉冲，是一种高效、简洁的编码方案，极具能量效率潜力，但是ttfs方案面临神经元点火过早进而导致snn精度降低的困境。目前，大多数ttfs方案会采用动态膜电压阈值（点火阈值）以阻止神经元过早点火。
7.常见的snn训练方法有ann转snn（ann-converted snn）、代理梯度，以及最新出现的代理训练等。对于ann转snn方案，为充分发挥已有的深度学习成果，现有技术基于使用relu函数的ann网络中连续激活函数值可以由snn中频率编码下的平均脉冲发放率近似，在完成基于反向传播方法的原始ann训练后，再通过特定手段将其转换为snn。换言之，该类方案依赖的是通过snn中基于频率编码的脉冲神经元的脉冲发放率代替ann中神经元的连续激活值。
8.对于神经形态硬件而言，脉冲借助路由系统在处于不同物理位置（比如不同核心中）神经元之间传递，其消耗的能量与脉冲发放数量呈强正相关（乃至正比例）关系。然而，频率编码会导致神经元频繁点火并发放脉冲，这显然会导致较高的能量消耗。因此，更为稀疏的神经元点火方法是迫切亟需的。
9.近期，还出现了一些使用序列二进制编码的时域方案以期克服该问题，比如现有技术1。
10.现有技术1：st
ö
ckl c, maass w. optimized spiking neurons can classify images with high accuracy through temporal coding with two spikes[j]. nature machine intelligence, 2021, 3(3): 230-238.
然而，这些时域转换方案的共同点是依赖复杂的神经元模型或脉冲模型，它们要么难以被硬件支持/实现，要么在实施为神经形态硬件时非常消耗资源。前述使用二进制编码的方案面临存储空间忧虑，并且还使用乘法运算（这对神经形态计算核心而言，通常不被支持或是奢侈的），此外迄今还未有将snn输出编码为二进制脉冲序列的网络结构被披露。
[0011]
基于前述介绍，为了充分发挥类脑芯片事件驱动、低功耗的潜力，本发明提出一种基于首个脉冲时间编码（ttfs）的神经元点火方法、芯片及电子设备，方案仅仅使每神经元增加额外的1或2个突触，即可实现稀疏的脉冲发放。


技术实现要素：

[0012]
为了解决或缓解上述部分或全部技术问题，本发明是通过如下技术方案实现的：一种神经元点火方法，至少应用于第一神经元，所述第一神经元基于若干突触接收若干脉冲，在编码阶段，至少基于所述若干突触累积所述第一神经元的膜电压；在编码阶段结束时，基于所述若干突触之外的第一突触，或基于注入电流，使得所述第一神经元在解码阶段内点火之前，所述第一神经元的膜电压以恒定速率累积。
[0013]
在某类实施例中，所述的注入电流，包括两部分：一部分用于抵消所述的若干突触为所述第一神经元的膜电压累积所贡献的突触电流，另一部分用于为实现所述第一神经元膜电压以恒定速率累积而提供的突触电流。
[0014]
在某类实施例中，在编码阶段结束时，通过所述若干突触之外的第一突触累积所述第一神经元的膜电压；其中，所述第一突触的突触权重值使得所述第一神经元在解码阶段内点火之前，所述第一神经元的膜电压以恒定速率累积。
[0015]
所述的若干突触、若干脉冲指的是至少一个突触、至少一个脉冲。
[0016]
在某类实施例中，所述第一突触的突触权重值包括：第一分量和第二分量；所述第一分量是正的常量分量；所述第二分量是用于抵消在解码阶段除所述第一分量外其它所有致使所述第一神经元的膜电压累积的分量。
[0017]
在某类实施例中，所述第一神经元的膜电压以恒定速率正向累积，并在所述膜电压达到点火阈值时，所述第一神经元发放脉冲。
[0018]
在某类实施例中，所述其它所有致使所述第一神经元的膜电压累积的因子包括：所述若干突触；或，所述若干突触和偏置。
[0019]
在某类实施例中，所述若干脉冲来自所述第一神经元前一层中的神经元，或来自刺激信号经ttfs编码而来。
[0020]
在某类实施例中，在编码阶段，所述若干脉冲中发放时间越早的脉冲，所编码的信息值越大。
[0021]
在某类实施例中，所述前一层中的至少一个神经元，与所述第一神经元的点火方法相同。
[0022]
在某类实施例中，在解码阶段内，且在所述第一神经元点火之前，所述第一神经元所接收的总的突触电流为恒定值。
[0023]
在某类实施例中，所述解码阶段与所述编码阶段的时间长度相同。
[0024]
在某类实施例中，第一读出神经元，通过所述第一突触与所述第一神经元建立连接。
[0025]
在某类实施例中，在编码阶段结束时刻，所述第一读出神经元根据所述第一突触加权，向所述第一神经元发放一个读出脉冲。
[0026]
在某类实施例中，第一整流神经元，通过第二突触与所述第一神经元建立连接。
[0027]
在某类实施例中，在解码阶段结束时刻，若所述第一神经元在解码阶段一直未被点火，则所述第一整流神经元向所述第一神经元发放一个整流脉冲，强制所述第一神经元发放脉冲。
[0028]
在某类实施例中，所述第一神经元的点火阈值等于解码阶段或编码阶段的时间长度。
[0029]
在某类实施例中，在编码阶段，所述若干突触中的任一个传送且只传送一个脉冲。
[0030]
一种芯片，该芯片上至少包括第一神经元，所述第一神经元应用如前任一项所述的神经元点火方法。
[0031]
在某类实施例中，所述芯片中实现突触的电路输出的突触电流为模拟信号。
[0032]
在某类实施例中，基于所述若干突触累积所述第一神经元的膜电压，至少是根据突触电流（或还根据膜电阻）在时间上的积分。
[0033]
在某类实施例中，在一设定时间段内，仅导通2层神经元电路。换言之，对于非激活（暂不需要点火）的神经元所在的层，在该设定时间段内被关闭。
[0034]
在某类实施例中，依据脉冲神经网络的运行方向，依序导通前后两层神经元电路。
[0035]
一种电子设备，该电子设备上部署有如前所述的芯片，且该芯片用于根据环境信号执行推理并获得推理结果，所述电子设备根据推理结果做出相应的响应。
[0036]
本发明的部分或全部实施例，具有如下有益技术效果：1）单脉冲精确定时，可以高效地编码信息；网络中脉冲稀疏，降低功耗；2）不需要复杂的神经元模型，或/和高资源消耗的计算操作（比如乘法）；方案仅仅引入1或2个额外突触，简单易实现，成本代价低；3）第一突触阻止了神经元过早发放，降低了量化误差；并且不需要为每个单元独立地调整点火阈值，激活次数低、显著降低延迟；4）如果神经元在特定时间点还未发放脉冲，第二突触将强制神经元点火；这在时域上，等价于整流操作；5）提供另一种转换ann中的relu激活方案；还可以提供负激活方案；6）由于在某一段时间，脉冲发放/神经元点火仅仅存在于两层神经元之间，在芯片实现时，可以在该段时间内仅仅选通该2层神经元（及相关神经元，比如读出神经元、整流神经元）构成的电路，这意味着：一方面因不必选通其它层神经元电路而可以显著降低芯片功耗，另一方面路由系统在该段时间内仅仅传递该两层神经元之间发放的脉冲因而带宽需求较小、功耗较小，并且还能构建深层神经网络。本发明该特性为芯片实现提供诸多显著优势。
[0037]
更多的有益效果将在优选实施例中作进一步的介绍。
[0038]
以上披露的技术方案/特征，旨在对具体实施方式部分中所描述的技术方案、技术特征进行概括，因而记载的范围可能不完全相同。但是该部分披露的这些新的技术方案同样属于本发明文件所公开的众多技术方案的一部分，该部分披露的技术特征与后续具体实施方式部分公开的技术特征、未在说明书中明确描述的附图中的部分内容，以相互合理组
合的方式披露更多的技术方案。
[0039]
本发明任意位置所披露的所有技术特征所组合出的技术方案，用于支撑对技术方案的概括、专利文件的修改、技术方案的披露。
附图说明
[0040]
图1是不含偏置的神经元点火示意图；图2是神经元点火的编码和解码时序图；图3是某类实施例中解码阶段膜电压与神经元点火时间关系示意图。
具体实施方式
[0041]
由于不能穷尽描述各种替代方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案中的要点内容进行清楚、完整地描述。对于下文未详细披露的其它的技术方案和细节，一般均属于本领域通过常规手段即可实现的技术目标或技术特征，限于篇幅，本发明不对其详细介绍。
[0042]
除非是除法的含义，本发明中任意位置的“/”均表示逻辑“或”。本发明任意位置中的“第一”、“第二”等序号仅仅用于描述上的区分标记，并不暗示时间或空间上的绝对顺序，也不暗示冠以这种序号的术语与冠以其它定语的相同术语必然是不同的指代。
[0043]
本发明会对各种用于组合成各种不同具体实施例的要点进行描述，这些要点将被组合至各种方法、产品中。在本发明中，即便仅在介绍方法/产品方案时所描述的要点，意味着对应的产品/方法方案也明确地包括该技术特征。
[0044]
本发明中任意位置处描述存在或包括某步骤、模块、特征时，并不暗示这种存在是排它性地唯一存在，本领域技术人员完全可以根据本发明所披露的技术方案而辅以其它技术手段而获得其它实施例。本发明所公开的实施例，一般是出于披露优选实施例的目的，但这并不暗示该优选实施例的相反实施例，为本发明所排斥/排除，只要这种相反实施例至少解决了本发明的某个技术问题，都是本发明所希望涵盖的。基于本发明中具体实施例描述的要点，本领域技术人员完全可以对某些技术特征施加替换、删减、增加、组合、调换顺序等手段，获得一个仍遵循本发明构思的技术方案。这些未脱离本发明技术构思的方案也在本发明保护范围之内。
[0045]
参考图1，其展示的是本发明中某类实施例中神经元点火方案。脉冲神经网络（简称网络）中的脉冲神经元（简称神经元）可以划分为不同的层，一层往往代表至少一个的神经元。一层中的神经元在点火后，往往会向另一层的神经元发放脉冲。为了简化理解，在该示例中，第一层中包括两个神经元：输入神经元1和输入神经元2；而第二层中包括两个神经元：输出神经元1（第一神经元）和输出神经元2。对于第二层而言，第一层是其前一层。
[0046]
为便于标记，图中简称输入/输出1或2。然而，实际的网络可能极为复杂，远远不止两个神经元或两个层，或图中示例方案仅为整个网络中的一部分，此处仅仅为便于理解而以2层/2个神经元为例，这些示例性数量不构成对本发明的某种限制。
[0047]
本发明中虽然主要是针对第一神经元及相关部件进行描述，这并非是限制仅仅只有第一神经元以如此方式运作，很显然这只是不失一般性地以第一神经元为代表性描述，这些描述完全且应当适时推广至其它任一对等的神经元及相关部件。
[0048]
举例地，输入神经元1与输出神经元1和输出神经元2之间突触连接的突触权重分别为w1、w2，输入神经元2与输出神经元1和输出神经元2之间突触连接的突触权重分别为w2、w1，并假设w1=1、w2=-1。
[0049]
对于输出神经元1和输出神经元2而言，其输入（脉冲）可以来自上一层的神经元（图中为输入神经元1与输出神经元1），也可以来自将刺激信号（比如像素值）编码后获得的脉冲。对于后者，可以遵循刺激（信息值）越大，脉冲发放的越早（ttfs）原则即可。
[0050]
参考图2，输入数据1~2（刺激信号）分别被编码为距离t
max
时刻长度为x1、x2的脉冲，并假设x1》x2，且分别为0.75和0.25，这表明输入数据1的刺激强于输入数据2的刺激，因而其对应的脉冲发放较早。当然，对于来源于网络中其它层的情况，输入神经元1点火时间较早，这也代表着其代表的信息（值）更大：这符合重要的信息应优先发放逻辑。
[0051]
继续参考图1，作为本发明某方面的改进，在某类实施例中，对于第一神经元（也即输出神经元1），还存在第一读出神经元。第一读出神经元与第一神经元建立第一突触连接，其突触权重为，此处求和针对的是第一神经元作为突触后神经元，所有连接至第一神经元的突触权重值的总和。然而对于不同的输出神经元，连接至其的突触各不相同，因此其求和值可能不同（即便图中简化标记的公式均一样）。对于图1中的示例，第一读出神经元连接至第一神经元的第一突触的突触权重等于1-(w1 w2)。
[0052]
参考图2，其展示了本发明中输出神经元的点火过程。点火过程包括编码阶段和解码阶段，其中所谓的编码阶段，可以是利用ttfs而对信息进行编码的过程。对于第l（一正整数）层的解码，同时也是对地l 1层的编码。
[0053]
在编码阶段（0≤t≤t
max
），第一输入神经元1~2分别被点火（也可称之为被激活、激发），并各自发放一个（输入）脉冲至目标神经元中（图中为输出1、输出2），以分别代表（编码）数据x1、x2，其中t
max
为每层编码输入数据的时间步总数量（snn仿真）或编码时长（芯片中）。这里所谓的编码阶段是从输出神经元的角度而定义的。
[0054]
而对于输出神经元1~2中的每一个，输入神经元1~2发放的输入脉冲，经过对应的突触权重w1、w2的加权，所有的输入汇集为各自的突触电流i(t)。一般地，对于输出神经元所汇集的突触电流，满足：其中h为heaviside阶梯函数，wj为序号为j的突触权重，sj为经由序号为j的突触所传输的脉冲的激发时刻，b为偏置（值），sb为偏置脉冲发放时刻。需要注意的是本发明图2仅以不含偏置的方案为例以降低理解难度，含偏置方案未示出。换言之，本发明所公开的神经元还支持偏置输入，虽然偏置输入在传统ann中很常见。
[0055]
换言之，在t
max
时刻之前为编码阶段，所有的输入汇集为第一神经元的输入突触电流i(t)；在此之后为解码阶段，i(t)被设计为恒定读出电流（这意味着需要消除其它所有导致i(t)不恒定的影响），以实现解码。也就是说，所述第一突触的突触权重值使得所述第一神经元在解码阶段内点火之前，所述第一神经元的膜电压以恒定速率累积。
[0056]
除了基于第一突触外，还可以基于注入电流实现所述第一神经元的膜电压以恒定速率累积。所述的注入电流，包括两部分：一部分用于抵消所述的若干突触为所述第一神经
元的膜电压累积所贡献的突触电流，另一部分用于为实现所述第一神经元膜电压以恒定速率累积而提供的突触电流。
[0057]
输出神经元的膜电压u是突触电流在时间t上的累积，在假设膜电阻r=1的简化情况中（神经形态计算中，执行乘法或除法运算是奢侈的，因此这种假设可以消除乘法；为此，在某些已知的低功耗芯片实现方案中，膜电压的累积最终可以等效转换为在膜电压上累积突触权重值）：芯片实现时，基于若干（连接至第一神经元并输出结果至第一神经元的）突触累积所述第一神经元的膜电压，至少是根据突触电流在时间上的积分。基于此，在芯片中实现突触的电路输出的突触电流可以为模拟信号。举例地，现有技术2（cn109074515b）通过（多个）突触电路输出突触电流并汇集于神经元胞体电路，获得膜电压状态。
[0058]
对于脉冲神经元，如果膜电压超过点火阈值θ，神经元发放脉冲，而膜电压回到静息电位（比如0）。在某个实施例中，膜电压点火条件满足：作为阐释，参考图2中输出神经元1~2的时序图。当输入神经元1发放较早输入脉冲后，输出神经元1开始膜电压累积，由于w1=1，随时间t的增加，输出神经元1的膜电压线性累积（斜率与w1=1相关）；而输出神经元2因为与输入神经元1同样建立了突触连接（突触权重为w2=-1），因此上述较早输入脉冲导致输出神经元2的膜电压线性降低（斜率与w2=-1相关）。
[0059]
至输入神经元2发放较晚输入脉冲时刻，输出神经元1~2的膜电压同时受前述较早输入脉冲和较晚输入脉冲的影响，但由于w1 w2=0，所以至t
max
时刻前，膜电压一直分别维持在y1，y2而不变。但是由于较早的输入脉冲和较晚的输入脉冲作用时间长度不同，因此该示例中y1，y2并未因为w1 w2=0而为0，前者大于0，后者小于0。
[0060]
在编码阶段结束的t
max
时刻，进入解码阶段（t
max
≤t≤2t
max
）。该阶段中，第一读出神经元通过权重为的第一突触与第一神经元建立连接，并在t
max
时刻发放读出脉冲（readout spike），或者选择不发送脉冲，而是向第一神经元注入与读出脉冲等效的（所能引入的）所述注入电流。突触权重值的总和，被设计为抵消输入神经元向输出神经元在解码阶段仍注入的、汇集的全部突触电流（如有偏置电流，则也应被考虑进去）。鉴于在编码阶段（上一层的解码阶段），基于强制机制，每个输入神经元均会发放脉冲，因此上述求和等价于第一神经元作为突触后神经元，所有连接至第一神经元的突触权重值的总和。在突触权重不变且神经元连接关系不变的情况下，每个输出神经元的突触权重值的总和可以是一个固定值。
[0061]
基于，因此在解码阶段，任一输出神经元的膜电压均以固定斜率（即恒定速率）冲向点火阈值θ。这相当于在解码阶段，综合第一读出神经元的影响，输出神经元汇集的所有突触电流为恒定值（这也是斜率固定的原因）。在中，1相当于常量分量，相当于用于抵消在解码阶段除所述第一分量外其它所有致使所述第一神经元的膜电压累积的分量（很显然该实施例并未包括偏置）。
[0062]
如前公式所描述的那样，偏置b也是一种常见的神经元输入，从某种角度看，它也可以被视为一种权重化的输入。因此对应该种情形的实施例，第一读出神经元与第一神经元之间的第一突触的突触权重则应为，其中1为常量分量，则为用于抵消在解码阶段除常量分量外其它所有致使所述第一神经元的膜电压累积的分量。
[0063]
因此在第一突触、与输入神经元们之间的突触们，以及偏置输入的共同作用下，第一神经元的整体等效突触权重为，即最终也相当于以一恒定常量的突触权重来权重化第一神经元的输入，进而在解码阶段内第一神经元点火之前，第一神经元的膜电压得以恒定速率实现累积。这为读出编码后的信息提供有利基础。
[0064]
事实上，对于任何可能存在的其它造成第一神经元在解码阶段内点火之前而累积膜电压的因子，如前实施例所展示的那样，均可以通过该因子（比如）的负因子（比如）而被抵消掉。
[0065]
对于图2示例，很显然，y1因为大于0，而较早激发脉冲。从下一层角度看，脉冲发放的时刻编码了信息。在编码阶段结束时刻，输出神经元的膜电压的值越大，神经元越早地被点火，因而发放脉冲的时刻也越早。
[0066]
而y2小于0，因此即便在解码阶段结束时刻（2t
max
）也未到达点火阈值。参考图3，其展示了某优选实施例中，如果在编码阶段结束时刻膜电压为负值，那么到达解码结束时刻，膜电压也不会超过阈值，因此也不会点火。为此，在某类实施例中，还为每个输出神经元设置整流神经元。
[0067]
第一整流神经元，与第一神经元之间建立权重为（远大于w）的第二突触连接。如果第一神经元在解码阶段结束时刻仍未被点火，第一整流神经元通过该突触，在解码阶段结束时刻向第一神经元发放一个整流脉冲。该整流脉冲会瞬间将第一神经元的膜电压拉高，从而超过点火阈值，强制第一神经元发放脉冲。也即潜在的整流条件为：然而，上述整流条件是可选的，这取决于是否希望如relu一样整流激活。在隐藏层，通常需要整流激活，然而在最后一层或瓶颈层（bottleneck），可以省略上述整流条件，以允许实现负激活（negative activation）：对于点火时间大于2t
max
的脉冲，可以被当作负值。
[0068]
强制点火的情况发生在图2示例中的输出神经元2身上，在解码阶段结束时刻被整流神经元强制点火，并发放脉冲。由于是在最后一刻发放脉冲，因此该脉冲所编码的信息的值也是最小的，一般认为是0。该强制发放的脉冲与输出神经元的下一层（未示出）的读出脉冲同时发生，但它们的影响相抵消，因为输出为0。
[0069]
由此可见，经过上述点火过程，神经元实际实现了如下激活：也即：
这正是ann中relu激活函数在snn中的等效实现，这佐证了本发明理论正确、可行。
[0070]
理论上，输出神经元点火时间tf满足：优选地，点火阈值。继续参考图3，若编码阶段结束时刻，膜电压为正值（y），那么经过前述的解码阶段读出脉冲的处理，达到点火阈值的脉冲发放时刻与解码阶段结束时刻之间的距离则也是y，这实现了信息解码。
[0071]
前述神经元点火方法，可以在传统计算平台（训练设备，比如gpu）上进行仿真、训练，并在获得最优网络配置参数后，部署至神经形态硬件（芯片）中，使得芯片中的神经元以如上方式稀疏点火，由此芯片得以低功耗运行。
[0072]
在cifar10数据集上，配置预训练的vgg-11网络、t
max
=64参数，使用本发明方案的snn精度相比于ann网络精度，仅下降0.01%，而突触操作数为180万次，相比于频率编码下降1-2个数量级。在loihi芯片上验证，尤其当核心数量占用少时，本发明方案明显胜于频率编码方案，动态功耗更低。
[0073]
此外，本发明还公开一种芯片，该芯片上至少包括第一神经元，所述第一神经元应用如前任一项所述的神经元点火方法。鉴于只有脉冲神经元才可以点火，因此这种芯片部署的是由脉冲神经元构成的snn，也即该芯片是类脑芯片。
[0074]
优选地，在一设定时间段内，仅导通2层神经元电路（以及相关神经元电路，比如读出神经元，或/和整流神经元）。换言之，对于非激活（不需要点火或待点火）的神经元所在的层，在该设定时间段内被关闭。
[0075]
优选地，依据脉冲神经网络snn的运行方向，依序导通前后两层神经元电路。比如图1中输入神经元1-2所在层，和输出神经元1-2所在层被同时导通/选通，接着沿snn网络顺序，输出神经元1-2所在层以及该层神经元后一层被同时导通/选通。
[0076]
一种电子设备，该电子设备上部署有如前所述的芯片，且该芯片用于根据环境信号执行推理并获得推理结果，所述电子设备根据推理结果做出相应的响应。配有该种芯片的电子设备可以获得超低功耗的、永远在线的智能信息处理能力。
[0077]
尽管已经参考本发明的具体特征和实施例描述了本发明，但是在不脱离本发明的情况下仍可以对其进行各种修改、组合、替换。本发明的保护范围旨在不限于说明书中描述的过程、机器、制造、物质组成、装置、方法和步骤的特定实施例，并且这些方法、模块可能还被实施在相关联、相互依赖、相互配合、前/后级的一个或多个产品、方法当中。
[0078]
因此，说明书和附图应简单地视为由所附权利要求限定的技术方案的部分实施例的介绍，因而应根据最大合理解释原则对所附权利要求解读，并旨在尽可能涵盖本发明公开范围内的所有修改、变化、组合或等同物，同时还应避免不合常理的解读方式。
[0079]
为了实现更好的技术效果或出于某些应用的需求，本领域技术人员可能在本发明的基础之上，对技术方案做出进一步的改进。然而，即便该部分改进/设计具有创造性或/和进步性，只要依赖本发明的技术构思，覆盖了权利要求所限定的技术特征，该技术方案同样应落入本发明的保护范围之内。
[0080]
所附的权利要求中所提及的若干技术特征可能存在替代的技术特征，或者对某些技术流程的顺序、物质组织顺序可以重组。本领域普通技术人员知晓本发明后，容易想到该些替换手段，或者改变技术流程的顺序、物质组织顺序，然后采用了基本相同的手段，解决基本相同的技术问题，达到基本相同的技术效果，因此即便权利要求中明确限定了上述手段或/和顺序，然而该些修饰、改变、替换，均应依据等同原则而落入权利要求的保护范围。
[0081]
结合本文中所公开的实施例中描述的各方法步骤或模块，能够以硬件、软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各实施例的步骤及组成。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用或设计约束条件。本领域普通技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为在本发明所要求保护的范围之外。