S波段单点频微封装锁相源和电子设备的制作方法

s波段单点频微封装锁相源和电子设备
技术领域
1.本发明涉及锁相源技术领域，具体涉及一种s波段单点频微封装锁相源和电子设备。


背景技术：

2.锁相源作为频率源的一种，是电子设备如雷达、通讯设备等先进设备的基本信号来源。随着科技的发展，目前，雷达、通讯设备等先进电子设备的向微型化方向发展。
3.然而，现阶段的大部分锁相源为了解决输出各种频率的需求，导致设计出的锁相源具有结构复杂、体积较大。
4.通过上述描述可知，目前的锁相源体积较大，不适用于微型化的电子设备。


技术实现要素：

5.(一)解决的技术问题
6.针对现有技术的不足，本发明提供了一种s波段单点频微封装锁相源和电子设备，解决了现有的锁相源体积较大的技术问题。
7.(二)技术方案
8.为实现以上目的，本发明通过以下技术方案予以实现：
9.第一方面，本发明提供一种s波段单点频微封装锁相源，包括：2274mhz锁相环路和2274mhz放大滤波链路；
10.所述2274mhz放大滤波链路包括低噪声放大器和fbar带通滤波器芯片；
11.所述低噪声放大器对环路产生的信号进行放大，所述fbar带通滤波器芯片对放大后的信号进行滤波；
12.所述2274mhz锁相环路和2274mhz放大滤波链路封装在微封装盒体中。
13.优选的，所述2274mhz锁相环路包括依次相连的鉴频鉴相器、环路滤波器和压控振荡器，压控振荡器输出的2274mhz连续波信号在环路内经1137次分频后再输入到鉴频鉴相器中。
14.优选的，所述鉴频鉴相器采用pe33241芯片，鉴相频率设置为2mhz，鉴相器主计数器中m寄存器设置为36、a寄存器设置为9。
15.优选的，所述环路滤波器采用无源滤波器，参数设置为相位裕度70度、环路带宽100khz、2阶环路、50ω阻抗。
16.优选的，所述压控振荡器采用cro2275a-lf芯片，设置在2250mhz～2300mhz频率处单点振荡。
17.优选的，所述fbar带通滤波器芯片采用fbp2274x型号的fbar带通滤波器芯片，用于滤除2264mhz～2284mhz以外的谐杂波。
18.优选的，所述微封装盒体的尺寸为21mm
×
15mm
×
4.1mm。
19.优选的，所述微封装盒体采用两个区域的分腔布局，2274mhz锁相环路和2274mhz
放大滤波链路分别布局在两个区域中。
20.优选的，所述s波段单点频微封装锁相源的输出信号的频率为2274mhz，输出功率≥13dbm，杂波抑制≤-70dbc，单边相位噪声≤-45dbc/hz@10hz、≤-75dbc/hz@100hz、≤-85dbc/hz@1khz、≤-85dbc/hz@10khz、≤-95dbc/hz@100khz和≤-130dbc/hz@1mhz。
21.第二方面，本发明提供一种电子设备，包括如上述所述的s波段单点频微封装锁相源。
22.(三)有益效果
23.本发明提供了一种s波段单点频微封装锁相源和电子设备。与现有技术相比，具备以下有益效果：
24.本发明包括：锁相环路和放大滤波链路；所述放大滤波链路包括低噪声放大器和fbar带通滤波器芯片；所述低噪声放大器对环路产生的信号进行放大，所述fbar带通滤波器芯片对放大后的信号进行滤波；所述锁相环路和放大滤波链路封装在微封装盒体中。本发明在信号输出端采用fbar滤除杂散，达到降低频率互扰提高杂散抑制度的优点，同时，采用fbar带通滤波器芯片，向微型化方向设计，将锁相环路和放大滤波链路封装在同一微封装盒体中，实现微型封装结构，适用于微型化的应用场景。
附图说明
25.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
26.图1是2274mhz微封装锁相源电原理框图；
27.图2是2274mhz微封装锁相源外形示意图；
28.图3是2274mhz锁相环路电原理框图；
29.图4是环路滤波器电路图；
30.图5是环路滤波器的开环增益和相位裕度仿真曲线；
31.图6是2274mhz锁相电路相位噪声仿真曲线。
具体实施方式
32.为使本发明实施例的目的、技术方案和优点更加清楚，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
33.本技术实施例通过提供一种s波段单点频微封装锁相源和电子设备，解决了现有的锁相源体积较大的技术问题，实现微型封装结构，适用于微型化的应用场景。
34.本技术实施例中的技术方案为解决上述技术问题，总体思路如下：
35.微型化、集成化、低相噪和高频谱纯度是现代先进电子系统频率源重点研究方向，其中相位噪声对现代雷达的动目标检测性能和无线通信系统稳定性都有重要影响。当今锁相技术是国际现代先进仪器、仪表、雷达与电子对抗及航空航天等领域广泛采用的方案，其
主要特点是微型化、数字化、低相噪及高可靠性，便于实现宽带跳频、高分辨率。同时由于采用了数字锁相设计，避免了常规直接合成产生模拟高次倍频频标，最大限度减少模拟电路，提高了频率源集成度和可靠性，具有更强的环境适应性，如宽温、强随机振动、小平台等。基于现阶段频率源微型化的应用场景，本发明实施例提出一种s波段单点频微封装锁相源，其本体结构尺寸为21mm
×
15mm
×
4.1mm，包括2274mhz锁相环路、2274mhz放大滤波链路(包括低噪声放大器 fbar带通滤波器芯片)，通过在信号输出端采用fbar滤除杂散，达到降低频率互扰提高杂散抑制度的优点。基本性能指标为：输出信号频率2274mhz，输出功率≥13dbm，杂波抑制≤-70dbc，相位噪声≤-45dbc/hz@10hz、≤-75dbc/hz@100hz、≤-85dbc/hz@1khz、≤-85dbc/hz@10khz、≤-95dbc/hz@100khz、≤-130dbc/hz@1mhz。
36.为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
37.本发明实施例提供一种s波段单点频微封装锁相源，如图1所示，其包括：2274mhz锁相环路和2274mhz放大滤波链路；
38.所述放大滤波链路包括低噪声放大器和fbar带通滤波器芯片；
39.所述低噪声放大器对环路产生的信号进行放大，所述fbar带通滤波器芯片对放大后的信号进行滤波；
40.所述锁相环路和放大滤波链路封装在微封装盒体中，其封装外形如图2所示。
41.本发明实施例在信号输出端采用fbar滤除杂散，达到降低频率互扰提高杂散抑制度的优点，同时，采用fbar带通滤波器芯片，向微型化方向设计，将锁相环路和放大滤波链路封装在同一微封装盒体中，实现微型封装结构，适用于微型化的应用场景。
42.下面对本发明实施例中的锁相环路和放大滤波链路进行详细描述：
43.2274mhz锁相环路：
44.本发明实施例中的锁相环路为2274mhz锁相环路，是基于相位负反馈方式的闭环系统，其主要包括鉴频鉴相器(pd)、环路滤波器(lpf)、压控振荡器(vco)。环路对输入参考信号与vco信号进行比相，输出相位误差信号，该相位误差信号经过lpf滤除高频分量后加到vco上，使vco频偏逐渐向参考信号频偏靠拢，一旦两者相对频偏相等，环路就能稳定下来，达到锁定跟踪的目标。锁相环路电原理框图如图3所示。
45.鉴频鉴相器(pd)作用是检测参考信号相位与vco输出信号之间的相位差，从而输出两者之间的相位误差信号。本发明实施例采用peregrine公司的pe33241作为锁相环路的鉴频鉴相器。pe33241鉴相器有两种工作模式5/6模式和10/11模式，由于本发明实施例输出频率2274mhz，小于4ghz，根据规格书鉴相器使用5/6模式即可。该鉴相器有三个寄存器r、m、a，将寄存器控制位设置高低平，可以实现固定分频比，从而得到固定的鉴相频率。本发明参考时钟10mhz、输出频率2274mhz，两个频率值的最大公约数是2，即pd鉴相频率设置为2mhz。寄存器r为参考计数器，根据图3锁相环路电原理框图和pe33241鉴相器规格书可知：fc＝fr/(r 1)，其中fr＝10mhz、fc＝2mhz，计算可得r＝4，即寄存器r设置为4。寄存器m和a为主计数器，根据图3锁相环路电原理框图和pe33241鉴相器规格书可知，f
p
＝(f
in
/6)/[10
×
(m 1) a]，其中f
in
＝2274mhz、f
p
＝2mhz，计算可得m＝36、a＝9，即寄存器m设置为36、寄存器a设置为9。
[0046]
环路滤波器(lpf)具有低通特性，可以滤除相位误差信号中的高频分量，得到稳定
的控制电压并加到vco上，对锁相环路的各项性能指标都有明显的影响。lpf主要有无源滤波器和有源滤波器两类，为取得比较低的相位噪声，本发明实施例选择无源滤波器，其电路图如图4所示。设计环路滤波器时需要考虑环路滤波器的相位裕度、环路带宽、滤波器阶数、滤波器的阻抗与开环增益等参数。本发明环路滤波器的相位裕度70度、环路带宽100khz、2阶环路、50ω阻抗，最终开环增益和相位裕度仿真曲线如图5所示。
[0047]
压控振荡器(vco)是一个电压到频率变换的器件，它可以将直流电转变为具有一定频率信息的交流信号。vco输出的2274mhz连续波信号在环路内经1137次分频后再与参考信号鉴相。本发明实施例采用z～comm公司的cro2275a-lf作为锁相环路的压控振荡器，在2250mhz～2300mhz频率处单点振荡。
[0048]
锁相环路的捕获过程就是从输入信号加入环路开始，经过一系列的鉴相滤波直到环路锁定的全过程。环路的捕获带定义为保证环路必然进入锁定的最大固有频差值。当初始频差超过环路的捕获带时，环路将不能进行捕获，捕获带是锁相环路的一个重要指标。一般来说，锁相环路的捕获主要有两个过程：频率捕获与相位捕获。相位捕获时间相比于频率捕获时间可以忽略，因此通常意义上说的捕获时间就是指的频率捕获时间。
[0049]
锁相环路中的环路滤波器会滤除鉴相器输出的相位误差信号的高频分量，并对直流成分进行积分，不断增长的直流电压，控制着压控振荡器的输出信号的频率，反馈回鉴相器的支路信号经过处理后与参考信号频率的差值越来越小，直至锁相环路进入锁定状态。
[0050]
基于以上元器件选型和环路设计，得到2274mhz信号相位噪声仿真曲线如图6所示。
[0051]
2274mhz放大滤波链路：
[0052]
对环路产生2274mhz频率信号，经放大滤波后对外输出。本发明实施例选择国基北方公司的bw306型单片低噪声放大器，bw306是一款工作于0.1～20ghz的gaas单片集成低噪声放大器芯片，其在50ma工作电流下，可提供15db的增益和13dbm的p1db输出功率，噪声系数典型值为3db，其基本电性能如表1所示。
[0053]
表1bw306型单片低噪声放大器的基本电性能
[0054]
电性能表（ta＝ 25℃，50ωsystem，vdd＝ 5v，调整vgg＝ 0.45v(典型值），使1dd＝50ma)
[0055][0056]
注：芯片均经过在片100％直流与rf测试
[0057]
本发明实施例选择中电科声光电公司的fbp2274x型fbar带通滤波器芯片滤除
2264mhz～2284mhz以外的谐杂波，其对2274mhz
±
150mhz处的杂波抑制达到42db，滤波器基本电性能如表2所示。
[0058]
表2fbar带通滤波器芯片的基本电性能
[0059][0060]
微封装盒体采用4j29合金材质，盖板与盒体采用平行缝焊密封焊接；引脚采用玻璃绝缘子引出，玻璃绝缘子焊接于盒体侧壁保证了盒体密封性；盒体外表面全部镀金，便于使用时大面积焊接和散热。封装的外形如图2所示，引脚说明如下：1-悬空；2-悬空；3-参考输入端；4-锁定指示输出端；5-dc 5v；6-2274mhz输出端；7-悬空；8-悬空；9-dc 5v。
[0061]
需要说明的是，本发明实施例中，s波段单点频微封装锁相源整体上采用分腔布局，根据图1电原理框图区域划分为两个区域，用以提高各功能单元隔离度降低频率互扰。
[0062]
本发明实施例测试结果如下表3所示。
[0063]
表3实测结果表
[0064][0065][0066]
本发明还提供一种电子设备，包括如上述所述的s波段单点频微封装锁相源。
[0067]
综上所述，与现有技术相比，具备以下有益效果：
[0068]
1、本发明在信号输出端采用fbar滤除杂散，达到降低频率互扰提高杂散抑制度的优点，同时，采用fbar带通滤波器芯片，向微型化方向设计，将锁相环路和放大滤波链路封装在同一微封装盒体中，实现微型封装结构，适用于微型化的应用场景。
[0069]
2、本发明实施例的2274mhz锁相环路设计，是基于10mhz参考时钟，选择现有最优相位噪声指标的压控振荡器，合理的环路滤波器设计，易于加工制造。
[0070]
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0071]
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。