具有垂直晶体管器件的半导体管芯的制作方法

1.本公开涉及具有垂直功率晶体管器件的半导体管芯。


背景技术：

2.垂直功率器件在半导体本体的相对侧处具有源极区和漏极区。经由栅极电极，可以控制其体区中的沟道路径形成，并且从而控制电流流动。取决于具体应用，具有垂直功率器件的管芯可以与其他管芯、例如与另外的功率器件和/或驱动芯片一起封装。dc-dc转换器可以例如在公共封装中包括两个分立的功率晶体管和驱动芯片。


技术实现要素：

3.本技术的目的是提供一种具有垂直功率器件的改进的半导体管芯及其制造方法。
4.该目的通过权利要求1的半导体管芯来实现。此外，这是通过权利要求15的方法来实现的。除了垂直功率器件之外，管芯还包括下拉晶体管器件，该下拉晶体管器件经由控制端子在导通和截止状态之间可切换。它连接在垂直器件的栅极电极和接地端子之间，并且在导通状态下将垂直器件的栅极电极接地。为了将下拉晶体管触发或切换到导通状态，在其控制端子和垂直器件的负载端子（即其源极区或特别是其漏极区）之间提供电容器。
5.在垂直器件的切换事件期间，相应负载端子处的电势上升并且对电容器充电。结果，例如在过冲事件中，下拉器件的控制端子也被充电。它切换到导通状态，将垂直器件的栅极电势拉至地电势。这可以例如限制垂直器件的栅极电极的电容性充电，其可以例如由过冲事件期间上升的漏极电势引起。例如，通过将栅极电极接地，可以使功率器件的栅极振荡最小化。
6.垂直器件和下拉器件以及耦合这两个器件的电容器在同一管芯中的单片集成可以使得能够实现更高阶的集成，从而降低例如封装水平的复杂性。例如，与用于下拉器件的外部驱动器相比，集成的电容器可以是由负载端子（例如漏极区）上的过冲所触发的自控设置。换句话说，下拉晶体管由过冲事件直接驱动，例如，而没有外部控制电路，这可以减少外部连接或接口的数量。
7.总的来说，本技术的方法是将垂直功率晶体管器件与下拉器件和将下拉器件的控制端子连接到垂直器件的触发电路单片地组合在同一管芯中。贯穿于本公开并且在从属权利要求中呈现了特定的实施例和特征。由此，将独立于特定的权利要求类别公开各个特征，本公开涉及装置和器件方面，但是也涉及方法和使用方面。例如，如果描述了以特定方式制造的器件或管芯，则这也是对相应制造过程的公开，并且反之亦然。
8.垂直器件的源极和漏极布置在管芯的相对侧处，特别是正侧处的源极区和背侧处的漏极区。其沟道区可以垂直延伸，即横向布置在例如在垂直栅极沟槽中形成的栅极区旁边。然而，特别地，沟道可以横向延伸，并且因此与栅极区垂直对准，详见下文。为垂直器件提供横向栅极可以例如简化横向器件到同一管芯中的集成，例如允许某种过程集成（下拉器件的一个或多个功率器件过程步骤的“再利用”）。
9.更一般的术语“负载端子”用于包括垂直功率器件的源极区和漏极区这两者。然而，特别地，电容器被连接在下拉器件的控制端子和垂直器件的漏极区之间。一般而言，功率器件可以用于所谓的高侧配置（即，连接在电源电压和负载之间的），下拉器件允许例如略微增加的切换速度或损耗减少（另一方面，垂直器件的雪崩可能在较低电流下发生，这可能影响长期稳定性）。具体而言，功率器件用于连接在负载和地之间的低侧配置，其中下拉器件可以例如使栅极振荡最小化，见上文。
10.在一个实施例中，第一电阻器形成在管芯中，并且连接在电容器和下拉器件的控制端子之间。例如在过冲事件中，例如当漏极电势上升并且对电容器充电时，下拉器件的控制端子经由第一电阻器充电。第一电阻器可以例如形成在金属化层中，该金属化层布置在比垂直器件的正侧金属化部更小的垂直高度上，在同一金属化层中，例如可以形成垂直器件的栅极重分布或栅极衬底或指状物。电阻也可以经由沟槽（例如第二电容器沟槽电极）中的多晶硅来调节，见下文。
11.在一个实施例中，第二电阻器形成在管芯中，并且连接在下拉器件的控制端子和接地端子之间。在正常操作期间，控制端子经由第二电阻器接地。例如，在过冲期间，它在当电荷经由第二电阻器浮起时控制端子回复到地电势之前被充电，并且下拉器件被切换到导通状态。像第一电阻器一样，第二电阻器可以形成在金属化层中和/或特别是经由垂直互连部形成，例如到正侧金属化部的互连部。电阻也可以经由布置在沟槽或孔中的多晶硅（例如栅极多晶硅）来调节。
12.通常，功率器件可以是具有n掺杂体区的p沟道器件。在特定实施例中，它是n沟道器件，并且体区是p掺杂的，并且源极区和漏极区是n掺杂的。特别地，源极区可以连接到管芯的接地端子，电容器连接在下拉器件的控制端子和功率器件的漏极区之间。换句话说，当处于导通状态时，下拉器件将栅极电极电连接到垂直器件的源极区。由于其中源极接地的低侧配置，因此下拉器件将栅极接地。
13.在与连接到功率器件的漏极区的电容器相关的实施例中，该漏极区被布置在管芯或半导体本体的背侧，并且形成电容器的第一电容器电极。换句话说，漏极区本身是电容器的一部分，过冲被直接拾取。具体而言，漏极区可以在管芯的整个背侧（“公共漏极背侧”）上延伸，详见下文。
14.在与连接到漏极区的电容器相关的实施例中，垂直器件和下拉器件的源极区经由垂直器件的正侧金属化部彼此连接。正侧金属化部可以由铜或者特别是铝（例如alcu）制成。它可以基本上覆盖在其中形成功率器件的管芯区域。此外，它可以在形成下拉器件的区域上方延伸，例如完全覆盖后者。上述栅极金属化层可以被布置在较小的垂直高度上，例如至少部分延伸到正侧金属化层之下，并且它可以具有较小的垂直厚度。
15.在一个实施例中，下拉器件的漏极区经由栅极金属化层连接到垂直器件的栅极电极。对于垂直功率器件而言，可以在栅极金属化层中形成管芯的栅极衬垫（例如接合衬垫）和/或栅极流道。从垂直顶视图来看，栅极流道可以例如在垂直器件旁边横向延伸，例如在单元场旁边或周围呈i形、l形或u形。将栅极金属化层用于垂直器件的栅极电极和下拉器件之间的连接可以允许对现有层的“再利用”，使得能够实现例如过程集成。
16.在一个实施例中，下拉器件是横向器件，具有在半导体本体的正侧处形成的源极区和漏极区。在下拉器件下方，可以在半导体本体中形成阱区和/或屏蔽场电极区。特别地，
从垂直截面看，可以在相应的沟槽中形成至少两个屏蔽场电极区，阱区在沟槽之间横向延伸。横向下拉器件的至少一部分可以被布置在阱区和/或屏蔽场电极区上方。阱区和/或屏蔽场电极区可以被垂直布置在横向下拉器件和半导体管芯或本体的公共漏极背侧之间。
17.阱区可以掺杂有与垂直器件的源极区和漏极区相反的导电类型，例如在n沟道功率器件的情况下是p掺杂的。特别地，它可以电连接到垂直器件的源极区，并且降低或补偿背侧电势，特别是公共漏极电势。这同样适用于屏蔽场电极区，该屏蔽场电极区可以作为替代或者特别是与阱区相组合来提供。一个或多个屏蔽场电极可以由多晶硅或金属或这两者制成。考虑到制造或封装工作量，并且考虑到过程集成，公共的漏极背侧可能是有利的，其中阱区或屏蔽场电极区可以允许横向下拉器件的安全和稳定操作（例如，在没有用于器件之间的电隔离的深沟槽的情况下）。
18.在一个实施例中，连接到下拉器件的控制端子的第二电容器电极包括在延伸到半导体本体中的电容器沟槽中形成的沟槽电极。该电极可以例如由多晶硅或金属或这两者制成。电容器沟槽可以特别地延伸到下部半导体本体中，特别地延伸到下部外延层中，在其中例如可以形成垂直器件的漂移区（在管芯的另一个区域中）。除了电容器电极之外，例如可以在电容器沟槽中形成电容器电介质，并且例如可以经由电容器电极的深度和/或宽度以及经由介电特性来调节电容。所述一个或多个电容器沟槽电极可以与管芯的背侧一起形成电容器，特别是与漏极区一起形成电容器（见上文）。在公共漏极背侧的情况下，电容器沟槽可以布置在垂直器件的区域之外，例如布置在下拉器件和/或垂直器件横向旁边。一般来说，例如作为电容器沟槽电极的替代，正侧上的金属板能够拾取可以到达正侧的背侧电势。
19.在一个实施例中，垂直功率器件包括在延伸到漂移区中的场电极沟槽中形成的场电极区。场电极区包括例如由多晶硅或金属或这两者制成的场电极，以及将场电极与漂移区分开的场电介质。从垂直顶视图来看，场电极沟槽例如可以具有纵向延伸，多个沟槽例如被布置成平行条纹。可替代地，场电极沟槽可以是针状沟槽，其中针形状的和纵向的沟槽也可以跨管芯组合。取决于应用，场电极可以例如连接到源区，例如连接到正侧金属化部。
20.特别地，可以同时蚀刻电容器沟槽和垂直器件的场电极沟槽，和/或垂直器件的场电极沟槽和屏蔽场电极沟槽，从而允许过程步骤的集成。可替代地或附加地，可以同时形成相应的场电介质和/或电极。场电极沟槽和电容器电极沟槽可以特别地具有相同的垂直深度，可替代地或附加地，屏蔽场电极沟槽可以比场电极沟槽更深。
21.在一个实施例中，电容器电极经由垂直互连部接触，该垂直互连部与形成在半导体本体的正侧上的绝缘层相交。所述垂直互连部可以由金属制成，例如钨。特别地，可以提供多个沟槽电极，每个沟槽电极形成在相应的电容器沟槽中，并且由相应的垂直互连部接触。形成在绝缘层上的金属化层可以将垂直互连部并且因此将电容器沟槽电极彼此连接，特别是栅极金属化层（见上文）。参见上文，垂直互连部可以形成第一电阻器。从垂直顶视图中可以看出，金属化板可以形成在电容沟槽上方，一个或多个栅极指状物例如形成在板的一个横向侧上，并且在下拉器件单元场上方延伸，接触下拉器件的一个或多个控制电极。
22.在一个实施例中，半导体本体包括下部半导体本体和沉积在下部半导体本体上的上部外延层。其中，沟槽，例如场电极和/或电容器和/或屏蔽场电极沟槽，被蚀刻到下部半导体本体中。特别地，沟槽仅在下部半导体本体中延伸，上部外延层例如在沟槽蚀刻和填充之后沉积。下部半导体本体可以例如包括半导体衬底（例如硅衬底）和沉积在衬底上的下部
外延层，其中沟槽可以特别地仅形成在下部外延层中。
23.在上部外延层中，例如在屏蔽场电极沟槽和阱区上方，可以形成横向器件。特别地，横向器件的源极区、体区和漏极区可以通过在上部外延层中的相应注入来形成。例如通过沉积和构造场电介质层以及沉积和构造场电极层，可以随后在上部外延层上形成横向栅极区。
24.在一个实施例中，垂直功率器件包括横向沟道和栅极区，其中前者特别地可以形成在上部外延层中。由于横向设计，因此栅极和沟道区垂直对准，特别是沟道区上方的栅极区。特别地，横向沟道和栅极区的至少一部分可以布置在垂直器件的场电极区上方，在垂直截面图中看到，例如至少30%、50%、70%或90%的部分，特别地，整个沟道区可以与场电极区垂直对准。如示例性实施例中详细图示的，在垂直截面图中看到，垂直器件可以特别地包括在场电极区或沟槽的第一侧上方形成的第一栅极区，并且可以包括在其第二侧上方形成的第二栅极区，第一侧位于垂直器件的场电极沟槽的第一侧壁处，并且第二侧位于垂直器件的场电极沟槽的横向相对的第二侧壁处。
25.通常，垂直器件的横向沟道和栅极区，并且特别是场电极沟槽上方的至少成比例布置，可以允许高效的面积使用。利用通常可以作为替代的垂直沟道，可以限制进一步横向收缩的可能性，例如因为场电极沟槽本身需要一定的横向宽度。这种限制在至少一定程度上可以通过将垂直功率器件的沟道区布置在场电极沟槽上方来避免。不仅给横向晶体管器件而且给垂直晶体管器件提供横向栅极区还可以允许一定的过程集成，例如同时形成垂直器件和横向器件的栅极电介质和/或栅极电极。
26.如上所述，本技术还涉及这里公开的制造半导体管芯的方法。它可以包括以下步骤：i）形成垂直功率器件；ii）形成下拉晶体管器件；iii）形成电容器c。
27.关于进一步可能的过程细节，参考上面的描述和示例性实施例。例如，可以另外形成第一和/或第二电阻器。步骤iii）特别地可以包括多个子步骤，例如在背侧形成漏极（第一电容器电极）以及形成电容器沟槽和沟槽电极（第二电容器电极）。由此，可以同时蚀刻和/或填充场电极和/或屏蔽场电极沟槽。步骤i）和ii）还可以包括同时进行的子步骤，例如在具有横向沟道的垂直功率器件的情况下，形成栅极电介质和/或栅极电极。
附图说明
28.下面，借助于示例性实施例进一步详细地解释具有垂直和下拉器件的半导体管芯及所述制造。其中，各个特征也可以以不同的组合相关，图1示出了图示垂直功率器件与下拉器件的耦合的电路图；图2示出了垂直截面图，并图示了垂直功率的集成器件和下拉器件在同一管芯中的集成；图3以详细的视图图示了下拉器件；图4示出了将垂直器件耦合到下拉器件的电容器；图5在顶视图中图示了图4的电容器和图3的下拉器件之间的布线，以及垂直器件
和下拉器件之间的布线；图6图示了布置在下拉器件下方的屏蔽场电极的接触；图7a-d图示了一些制造步骤；图8在流程图中总结了一些制造步骤。
具体实施方式
29.图1的电路图图示了垂直功率器件2，其具有两个负载端子140，一个是其源极区3，另一个是其漏极区4。在所示的低侧配置中，漏极区4连接到负载141，并且源极区3连接到接地端子150。功率器件2的栅极电极5.1是经由栅极端子185可控制的。
30.与功率器件2集成在同一管芯中，形成下拉晶体管器件20和电容器c。后者包括连接到垂直功率器件2的负载端子140的第一电容器电极161，即在该示例中连接到漏极区4。第二电容器电极162连接到下拉器件20的控制端子145。在过冲事件的情况下，即在漏极区4的电势不断增加的情况下，电容器c被充电。结果，下拉器件的控制端子145也被充电，从而将下拉器件20切换到导通状态。因此，它将垂直功率器件2的栅极电极5.1连接到接地端子150，这可以例如限制栅极振荡（该连接由附图标记26，170/300，125表示，参见图3和5进行比较）。
31.下拉器件20的控制端145经由第二电阻器r2放电，其在稳态操作中接地。因此，下拉器件20再次切换到阻断状态，并且垂直功率器件2的栅极电极5.1不再接地。
32.图2示出了半导体管芯1的截面图，其中集成了垂直功率晶体管器件2和下拉晶体管器件20。垂直功率器件2具有形成在半导体本体10的正侧10a处的源极区3和形成在背侧10b处的漏极区4。尽管是在相对侧10a、10b处具有源极区3和漏极区4的垂直器件，但是在垂直功率器件2的体区104中形成的沟道区104.1横向延伸。为了有效利用面积，其被垂直布置于在场电极沟槽6中形成的场电极区5上方。场电极沟槽6延伸到漂移区9中，并且包括场电极7和场电介质8。
33.在半导体本体10的正侧10a上，布置绝缘层55，例如氧化硅层。它与垂直器件2的接触部125相交，所述接触部125被垂直布置在场电极7上方。接触部125将源极区3电连接到正侧金属化部（未示出）。在被绝缘层55覆盖的正侧10a上，布置了栅极区105，其包括栅极电极105.1和栅极电介质105.2。
34.除了垂直器件2之外，下拉器件20也形成在管芯1中，即作为横向器件。它具有带有横向沟道区21.1的体区21，以及源极区23和漏极区24，详细参见图3。由于横向设计，源极区23和漏极区24这两者均布置在半导体本体10的正侧10a。它们形成在上部外延层10.3中，其中还布置了垂直器件2的源极区3和体区104。
35.在下拉器件20下方，在下部半导体本体10.1、10.2中，特别是在下部外延层10.2中，在屏蔽场电极沟槽32中形成具有屏蔽场电极31的屏蔽场电极区30。一个或多个屏蔽场电极31相对于背侧10h、相对于背侧漏极电势屏蔽下拉器件20，这可以使得能够实现公共漏极背侧。屏蔽场电极31可以在所示截面的外部接触，例如在下拉器件的单元的外部（见图6）。在屏蔽场电极沟槽32之间，布置了阱区35，其电连接到垂直功率fet源极，详细参见图2。此外，可以在阱区35下方形成附加的注入区36，以优化击穿电压。
36.屏蔽场电极沟槽32具有比垂直器件2的场电极沟槽6更大的横向宽度。因此，由于
这些沟槽6、32特别是同时被蚀刻，所以屏蔽场电极沟槽32更深地延伸到半导体本体10中，特别是下部外延层10.2中。为了缩短垂直器件2的漂移区9中的垂直电流路径，在其场电极沟槽6下方，即漂移区9和漏极区4之间，形成桥注入区11。它与漂移区9具有相同的导电类型，在该示例中为n型，但是具有更高的掺杂浓度。
37.图3以详细的视图图示了下拉器件20。在具有在源极区23和漏极区24之间形成的沟道区21.1的本体区21上方，布置了横向栅极区44。它包括横向栅极电极45和横向栅电介质46。栅极区44被绝缘层55覆盖，在绝缘层55上用虚线部分地示出了金属化层180。在金属化层180上，布置附加的绝缘层255，在其上形成正侧金属化部170。在垂直功率器件2上方，正侧金属化部170形成源极板（见下文）。在横向器件的区域中，它经由源极接触部26连接到下拉器件20的源极区23。源极接触部26与绝缘层55、255相交，源极区23因此连接到垂直器件2的源极区3，如图1所图示的那样。
38.此外，源极接触部26经由垂直注入区49接触阱区35，阱区35因此连接到功率器件源极。在所示的示例中，下拉器件20是n沟道器件，源极区23和漏极区24是n掺杂的，并且体区21是p掺杂的。垂直注入区49和阱区35也是p掺杂的。
39.经由漏极接触部27连接漏极区24，漏极接触部27延伸穿过绝缘层55。经由形成在金属化层180中的漏极金属化部320接触漏极接触部27，并且连接到图平面外的垂直器件的栅极电极5.1，参见图5。形成其控制端子145的下拉器件20的栅极电极45连接到第二电容器电极162，即经由电阻器r1和电容器c耦合到垂直器件2的漏极区4。
40.图4图示了电容器，即第一和第二电容器电极161、162。第一电容器电极161由漏极区4形成，其在管芯的整个背侧（公共漏极背侧）上延伸。第二电容器电极162相应地包括形成在电容器沟槽166中的沟槽电极165。电容器沟槽166被蚀刻到下部外延层10.2中，随后在其上形成上部外延层10.3。在管芯的该区中，下部外延层10.2可以例如像在功率器件的区中一样被掺杂，例如像漂移区一样。经由延伸穿过绝缘层55的垂直互连部182，沟槽电极165连接到金属化层180。在那里，实现了到下拉器件20的栅极电极45的布线（这不同于在同一金属化层180中实现的漏极金属化部320）。在过冲事件的情况下，公共漏极背侧被充电，其被沟槽电极165拾取，使得下拉器件20被切换到导通状态并将功率器件的栅极接地。经由高掺杂接触区197，互连部182连接到与体区104相同导电类型（在此示例中为p型）的嵌入区198，并且连接到体区104。可替代地，互连部182可以延伸穿过隔离器。
41.图5以俯视视图图示了器件2、20之间的布线和连接。在正侧金属化层170中，形成两个源极板300。栅极流道305在其间横向延伸，但是在较小的垂直高度，栅极流道305形成在金属化层180中。用交叉阴影线示出的所有结构都形成在同一层中，源极板300位于第二绝缘层255（这里未示出）上方并经由第二绝缘层255分开。电容器金属化部310形成在电容器沟槽166上方（见图4），经由指状物315，它接触横向器件20的一个或多个栅极电极45。
42.下拉器件20下方的小矩形指示场电极接触部330，其将屏蔽场电极连接到正侧金属化部180，即连接到源电势。例如，经由图1所示的第一和第二电阻器r1和r2，可以调整下拉器件20的控制端子145的充电和放电所需的定时。r1的电阻可以例如受到电容器金属化部310和指状物315的影响，并且也经由图4所示的垂直互连部182和沟槽电极165的电阻而受到影响。第二电阻器r2可以例如经由延伸穿过附加绝缘层255并将电容器金属化部310和/或指状物315连接到正侧金属化部170的垂直沟槽或孔来调节，所述沟槽或孔例如填充有多
晶硅以实现所需的电阻（这将取决于应用和容量，并且例如可以在10-200ω的范围内）。
43.分别在其间横向示出了源极接触部26（没有交叉阴影，具有水平条纹），其将源极区23连接到源极板300。此外，示出了下拉器件20的漏极金属化部320，将下拉器件20连接到栅极流道305。当下拉器件20处于导通状态时，它将栅极流道305（即垂直器件的栅极）连接到源极板300（即地电势）。出于说明的目的，还示出了栅极衬垫325。
44.图6图示了图4所示的场电极接触部330的截面。它们延伸穿过第一和第二绝缘层55、255，将屏蔽场电极31连接到正侧金属化部180，即连接到源电势。与在下拉器件20的单元场内部接触的阱区35一起（见图4或5），它们将横向器件与漏极区4的背侧电势屏蔽开。经由高掺杂接触区197，场电极接触部330连接到嵌入区198（在此示例中为p型）并且因此连接到阱区35。
45.图7a-d图示了可以应用于垂直器件和横向器件这两者的一些制造步骤。在图7a中，相应的沟槽6、32已经被蚀刻到下部外延层10.2中，并且已经形成了相应的场电极区5、30。然后，沉积上部外延层10.3，覆盖相应的沟槽6、32，参见图7b。随后，沉积电介质层85（图7c），随后沉积导电层90。通过构造后者，例如在通过掩模沉积之前或在随后的回蚀步骤中，可以限定一个或多个栅极电极。电介质层85限定了栅极电介质，它可以在栅极电极形成之后的回蚀步骤中从管芯的其他位置被移除。在上部外延层10.3中形成不同区的注入可以在步骤7b和7c之间和/或在栅极电极形成之后执行。上部外延层10.3可以原位掺杂，或者特别是在其沉积之后掺杂，以形成相应器件所需的区。
46.图8示出了一个流程图，并总结了一些过程步骤。制造包括形成400垂直功率器件2和形成401下拉晶体管器件20，其中至少一些子步骤可以同时执行。此外，制造包括形成402电容c，其中第一电容器电极161特别地可以与垂直器件2的漏极区4同时形成，和/或第二电容器电极162可以与垂直器件2的场电极7或下拉器件20下方的屏蔽场电极31同时形成。