一种具有STO和警报关断功能的PWM使能控制电路的制作方法

一种具有sto和警报关断功能的pwm使能控制电路
技术领域
1.本实用新型属于伺服系统技术领域，具体涉及一种具有sto和警报关断功能的pwm使能控制电路。


背景技术：

2.在交流伺服驱动器的安全和保护设计中，当伺服驱动器发生过流电流等严重故障时，需要立刻关闭igbt，以避免igbt过流损坏。同时随着工业应用现场，处于对安全要求的提升，sto功能的应用也越来越广泛。sto功能要求，当外部sto信号输入异常时，伺服驱动器需要在安全转矩的状况下关断停车，当外部sto信号恢复后，伺服驱动器恢复输出。但目前的现有技术，过流故障和sto的控制逻辑复杂，不能够快速响应关断igbt驱动信号的输出使能，保护效果有限。


技术实现要素：

3.本实用新型针对现有技术的问题提供一种具有sto和警报关断功能的pwm使能控制电路，符合过流故障和sto的控制逻辑，能够快速响应关断igbt驱动信号的输出使能，在发生故障和触发sto状态后能快速响应，保护伺服驱动器及整个运动控制系统。
4.为了解决上述技术问题，本实用新型的型号均为如下技术方案：
5.一种具有sto和警报关断功能的pwm使能控制电路，包括单片机、sto采集电路、逻辑判断单元、pwm输出单元、igbt驱动及功率单元以及警报锁存单元，所述单片机的输出端、所述sto采集电路的输出端、所述警报锁存单元的输出端均与所述逻辑判断单元连接，所述单片机的输出端以及所述逻辑判断单元的输出端与所述pwm输出单元的输入端连接，所述igbt驱动及功率单元的输出端连接有警报产生线路，所述警报产生线路的输出端与所述警报锁存单元的输入端连接。
6.其中，所述警报锁存单元的输入端连接有复位线路。
7.其中，所述警报锁存单元包括与非门u1、与非门u2、与非门u3、与非门u4以及与门u5，所述警报产生线路的输出端与所述与非门u1的输入脚1脚连接，所述与非门u1的输出脚4脚与与非门u2的输入脚1脚连接，所述与非门u2的输入脚2脚与所述复位线路的输出端连接，所述与非门u2的输出脚4脚与所述与非门u1的输入脚2脚连接，所述警报产生线路的输出端与所述与非门u3的输入脚1脚连接，所述与非门u3的输出脚4脚与与非门4的输入脚1脚连接，所述与非门u4的输入脚2脚与所述复位线路的输出端连接，所述与非门u4的输出脚4脚与所述与非门u3的输入脚2脚连接，所述与非门u2的输出脚与所述与门u5的输入脚1脚连接，所述与非门u4的输出脚与所述与门u5的输入脚2脚连接，所述与门u5的输出脚4脚与所述逻辑判断单元连接。
8.其中，所述与非门u1、所述与非门u2、所述与非门u3以及所述与非门u4均的型号均为sn74lvc1g00dbvr，所述与门u5的型号均为sn74lvc1g08dbvr。
9.其中，所述逻辑判断单元包括与门u6、与门u7、与非门u8以及与非门u9，所述与门
u6的输入脚1脚与所述单片机的输出端连接，所述与门u6的输入脚2脚与所述警报锁存单元的输入端连接，所述与非门u8的输入脚1脚与所述sto采集电路的输入端连接，所述与门u6的输出脚4脚与所述与非门u8的输入脚2脚连接，所述与门u7的输入脚1脚与所述单片机的输出端连接，所述与门u7的输入脚2脚与所述警报锁存单元的输入端连接，所述与非门u9的输入脚1脚与所述sto采集电路的输入端连接，所述与门u7的输出脚4脚与所述与非门u9的输入脚2脚连接，所述与非门u8的输出脚4脚以及所述与非门u9的输出脚4脚均与所述pwm输出单元的输入端连接。
10.其中，所述与非门u6以及所述与非门u7均的型号均为sn74lvc1g00dbvr，所述与门u8以及所述与门u9均的型号均为sn74lvc1g08dbvr。
11.其中，所述pwm输出单元包括同向缓冲器u10a以及同向缓冲器u10b，所述缓冲器u10a的输入端以及所述同向缓冲器u10b的输入端均与所述单片机的输出端连接，所述逻辑判断单元的输出端与所述缓冲器u10a的输入端以及所述同向缓冲器u10b的输入端连接，所述同向缓冲器u10a的输出端以及所述同向缓冲器u10b的输出端分别接有下拉电阻r1以及下拉电阻r2。
12.其中，所述同向缓冲器u10a以及所述同向缓冲器u10b均的型号均为sn74abt244apwr。
13.本实用新型的有益效果：本实用新型结构新颖、设计巧妙，igbt驱动及功率单元的工作状态通过警报产生线路输出至警报锁存单元，逻辑判断单元同时接收sto信号以及以及警报锁存单元的信号，判断后再将信号传输至pwm输出单元，pwm输出单元再控制igbt驱动及功率单元工作与否，符合过流故障和sto的控制逻辑，能够快速响应关断igbt驱动信号的输出使能，在发生故障和触发sto状态后能快速响应，保护伺服驱动器及整个运动控制系统。
附图说明
14.图1为本实用新型的电路原理框图。
15.图2为本实用新型的原理图。
16.图3为本实用新型的电路仿真图。
17.附图标记分别为：1、单片机，2、sto采集电路，3、逻辑判断单元，4、pwm输出单元，5、igbt驱动及功率单元，6、警报锁存单元，7、警报产生线路，8、复位线路。
具体实施方式
18.为了便于本领域技术人员的理解，下面结合实施例与附图对本实用新型作进一步的说明，实施方式提及的内容并非对本实用新型的限定。以下结合附图对本实用新型进行详细的描述。
19.一种具有sto和警报关断功能的pwm使能控制电路，如图1-图3所示，包括单片机1、sto采集电路2、逻辑判断单元3、pwm输出单元4、igbt驱动及功率单元5以及警报锁存单元6，所述单片机1的输出端、所述sto采集电路2的输出端、所述警报锁存单元6的输出端均与所述逻辑判断单元3连接，所述单片机1的输出端以及所述逻辑判断单元3的输出端与所述pwm输出单元4的输入端连接，所述igbt驱动及功率单元5的输出端连接有警报产生线路7，所述
警报产生线路7的输出端与所述警报锁存单元6的输入端连接。具体地，igbt驱动及功率单元5的工作状态通过警报产生线路7输出至警报锁存单元6，逻辑判断单元3同时接收sto信号以及以及警报锁存单元6的信号，判断后再将信号传输至pwm输出单元4，pwm输出单元4再控制igbt驱动及功率单元5工作与否，符合过流故障和sto的控制逻辑，能够快速响应关断igbt驱动信号的输出使能，在发生故障和触发sto状态后能快速响应，保护伺服驱动器及整个运动控制系统。
20.本实例所述的一种具有sto和警报关断功能的pwm使能控制电路，所述警报锁存单元6的输入端连接有复位线路8。
21.本实例所述的一种具有sto和警报关断功能的pwm使能控制电路，所述警报锁存单元6包括与非门u1、与非门u2、与非门u3、与非门u4以及与门u5，所述警报产生线路7的输出端与所述与非门u1的输入脚1脚连接，所述与非门u1的输出脚4脚与与非门u2的输入脚1脚连接，所述与非门u2的输入脚2脚与所述复位线路8的输出端连接，所述与非门u2的输出脚4脚与所述与非门u1的输入脚2脚连接，所述警报产生线路7的输出端与所述与非门u3的输入脚1脚连接，所述与非门u3的输出脚4脚与与非门4的输入脚1脚连接，所述与非门u4的输入脚2脚与所述复位线路8的输出端连接，所述与非门u4的输出脚4脚与所述与非门u3的输入脚2脚连接，所述与非门u2的输出脚与所述与门u5的输入脚1脚连接，所述与非门u4的输出脚与所述与门u5的输入脚2脚连接，所述与门u5的输出脚4脚与所述逻辑判断单元3连接。
22.具体地，警报产生线路7能够发出/ocl和/scl至警报锁存单元6，/ocl和/scl分别为伺服驱动器内部的过流检测和igbt过饱和检测电路输出的故障警报信号，具体为/ocl发送至与非门u1，/scl发送至与非门u3，与非门u2的输出脚4脚发出/ocl_n，与非门u4的输出脚4脚发出/scl_n，复位线路8能够发出/reset信号，/reset信号为警报复位信号，/ocl和/scl为单个脉冲信号，在发生输出短路时，过流瞬间触发，/ocl和/scl在低电平状态表示警报输出，当/reset信号是高电平且/scl信号为高电平时，输出的/scl_n信号为高电平。当触发/ocl警报低电平脉冲时，输出的/ocl_n信号随/ocl的改变转换为低电平。当/ocl警报低电平脉冲结束恢复高电平时，/ocl_n信号不跟随/ocl的改变而转换。当/reset信号转换为低电平时，/ocl_n信号恢复为当前/ocl信号的状态，以此方式达到警报信号的锁存和复位效果。同理，当触发/scl警报低电平脉冲时，输出的/scl_n信号随/scl的改变转换为低电平。当/scl警报低电平脉冲结束恢复高电平时，/scl_n信号不跟随/scl的改变而转换。当/reset信号转换为低电平时，/scl_n信号恢复为当前/scl信号的状态，以此方式达到警报信号的锁存和复位效果。当与门u5的两个输入脚均为高电平信号输入时，与门输出脚4脚输出驱动器故障信号/err为高电平信号至逻辑判断单元3。当与门u5任意输入端接收到低电平信号或同时收到多个低电平信号时，与门输出脚4脚输出驱动器故障信号/err为低电平信号至逻辑判断单元3。
23.本实例所述的一种具有sto和警报关断功能的pwm使能控制电路，所述与非门u1、所述与非门u2、所述与非门u3以及所述与非门u4均的型号均为sn74lvc1g00dbvr，所述与门u5的型号均为sn74lvc1g08dbvr。
24.本实例所述的一种具有sto和警报关断功能的pwm使能控制电路，所述逻辑判断单元3包括与门u6、与门u7、与非门u8以及与非门u9，所述与门u6的输入脚1脚与所述单片机1的输出端连接，所述与门u6的输入脚2脚与所述警报锁存单元6的输入端连接，所述与非门
u8的输入脚1脚与所述sto采集电路2的输入端连接，所述与门u6的输出脚4脚与所述与非门u8的输入脚2脚连接，所述与门u7的输入脚1脚与所述单片机1的输出端连接，所述与门u7的输入脚2脚与所述警报锁存单元6的输入端连接，所述与非门u9的输入脚1脚与所述sto采集电路2的输入端连接，所述与门u7的输出脚4脚与所述与非门u9的输入脚2脚连接，所述与非门u8的输出脚4脚以及所述与非门u9的输出脚4脚均与所述pwm输出单元4的输入端连接。
25.具体地，单片机1发送en-pwm信号至逻辑判断单元3，en-pwm信号包括enpwm_up信号以及enpwm_dn信号，enpwm_up是单片机1输出的igbt上臂pwm输出使能信号，enpwm_dn是单片机1输出的igbt下臂pwm输出使能信号，sto采集电路2发送sto信号至逻辑判断单元3，sto信号包括sto1信号以及sto2信号，sto1和sto2信号是sto采集线路输出的外部sto状态信号，分别控制igbt上臂和下臂的开关状态；逻辑判断单元3能够输出/enbuf信号至pwm输出单元4，/enbuf信号包括/enbuf_up和/enbuf_dn。如果单片机1将pwm使能信号enpwm_up和enpwm_dn置低，无论其他信号是什么电平状态，与非门u8输出控制信号/enbuf_up和与非门u9输出控制信号/enbuf_dn均为高电平。如果驱动器故障信号/err为低电平信号，无论其他信号是什么电平状态，与非门u8输出控制信号/enbuf_up和与非门u9输出控制信号/enbuf_dn均为高电平。单片机1控制igbt工作时，单片机1将enpwm_up和enpwm_dn置为高电平，如果单片机1将pwm使能信号enpwm_up和enpwm_dn置高，且/err为高电平时，与门u6和u7的输出脚将与非门u8和u9的输入脚2脚置为高电平。当sto1和sto2信号为高电平时，与非门u8输出控制信号/enbuf_up和与非门u9输出控制信号/enbuf_dn为低电平；如果sto1为低电平，则与非门u8输出控制信号/enbuf_up为高电平；如果sto2为低电平，则与非门u9输出控制信号/enbuf_dn为高电平。
26.本实例所述的一种具有sto和警报关断功能的pwm使能控制电路，所述与非门u6以及所述与非门u7均的型号均为sn74lvc1g00dbvr，所述与门u8以及所述与门u9均的型号均为sn74lvc1g08dbvr。
27.本实例所述的一种具有sto和警报关断功能的pwm使能控制电路，所述pwm输出单元4包括同向缓冲器u10a以及同向缓冲器u10b，所述缓冲器u10a的输入端以及所述同向缓冲器u10b的输入端均与所述单片机1的输出端连接，所述逻辑判断单元3的输出端与所述缓冲器u10a的输入端以及所述同向缓冲器u10b的输入端连接，所述同向缓冲器u10a的输出端以及所述同向缓冲器u10b的输出端分别接有下拉电阻r1以及下拉电阻r2。
28.具体地，pwm输出单元4能够发送gate_u/v/w信号至igbt驱动及功率单元5，gate_u/v/w信号包括upgate_u/v/w信号以及dngate_u/v/w信号。单片机1分别发送pwm_u/v/w_up信号以及pwm_u/v/w_dn信号至同向缓冲器u10a以及同向缓冲器u10b，pwm_u/v/w_up信号以及pwm_u/v/w_dn信号为输出pwm信号。当/enbuf_up为低电平时，同向缓冲器u10a输出igbt上臂的pwm驱动信号upgate_u/v/w；否则同向缓冲器u10a输出端y关闭，igbt上臂的三个pwm驱动信号由下拉电阻r1拉低到低电平，igbt上臂关断。当/enbuf_dn为低电平时，同向缓冲器u10b输出igbt下臂的pwm驱动信号dngate_u/v/w；否则缓冲器u10b输出端y关闭，igbt下臂的三个pwm驱动信号由下拉电阻r2拉低到低电平，igbt下臂关断。
29.本实例所述的一种具有sto和警报关断功能的pwm使能控制电路，所述同向缓冲器u10a以及所述同向缓冲器u10b均的型号均为sn74abt244apwr。
30.以上所述，仅是本实用新型较佳实施例而已，并非对本实用新型作任何形式上的
限制，虽然本实用新型以较佳实施例公开如上，然而并非用以限定本实用新型，任何熟悉本专业的技术人员，在不脱离本实用新型技术方案范围内，当利用上述揭示的技术内容作出些许变更或修饰为等同变化的等效实施例，但凡是未脱离本实用新型技术方案内容，依据本实用新型技术是指对以上实施例所作的任何简单修改、等同变化与修饰，均属于本实用新型技术方案的范围内。