振荡器电路和电子装置的制作方法

1.本发明涉及振荡器技术领域，尤其涉及一种振荡器电路和电子装置。


背景技术：

2.晶体由于拥有卓越的时钟稳定性以及低时钟抖动等性能，通常用来作为倍频时钟或者频率合成的时钟源头。但是晶体的起振时间比较长，比如mhz级别的晶体的起振时间通常是毫秒量级，而khz级别的晶体的起振时间通常是秒量级。这造成晶体无法在对起振时间具有较高要求的应用场景中使用。
3.因此，如何减少晶体的起振时间成为亟待解决的技术问题。


技术实现要素：

4.本技术实施例涉及一种振荡器电路和电子装置，以部分或者全部解决上述技术问题。
5.根据本技术的一个方面，提供一种振荡器电路，包括：片上振荡器、负阻生成电路、控制电路，所述振荡器电路与晶体耦接；所述振荡器电路的起振阶段包括第一起振阶段和第二起振阶段，在所述第一起振阶段，所述控制电路控制所述片上振荡器向所述晶体提供振荡信号；在所述第二起振阶段，所述控制电路控制所述片上振荡器停止向所述晶体提供振荡信号，所述控制电路控制所述负阻生成电路向所述晶体提供抵消电阻，所述抵消电阻用于抵消所述晶体产生的等效电阻，所述抵消电阻的电阻值小于零；其中，在所述第一起振阶段，所述片上振荡器提供的振荡信号的频率从第一频率减小到第二频率，或者从所述第二频率增加到所述第一频率，所述第一频率大于所述晶体的谐振频率，所述第二频率小于所述晶体的谐振频率。
6.根据本技术的又一个方面，提供一种电子装置，包括振荡器电路和晶体，所述振荡器电路与所述晶体耦接。
7.本技术的振荡器电路在第一起振阶段，控制电路控制片上振荡器向晶体提供振荡信号；在第二起振阶段，控制电路控制片上振荡器停止向所述晶体提供振荡信号以及控制所述负阻生成电路向所述晶体提供抵消电阻。本技术实施例通过片上振荡器和负阻生成电路的配合提高了晶体的起振速度，减少了晶体的起振时间。
附图说明
8.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
9.图1是相关技术的晶振电路的示意图；图2是本技术实施例提供的包含振荡器电路的芯片的示意图；
图3是晶体的等效电路图；图4是本技术实施例提供的振荡器电路的示意图；图5示出了振荡器电路中的放大器的另一种实现方式；图6示出了振荡器电路中的片上振荡器的一种实现方式；图7示出了振荡器电路中的片上振荡器的另一种实现方式；图8是本技术实施例提供的计数器的示意图；图9是振荡器电路中的负阻生成电路的等效电路图；图10示出了振荡器电路中的负阻生成电路的一种实现方式；图11是本技术实施例提供的电子装置的示意图。
具体实施方式
10.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
11.晶体和振荡器电路可以配合产生特定频率的标准脉冲信号作为时钟信号或基准信号。图1示出了一种晶体和振荡器电路的连接关系。振荡器电路包括反相放大器inv、电容cl1和电容cl2、以及电阻r1和电阻r2。晶体包括第一电极、第二电极、以及第一电极和第二电极之间的晶体薄片。反相放大器inv的输出端连接晶体的第一电极，输入端连接晶体的第二电极。在晶体的起振阶段，激励信号施加在反相器放大器inv，晶体作为反相放大器inv的反馈路径，反相放大器inv输出的振荡信号到达目标频率和幅度。提高晶体的起振速度是需要解决的问题，对于低功耗应用场景，晶体的起振速度过小是无法接受的。
12.本技术描述了一种振荡器电路、包括该振荡器电路的芯片，以及包括该芯片的电子装置。
13.图2是本技术实施例提供的包含振荡器电路的芯片的示意图。芯片包括振荡器电路10。芯片例如是cpu(central processing unit)、mcu(microcontroller unit)、soc(system on chip)芯片、物联网(internet of things)芯片。芯片例如为已经封装的芯片。振荡器电路10和晶体600用于为芯片提供稳定的时钟信号。
14.振荡器电路10包括：片上(on-chip)振荡器200、负阻生成电路300、以及控制电路400。振荡器电路10与晶体600耦接。
15.在本技术一具体实现中，片上振荡器器200的第一端和第二端分别通过第一开关s1和第二开关s2耦接晶体600的第一端xi和第二端xo。负阻生成电路300的第一端和第二端分别通过第三开关s3和第四开关s4耦接晶体600的第一端xi和第二端xo。此外，晶体600的第一端xi还连接一放大器100的输入端，晶体600的第二端xo还连接一放大器100的输出端。控制电路400分别耦接片上振荡器200的第一端和第二端，通过第一开关s1和第二开关s2的闭合或者打开控制片上振荡器200与晶体600的第一端xi和第二端xo的连接或者断开。控制电路400分别耦接负阻生成电路300的第一端和第二端，通过第三开关s3和第四开关s4的闭合或者打开控制负阻生成电路300与晶体600的第一端xi和第二端xo的连接或者断开。
16.示例性地，片上振荡器200和放大器100、负阻生成电路300制作在同一裸片(die)
上。片上振荡器200可以提供振荡信号（下文中可称为第一振荡信号）。片上振荡器200提供的振荡信号的频率可以在第一频率f1和第二频率f2限定的频率区间（f2，f1）变化。第一频率f1大于晶体600的谐振频率晶体600，第二频率f2小于晶体600的谐振频率fx，这样就保证了片上振荡器200提供的振荡信号在频率区间（f2，f1）变化过程中会提供频率等于晶体600的谐振频率fx的振荡信号。片上振荡器200提供的振荡信号的频率如果等于晶体600的谐振频率fx，则片上振荡器200提供的振荡信号能够激发晶体600振荡。具体地，片上振荡器200提供的振荡信号的频率可以在第一频率f1和第二频率f2限定的频率区间（f2，f1）变化包括从从第一频率f1减小到第二频率f2，或者从第二频率f2增加到第一频率f1。
17.振荡器电路10的起振阶段包括第一起振阶段和第二起振阶段。振荡器电路10的起振阶段是指晶体600从开始振荡到最后稳定振荡所需的时间段。晶体600稳定振荡是指晶体产生的振荡信号稳定在谐振频率fx（也称为目标频率或工作频率）和目标幅度（amplitude）。
18.在第一起振阶段，控制电路400控制片上振荡器200向晶体600提供振荡信号，控制电路400控制负阻生成电路300停止向晶体600提供抵消电阻。在第一起振阶段，片上振荡器200提供的振荡信号的频率从第一频率f1减小到第二频率f2，或者从第二频率f2增加到第一频率f1。在第一起振阶段，片上振荡器200提供的振荡信号在频率区间（f2，f1）变化过程中会提供频率等于晶体600的谐振频率fx的振荡信号，令晶体600以谐振频率fx产生振荡信号（下文中可称为第二振荡信号）。
19.在第二起振阶段，控制电路400控制片上振荡器200停止向晶体600提供振荡信号，控制电路400控制负阻生成电路300向晶体600提供抵消电阻。其中，抵消电阻的电阻值小于零。在第二起振阶段，负阻生成电路300抵消晶体600的电阻以抵消晶体600的产生的等效电阻，有效地让晶体600产生的第二振荡信号快速地达到目标幅度，从而缩短振荡器电路10和晶体600的起振时间。因为片上振荡器200也会产生电阻，影响负阻生成电路的工作效果，负阻生成电路300主要是抵消晶体600的电阻。片上振荡器200的电阻会随外界条件波动，负阻生成电路300抵消片上振荡器200和晶体600的电阻会造成较大的误差。本技术实施例片上振荡器200停止向晶体600提供振荡信号也避免了片上振荡器200的电阻随外界条件波动所产生的误差。
20.本技术的振荡器电路10，通过片上振荡器200和负阻生成电路300的配合提高了晶体600的起振速度。
21.具体地，控制电路400通过第一开关和第二开关以控制片上振荡器200是否工作，当第一开关和第二开关闭合时，片上振荡器200与晶体600连接，片上振荡器200为晶体600提供震荡信号，当第一开关和第二开关断开时，片上振荡器200与晶体600之间的连接断开，片上振荡器200停止为晶体600提供震荡信号。控制电路400通过第三开关和第四开关控制负阻生成电路300是否工作，当第三开关和第四开关闭合时，负阻生成电路300与晶体600连接，负阻生成电路300为晶体600提供抵消电阻，当第三开关和第四开关断开时，负阻生成电路300与晶体600之间的连接断开，负阻生成电路300停止为晶体600提供抵消电阻。控制电路400产生控制第一开关s1、第二开关s2、第三开关s3和第四开关s4的断开和导通的控制信号，从而控制片上振荡器200和放大器100之间的连接以及负阻生成电路300和晶体600的连接。
22.本技术实施例通过控制电路400输出控制信号给第一开关s1、第二开关s2、第三开关s3和第四开关s4以控制第一开关s1、第二开关s2、第三开关s3和第四开关s4的断开和导通，本技术实施例的电路设计简单，成本低廉，便于设计实现。
23.图3是晶体600的等效电路图。晶体600作为谐振器工作，其等效电路包括：电感lm、电阻rm、电容cm和电容cshunt。电感lm、电阻rm和电容cm串联在第一管脚xo和第二管脚xi之间。电容cshunt与电感lm、电阻rm和电容cm所在的支路并联。对于由放大器100和晶体600构成的晶体振荡器，晶体600允许频率等于晶体600的谐振频率的振荡信号通过。晶体的目标频率fx等于晶体600的谐振频率。晶体600的品质因数q表征能量损耗。
24.品质因数q通过公式1计算：公式1品质因数q与电阻rm的大小成反比。电阻rm的大小影响由放大器100和晶体600构成的晶体的起振速度。电阻rm越小，晶体的起振速度越快。因此，在起振阶段，通过将负阻生成电路300连接晶体600，负电阻能为起振提供更大的驱动能力，可以提高晶体的起振速度。
25.在本技术一具体实现中，本实施例的振荡器电路10的第一起振阶段在第二起振阶段之前。首先通过片上振荡器200激励晶体600产生幅度逐渐增大的第二振荡信号，然后通过负阻生成电路为晶体600提供电阻值小于零的抵消电阻，使晶体600产生的第二振荡信号的幅度快速增大，从而缩短了振荡器电路10和晶体600的起振时间。
26.在第一起振阶段，控制电路400控制第一开关s1和第二开关s2闭合，第三开关s3和第四开关s4断开，第一开关s1和第二开关s2闭合时，片上振荡器200连接放大器100，第三开关s3和第四开关s4断开时，负阻生成电路300与晶体600断开连接。具体地，片上振荡器200提供的第一振荡信号的频率从第一频率f1减小到第二频率f2或者从第二频率f2增大到第一频率f1，在这个过程中，片上振荡器200提供的第一振荡信号的频率等于晶体600的谐振频率fx时，激发晶体600产生第二振荡信号，但是此时晶体600产生的第二振荡信号幅度较小。如果仅通过片上振荡器200所提供的第一振荡信号来提高起振速度，则与晶体600连接的放大器需要较长的时间才能使晶体600产生的第二振荡信号的幅度增大到目标幅度。例如，晶体600的第二振荡信号的目标频率fx为32mhz，片上振荡器200提供的第一振荡信号的频率从第一频率f1减小到第二频率f2或者从第二频率f2增大到第一频率f1后，通过片上振荡器200提供的第一振荡信号激发的晶体产生的第二振荡信号的幅度为1mv，但是晶体的振荡信号的目标幅度为1v。因此，片上振荡器200需要很多次地将第一振荡信号的频率从第一频率f1减小到第二频率f2或者很多次地将第二频率f2增加到第一频率f1，这会使得晶体600起振所耗的时间特别长，因此，本方案设置了第一起振阶段和第二起振阶段以加快晶体600的谐振速度。
27.在第二起振阶段，控制电路400控制第一开关s1和第二开关s2断开，第三开关s3和第四开关s4闭合，第一开关s1和第二开关s2断开时，片上振荡器200与放大器100断开连接，第三开关s3和第四开关s4闭合时，负阻生成电路300与晶体600连接。负阻生成电路300为晶体600提供抵消电阻，抵消电阻的电阻值为负值，使晶体600的品质因数q降低，从而使晶体600的第二振荡信号的幅度更快地增大到目标幅度。
28.在本技术一具体实现中，当晶体600的第二振荡信号的幅度达到目标幅度后，第二起振阶段结束，控制电路400控制负阻生成电路300停止向晶体600提供抵消电阻。具体地，控制电路400控制第三开关s3和第四开关s4断开以使得负阻生成电路300与晶体600断开连接，由放大器100和晶体600稳定地为芯片提供频率为fx的第二振荡信号。因此，本技术实施例可以避免负阻生成电路300带来的额外损耗以及避免晶体600的振荡频率发生偏移。
29.在一些实施例中，在第一起振阶段，片上振荡器200提供的振荡信号执行多次的从第一频率f1减小到第二频率f2的扫描过程，或者从第二频率f2增加到第一频率f1的扫描过程。
30.在一些实施例中，在第一起振阶段，片上振荡器200提供的振荡信号从第一频率f1减小到第二频率f2，再从第二频率f2增加到第一频率f1；或者片上振荡器200提供的振荡信号从第二频率f2增加到第一频率f1，再从第一频率f1减小到第二频率f2。
31.在一些实施例中，在第一起振阶段的起始点，片上振荡器提供的振荡信号的频率开始从第一频率减小，直至片上振荡器提供的振荡信号的频率减小为第二频率时，第一起振阶段结束；或者，在第一起振阶段的起始点，片上振荡器提供的振荡信号的频率开始从第二频率增加，直至片上振荡器提供的振荡信号的频率增大为第一频率时，第一起振阶段结束；第一起振阶段的长度小于第二起振阶段的长度。即，片上振荡器200在第一起振阶段仅执行一次从第一频率f1减小到第二频率f2的扫描过程，或者从第二频率f2增加到第一频率f1的扫描过程。当片上振荡器200的扫描次数较少时，第一起振阶段的长度小于第二起振阶段的长度。例如，片上振荡器从高频到低频扫描一次时，第一起振阶段可以为33us，然后负阻生成电路工作160us，即第二起振阶段可以为160us。
32.在本技术一具体实现中，第一频率f1例如是晶体的目标频率fx的2倍，第二频率f2例如是晶体的目标频率fx的1/2，这样设置可以保证片上振荡器200的振荡信号在第一起振阶段变化时扫过晶体的目标频率fx，也使得片上振荡器200的振荡信号的频率扫描时间不会过长。因为片上振荡器200的振荡信号中，只有频率等于fx的振荡信号才可激励晶体，片上振荡器200的振荡信号的频率扫描区间过大，会增大晶体的起振时间。
33.具体地，放大器100可以是基于cmos反相器的放大器，也可以是单晶体管放大器。
34.图4是本技术实施例提供的振荡器电路的示意图。在图4所示的实施例中，放大器100为cmos反相器。振荡器电路还包括：反馈电阻r1、电阻r2、电容c1和电容c2。反馈电阻r1连接在放大器100的输入端101和输出端102之间。电阻r2连接在放大器100的输出端102和晶体600的第一电极601之间。电容c1设置在晶体600的第二电极602和端点n之间，电容c2设置在晶体600的第一电极601和端点n之间。端点n例如接地。电容c1和电容c2可以设置在芯片上，即与振荡器电路10制作在一个die上。电容c1和电容c2也可以设置在芯片外。电容c1和电容c2可用于减小电容cshunt以及走线电容对晶体600的谐振频率的影响，提高晶体的振荡频率的精确度。
35.图5示出了振荡器电路中的放大器的另一种实现方式。在图5所示实施例中，放大器100为单晶体管放大器。放大器100例如实现为nmos晶体管，nmos晶体管的栅极作为放大器的输入端，nmos晶体管的漏极作为放大器的输出端。晶体振荡器还包括：电容c1和电容c2。电容c1的一端连接nmos晶体管的源极，另一端通过第二管脚xi连接晶体600的第二电极。电容c2的一端连接nmos晶体管的源极，另一端通过第一管脚xo连接晶体600的第一电
极。
36.片上振荡器200例如是rc振荡器。rc振荡器只在第一起振阶段向晶体提供作为激励的第一振荡信号，因此功耗较低。图6示出了rc振荡器的示例性电路图。片上振荡器200包括：电流源201和202、电阻203、电容204、比较器comp、逻辑电路206和开关205。电流源201和电阻203串联在电源端和地之间，电流源201和电阻203的中间节点nr具有固定的电压vr。电流源202和电容204串联在电源端和地之间。开关205的第一端连接电容204的第一端，开关205的第二端连接电容204的第二端。比较器comp的第一输入端连接电流源202和电容204的中间节点nc，第二输入端连接节点nr。比较器comp比较节点nr的电压vr和节点nc的电压vc。比较器comp的输出端连接逻辑电路206的输入端，逻辑电路206的输出端通过反馈路径连接开关205的控制端。开关205断开时，电流源202对电容204充电，节点nc的电压vc升高。由于电流源202提供恒定电流，节点nc的电压vc线性增加，节点nc的电压vc为斜坡电压。当电压vc大于电压vr时，比较器comp的输出信号翻转，经逻辑电路206产生方波时钟信号fout。时钟信号fout通过反馈路径提供到开关205的控制端。时钟信号fout为第一电平时，开关205导通，电容204的电荷放电到地，时钟信号fout为第二电平时，电容204充电。如此重复即可产生稳定的方波时钟信号，方波时钟信号即为片上振荡器200提供的振荡信号。方波时钟信号的周期等于rc，频率为1/rc，其中，r为电阻203的电阻值，c为电容204的电容值。通过控制电阻203的电阻值r从小到大，或者电容204的电容值c从小到大，可以使片上振荡器200产生从第一频率f1减小到第二频率f2的振荡信号。片上振荡器200还包括：反相器207和208。反相器207的输入端连接逻辑电路206的输出端，反相器207的输出端连接反相器208的输入端。反相器207的输出端连接放大器100的输入端101和输出端102中的一个，反相器208的输出端连接放大器100的输入端101和输出端102中的另一个。例如，反相器207的输出端作为片上振荡器200的第一端，通过第一开关s1连接放大器100的输入端101，反相器208的输出端作为片上振荡器200的第二端，通过第二开关s2连接放大器100的输出端102。反相器207的输出端和反相器208的输出端提供频率相同，相位相差180度的振荡信号。rc振荡器具有功耗较低的优点。但是，受限于芯片制造工艺，片上电阻和电容的误差较大，即使使用由开关控制的电阻、电容阵列来实现目标电阻值，电容值，也会有较大误差。因此，控制电阻203的电阻值r或者电容204的电容值c从小到大的过程中实现起来会产生误差较大。因此，片上振荡器200优选使用不包括电阻和电容或者电阻和电容较少的振荡器以减少误差。
37.在本技术一具体实现中，片上振荡器为环形振荡器或者rc振荡器。但是，对于rc振荡器来说，输出的振荡信号的频率从第一频率减小至第二频率或者输出的振荡信号的频率从第二频率增大至第二频率需要通过调整电阻r和电容c实现，但是调整电阻r和电容c的过程容易引入误差。在芯片制造工艺上，电阻和电容的绝对值一般默认是20%的误差，虽然可以加几组开关控制电阻/电容阵列，开关闭合得多，意味着接进电路的电阻/电容多，但是误差依然较大。因此，本技术实施例采用环形振荡器便于实现输出的振荡信号的频率从第一频率减小至第二频率或者输出的振荡信号的频率从第二频率增大至第二频率。当环形振荡器的输入信号为从高电压下降至低电压的斜坡信号时，环形振荡器输出的振荡信号的频率从第一频率减小至第二频率；当环形振荡器的输入信号为从低电压上升至高电压的斜坡信号时，环形振荡器输出的振荡信号的频率从第二频率增大至第二频率。
38.具体地，图7示出了环形振荡器实现的片上振荡器200的一示例性电路图。如图7所
示，片上振荡器200包括：级联的第一反相器、第二反相器、第三反相器、电流源209以及第四反相器210、第五反相器211，所述第一反相器包括：串联的第一pmos晶体管p1和第一nmos晶体管n1，所述第二反相器包括：串联的第二pmos晶体管p2和第二nmos晶体管n2，所述第三反相器包括：串联的第三pmos晶体管p3和第三nmos晶体管n3，所述电流源包括：第四nmos晶体管n4、电阻2091、以及第五pmos晶体管p5和第六pmos晶体管p6，所述第五pmos晶体管p5、第四nmos晶体管n4、电阻2091、依次串联在电源端和地之间，所述第四nmos晶体管n4接收所述从高电压下降至低电压的斜坡信号或者所述从低电压上升至高电压的斜坡信号，所述第五pmos晶体管p5、第四nmos晶体管n4、电阻2091组成的路径上的电流为偏置电流，所述第五pmos晶体管p5和第六pmos晶体管p6组成电流镜，将所述偏置电流复制到所述级联的第一反相器、第二反相器、第三反相器，所述级联的第一反相器、第二反相器、第三反相器的输出经过所述第四反相器210连接所述晶体600的第一端xi，所述级联的第一反相器、第二反相器、第三反相器的输出依次经过所述第四反相器210、所述第五反相器211连接所述晶体600的第二端xo。可以理解，在图7所示实施例中，提供到第一反相器、第二反相器、第三反相器的偏置电流为ibias的三分之一。第四nmos晶体管n4的栅极接收斜坡电压。斜坡电压例如从高电压vh线性地减小到低电压vl，从而使得偏置电流ibias由大到小变化，片上振荡器200产生的振荡信号的频率由大到小变化。通过设置高电压vh和低电压vl的大小，可以实现片上振荡器200产生的振荡信号的频率从第一频率f1减小到第二频率f2。类似地，斜坡电压从低电压vl线性地增大到高电压vh，可以实现片上振荡器200产生的振荡信号的频率从第二频率f2增大到第一频率f1。通过控制斜坡电压的斜率可以控制片上振荡器200产生的振荡信号的频率的增大速率或减小速率。例如，可以设置斜坡电压从高电压vh=1v线性地减小到低电压vl=0v 耗时15us。
39.具体地，控制电路400用于判断第一起振阶段的结束时间和第二起振阶段的开始时间、结束时间。
40.在一些实施例中，当片上振荡器200提供的振荡信号的频率到达预定频率（f1或f2）时，控制电路400控制片上振荡器200与放大器100断开连接，第一起振阶段结束。例如，在第一起振阶段，片上振荡器200产生的振荡信号的频率完成一次从第一频率f1减小到第二频率f2的扫描，当片上振荡器200产生的振荡信号为第二频率f2时，控制电路400控制片上振荡器200与放大器100断开连接，第一起振阶段结束。再例如，在第一起振阶段，片上振荡器200产生的振荡信号的频率完成两次从第一频率f1减小到第二频率f2的扫描，当片上振荡器200产生的振荡信号第二次为第二频率f2时，控制电路400控制片上振荡器200与放大器100断开连接，第一起振阶段结束。在一些实施例中，控制电路400包括频率检测电路，频率检测电路设置为检测片上振荡器200在第一起振阶段提供的振荡信号的频率。
41.在一些实施例中，当片上振荡器200在所述第一起振阶段产生的第一振荡信号的周期数量到达第一预定周期数量时，第一起振阶段结束。参见图1，控制电路400可以连接片上振荡器200的第一端和第二端，以对片上振荡器200产生的第一振荡信号的周期数量进行统计。具体地，控制电路400可以通过计数器或微处理器对片上振荡器200产生的第一振荡信号的周期数量进行计数。
42.由于在第一起振阶段，晶体600产生的第二振荡信号的幅值较小，如统计在第一起振阶段晶体600产生的第一振荡信号的周期数量，容易造成统计的周期数量存在误差。本申
请实施例采用控制电路400（计数器或者微控制器）统计片上振荡器200在第一起振阶段产生的第一振荡信号的周期数量判断第一起振阶段的结束时间、第二起振阶段的开始时间，能够准确地获得第一起振阶段的结束时间、第二起振阶段的开始时间。
43.在一些实施例中，参见图8，控制电路400包括计数器401。计数器401对振荡器电路10产生的振荡信号的周期数量进行计数。具体地，在第一起振阶段开始前，向计数器401的寄存器写入第一预定周期数量。在第一起振阶段中，计数器401统计振荡器电路10中片上振荡器200产生的第一振荡信号的每个周期，当计数器401的计数值达到第一预定周期数量，计数器401产生控制信号使得第一开关s1和第二开关s2断开，第三开关s3和第四开关s4断开，第一起振阶段结束，第二起振阶段开始。在第二起振阶段，计数器401统计晶体600产生的第二振荡信号的每个周期，当计数器401的计数值达到第二预定周期数量，计数器401产生控制信号使得第三开关s3和第四开关s4断开，第二起振阶段结束。计数器一般是芯片中的常规已有的电路。因此，通过计数器检测振荡信号的周期数量，可以复用芯片中已有的计数器，不需要额外增加电路，减小了振荡器电路10的面积。控制电路400也可以是微处理器，其实现原理和计数器相同，故在此不再赘述。
44.在一些实施例中，晶体600在第二起振阶段产生的第二振荡信号的周期数量到达第二预定周期数量时，第二起振阶段结束。参见图2，在第二起振阶段，控制电路400可以连接负阻生成电路300的第一端和第二端，由于负阻生成电路300的第一端和第二端分别通过第三开关s3和第四开关s4耦接晶体600的第一端xi和第二端xo。在第二起振阶段，第三开关s3和第四开关s4闭合，控制电路400通过负阻生成电路300的第一端和第二端统计晶体600产生的第二振荡信号的周期数量。具体地，控制电路400可以通过计数器或微处理器对晶体600产生的第二振荡信号的周期数量进行计数。
45.由于在第二起振阶段，虽然晶体600的第二振荡信号的幅值虽然尚未达到目标幅值，但相比于第一起振阶段的幅值已经有明显提升，因此，第二起振阶段产生的第二振荡信号的周期数量的统计误差较小，因本技术实施例采用控制电路400统计晶体600在第二起振阶段产生的第二振荡信号的周期数量判断第二起振阶段的结束时间。
46.第一预定周期数量和第二预定周期数量可以根据需要进行设定。例如，第二预定周期数量可以是5000个周期。
47.在一些实施例中第一起振阶段用到的计数器和第二起振阶段用到的计数器可以是同一个计数器或者不同的计数器。
48.在一些实施例中，当晶体产生的振荡信号的幅度大于目标幅度时，控制电路400控制负阻生成电路300与晶体600断开连接，第二起振阶段结束。控制电路400可以检测晶体600产生的振荡信号。控制电路400例如包括幅度检测电路，幅度检测电路用于检测振荡信号的幅度是否大于目标幅度。当振荡器电路10输出的振荡信号的幅度大于目标幅度时，控制电路400使得第三开关s3和第四开关s4断开，负阻生成电路300与晶体600的连接断开，藉此可以避免负阻生成电路300带来的额外损耗以及避免晶体振荡器的振荡频率发生偏移。
49.在一些实施例中，晶体600在第二起振阶段产生的振荡信号的周期数量到达第二预定周期数量时，控制电路400控制负阻生成电路300与晶体600断开连接，第二起振阶段结束。控制电路400可以检测放大器100的输入端101的振荡信号或放大器100的输出端102的振荡信号。控制电路400可以连接第一管脚xo或第二管脚xi检测第一管脚xo处的振荡信号
或第二管脚xi处的振荡信号。第二预定周期数量足够大，使得振荡器电路10产生的振荡信号的幅值到达了目标幅值。由于检测振荡信号的周期数量比检测振荡信号的幅值实现起来更简单，因此以振荡器电路10在第二起振阶段产生的振荡信号的周期数作为结束第二起振阶段的判断条件更具优势。
50.计数器是芯片中的常规电路。因此，通过计数器检测振荡信号的周期数量作为结束第二起振阶段的判断条件，可以复用芯片中已有的计数器，不需要额外增加电路，减小了振荡器电路10的面积。
51.负阻生成电路300的等效电路包括：负电阻，负电阻310为抵消电阻。图9是振荡器电路10中的负阻生成电路300的等效电路图。具体地，负阻生成电路300包括：并联的电阻310和电容320。在一些实施例中，电阻310的电阻值的绝对值大于或等于晶体600的电阻rm。例如，晶体600的电阻rm为40欧姆，电阻310为-40欧姆；或者电阻310为-100欧姆或者-400至-300欧姆。负阻生成电路300用于提供系统函数，系统函数和并联连接的电阻310和电容320所提供的系统函数相同。
52.图10的负阻生成电路300用来提供系统函数，系统函数和并联连接的电阻310及电容320所提供的系统函数相同；其中，电阻310的电阻值小于零。请参照图10，负阻生成电路300可包括第一n型晶体管mn1、第二n型晶体管mn2、第一电容器c1、第二电容器c2及第三电容器cx。第一n型晶体管mn1、第二n型晶体管mn2形成交互耦合对，并与第三电容器cx配合提供负阻生成电路300所需的负阻抗(negative impedance)，以缩短晶体600的起振时间；在一些实施例中，第一n型晶体管mn1和第二n型晶体管mn2具有相同几何尺寸(沟道宽度、沟道长度)和电气特性。更具体言之，第一n型晶体管mn1的漏极耦接第一参考电压vdd，源极耦接第二参考电压gnd，其中第一参考电压vdd高于第二参考电压gnd。第二n型晶体管mn2的漏极耦接第一参考电压vdd，源极耦接于第二参考电压gnd；第二n型晶体管mn2的栅极耦接于第一n型晶体管mn1的漏极，且第二n型晶体管mn2的漏极耦接于第一n型晶体管mn1的栅极。第三电容器cx耦接于第一n型晶体管mn1的源极和第二n型晶体管mn2的源极之间。第一电容器c1耦接于第一n型晶体管mn1之漏极和晶体600的第一端xi之间，第二电容器c2耦接于第二n型晶体管mn2的漏极和晶体600的第二端之间xo；在一些实施例中，第一电容器c1和第二电容器c2具备相同的电容值。第一电容器c1和第二电容器c2具备隔离直流电的功能，以避免对其他电路的直流偏置点造成影响。
53.可以理解，负阻生成电路300的实现方式并不限于图9所示的实施例，实际上可以对负阻生成电路300进行变化，并得到实质相同的效果。能够实现图8所示等效电路的电路拓扑都可以用于实现本技术的负阻生成电路300。
54.本技术实施例还提供一种芯片。芯片包括：第一管脚、第二管脚和上述实施例的振荡器电路。其中，放大器的输入端连接第一管脚，放大器的输出端连接第二管脚。芯片例如是图1所示的芯片。芯片包括但不限于cpu、mcu、soc、iot芯片。芯片例如为低功耗芯片。
55.本技术实施例还提供一种电子装置。图11是本技术实施例提供的电子装置的示意图。电子装置包括上述实施例的振荡器电路和晶体，振荡器电路耦接晶体。
56.需要说明的是，在本发明的描述中，术语“第一”、“第二”仅用于方便描述不同的部件或名称，而不能理解为指示或暗示顺序关系、相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
57.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
58.需要说明的是，虽然结合附图对本发明的具体实施例进行了详细地描述，但不应理解为对本发明的保护范围的限定。在权利要求书所描述的范围内，本领域技术人员不经创造性劳动即可做出的各种修改和变形仍属于本发明的保护范围。
59.本发明实施例的示例旨在简明地说明本发明实施例的技术特点，使得本领域技术人员能够直观了解本发明实施例的技术特点，并不作为本发明实施例的不当限定。
60.最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。