边缘缺陷检测模组、显示面板及边缘缺陷检测方法与流程

1.本技术涉及显示技术领域，尤其涉及边缘缺陷检测模组、显示面板及边缘缺陷检测方法。


背景技术：

2.显示面板的外围通常会设置缺陷检测模组或电路，用于检测显示面板的外围(边缘区域)在生产运输中有无裂纹(crack)缺陷。由于外部环境中的水汽可沿上述缺陷进入有效显示区，导致显示面板失效，因而必须对上述裂纹缺陷进行检测。
3.通常有两种检测方法：涡流检测(et检测)和电阻检测。
4.上述两种检测方法均只能检测出边缘区域有无裂纹缺陷，但无法精准定位缺陷的位置。这就需工作人员利用显微镜在显示面板的整个边缘区域慢慢寻找，将消耗工作人员的大量时间和精力。
5.因而，有必要对上述不足进行改善。


技术实现要素：

6.根据本技术实施例的第一方面，提供一种应用于显示面板的边缘缺陷检测模组，所述显示面板包括中间区域和边缘区域，所述中间区域设置有像素单元，所述中间区域排布有多个数据线，所述数据线沿第二方向延伸；所述边缘缺陷检测模组包括：
7.多个电源线，至少设置于所述显示面板的中间区域，所述电源线沿第一方向延伸，所述第一方向与所述第二方向相交；
8.检测线，设置于所述显示面板的边缘区域，所述检测线沿第二方向延伸，所述检测线与所述多个电源线电性相连，被配置为在检测过程中向所述电源线提供测试信号。
9.在一些实施例中，所述检测线的一端连接有第一晶体管，所述第一晶体管包括栅极、源极和漏极，所述源极和漏极中的一个作为输入端，另一个作为输出端；
10.所述测试信号被施加于所述输入端，所述输出端与所述检测线电性连接，将所述测试信号传导至所述检测线。
11.在一些实施例中，所述边缘缺陷检测模组还包括控制芯片，所述控制芯片设置在焊垫区，与所述第一晶体管电性相连，所述控制芯片包括：
12.测试信号接口，与所述第一晶体管的输入端相连，向所述第一晶体管的输入端施加所述测试信号；
13.栅控制信号接口，与所述第一晶体管的栅极相连，向所述第一晶体管的栅极施加栅控制信号。
14.在一些实施例中，所述控制芯片还包括：
15.电源信号接口，与所述电源线电性相连，向所述电源线施加电源信号。
16.在一些实施例中，所述电源信号接口与所述电源线之间设置有第二晶体管，所述电源信号接口通过所述第二晶体管向所述电源线施加所述电源信号。
17.在一些实施例中，所述电源信号包括vdd信号。
18.在一些实施例中，所述显示面板还设置有电源干线，所述电源干线沿所述第二方向延伸，并与所述多个电源线电性连接。
19.在一些实施例中，所述显示面板左右两侧的边缘区域均设置有所述检测线，各个所述检测线独立工作。
20.在一些实施例中，所述电源线包括vdd电源线，所述第一方向为行方向；
21.所述电源线与所述数据线设置在不同高度的膜层；所述电源线与所述数据线中的一个设置在第一源漏极层，另一个设置在第二源漏极层。
22.根据本技术实施例的第二方面，提供一种显示面板，所述显示面板包括如前面所述的边缘缺陷检测模组。
23.根据本技术实施例的第三方面，提供一种边缘缺陷检测方法，应用于如前面所述的显示面板，所述边缘缺陷检测方法包括：
24.向所述电源线施加测试信号；
25.根据像素单元的发光状态，确定边缘区域有无缺陷以及缺陷所在的位置。
26.在一些实施例中，所述检测线的一端连接有第一晶体管，所述第一晶体管包括栅极、源极和漏极，所述源极和漏极中的一个作为输入端，另一个作为输出端；所述测试信号被施加于所述输入端，所述输出端与所述检测线电性连接，将所述测试信号传导至所述检测线；
27.所述边缘缺陷检测模组还包括控制芯片，所述控制芯片设置在焊垫区，与所述第一晶体管电性相连，所述控制芯片包括：
28.测试信号接口，与所述第一晶体管的输入端相连，向所述第一晶体管的输入端施加所述测试信号；
29.栅控制信号接口，与所述第一晶体管的栅极相连，向所述第一晶体管的栅极施加栅控制信号；
30.其中，所述向所述电源线施加测试信号，包括：向所述第一晶体管的输入端施加所述测试信号，并同时向所述第一晶体管的栅极施加栅控制信号。
31.在一些实施例中，所述控制芯片还包括：
32.电源信号接口，与所述电源线电性相连，向所述电源线施加电源信号；
33.在向所述电源线施加测试信号时，同时通过所述电源信号接口向所述电源线施加电源信号，被施加的所述电源信号与所述测试信号的电压正负类型相反。
34.在一些实施例中，所述控制芯片还包括：
35.电源信号接口，与所述电源线电性相连，向所述电源线施加电源信号；
36.在向所述电源线施加测试信号时，所述电源信号接口保持为零电压。
37.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。
附图说明
38.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本技术的实施例，并与说明书一起用于解释本技术的原理。
39.图1是本技术一个实施例显示面板的布线示意图；
40.图2是本技术一个实施例边缘缺陷检测模组的电路示意图，所述边缘缺陷检测模组可应用于图1所示的显示面板中；
41.图3是本技术一个实施例显示面板的电路示意图，其不仅示出了边缘缺陷检测模组的电路，还示出了一些其它电路；
42.图4是本技术一个实施例显示面板在边缘缺陷检测过程中的发光示意图。
具体实施方式
43.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本技术相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本技术的一些方面相一致的装置和方法的例子。
44.本技术实施例提供一种应用于显示面板的边缘缺陷检测模组，用于检测显示面板边缘区域处有无存在缺陷，比如裂纹(crack)，并能检测出缺陷所在的位置。
45.图1是本技术一个实施例显示面板的布线示意图。图2是本技术一个实施例边缘缺陷检测模组的电路示意图，所述边缘缺陷检测模组可应用于图1所示的显示面板中。图3是本技术一个实施例显示面板的电路示意图，其不仅示出了边缘缺陷检测模组的电路，还示出了一些其它电路。
46.请参照图1至图3，所述显示面板100包括中间区域和边缘区域。其中，所述中间区域设置有呈阵列排布的多个像素单元(未图示)，用于显示图像。当显示面板为触控屏时，所述中间区域同时也可供用户触控。所述中间区域排布有多个数据线25，所述数据线25沿第二方向y延伸。沿第二方向y延伸的数据线25用于为同样沿第二方向y延伸的一行或一列像素单元提供与待显示图像相关的数据信息。应用于所述显示面板100的边缘缺陷检测模组，可包括：
47.多个电源线23，至少设置于所述显示面板100的中间区域，所述电源线23沿第一方向x延伸，所述第一方向x与所述第二方向y相交；
48.检测线30，设置于所述显示面板100的边缘区域，所述检测线30沿第二方向y延伸，所述检测线30与所述多个电源线23电性相连，被配置为在检测过程中向所述电源线23提供测试信号。
49.在上述实施例中，沿第一方向x延伸的电源线23用于为同样沿第一方向x延伸的一行或一列像素单元提供开启电源。在检测过程中，检测线30向各个电源线23提供测试信息，所述测试信息可通过各个电源线23施加至电源线所连接的像素单元，影响或决定对应像素单元的显示。
50.在制备和运输过程中，若显示面板100的边缘区域无裂缝等缺陷，则设置在边缘区域的检测线30各处无缺陷。对应的，检测过程中的测试信号可通过检测线30提供给各个电源线23，与各个电源线23相连的像素单元的显示相同，均受到了测试信号的影响。
51.若显示面板100的边缘区域存在裂缝等缺陷，则设置在缺陷处的检测线30部分将出现类似的断裂缺陷。由于断裂缺陷的存在，断裂缺陷处(后端)的电源线23将不能接收到测试信号。这将使得该处像素单元的显示不同于未断裂处像素单元(可正常收到测试信号)
的显示。
52.由此可见，在上述实施例中，通过检测线30在检测过程中向各个所述电源线23提供测试信号，即可检测出边缘区域是否存在缺陷，以及缺陷所在的位置。
53.在一些实施例中，所述数据线25仅设置于所述显示面板100的中间区域。在一些实施例中，所述数据线25不仅设置于所述显示面板100的中间区域，还延伸到所述显示面板100的边缘区域。在一些实施例中，所述数据线25的一端或两端均设置有数据供应总线或数据供应电路70。
54.在一些实施例中，所述电源线23仅设置于所述显示面板100的中间区域。在一些实施例中，所述电源线23不仅设置于所述显示面板100的中间区域，还延伸到所述显示面板100的边缘区域。
55.在一些实施例中，所述电源线23包括或者是vdd电源线。在一些实施例中，所述电源线23包括或者是vss电源线。
56.在上述各实施例中，电源线23的数目不作限制，可根据显示面板的布线空间进行决定。电源线23的数目越多，检测越精准。
57.为防止上述检测过程中测试信号反向流通而产生短路，可在检测线30的测试信号输入端(图中的下端)设置第一晶体管40。所述第一晶体管40可包括栅极47、源极和漏极，所述源极和漏极中的一个作为输入端43，另一个作为输出端45。所述测试信号被施加于所述输入端43，所述输出端45与所述检测线30电性连接，将所述测试信号传导至所述检测线30。
58.进一步地，所述边缘缺陷检测模组还可包括控制芯片80，所述控制芯片80可设置在焊垫区(pad区)，并与所述第一晶体管40电性相连。所述控制芯片80包括：
59.测试信号接口83，与所述第一晶体管40的输入端43相连，向所述第一晶体管40的输入端43施加所述测试信号；
60.栅控制信号接口85，与所述第一晶体管40的栅极47相连，向所述第一晶体管40的栅极47施加栅控制信号。
61.在检测过程中，控制芯片80通过测试信号接口83、栅控制信号接口85分别向所述第一晶体管40的输入端43、栅极47施加测试信号、栅控制信号，可开启第一晶体管40，实现测试信号在检测线30上的施加。
62.一些实施例中，所述控制芯片80还包括电源信号接口87。所述电源信号接口87与所述多个电源线23电性相连，用于向所述电源线23施加电源信号。所述电源信号可以是vdd信号。在正常显示过程中以及在上述检测过程中，均可通过所述电源信号接口87向电源线23提供工作电源信号或辅助电源信号。
63.举例来说，在检测过程中，可通过电源信号接口87向电源线23提供正常工作电源电压，比如4.6v的电压，并同时通过测试信号接口83向电源线23提供测试信号，所述测试信号的电压与所述正常工作电源电压的正负电压相反，比如所述测试信号为-7v的电压。也就是说，显示面板100的边缘区域若无缺陷，上述测试信号将会被顺利施加给电源线23，抵消或拉低电源信号接口87提供的上述工作电源电压，使得所在处的像素单元无法正常工作，而不能正常显示，比如显示黑色线条，参照图4所示。这表明边缘区域无缺陷。相反的，在检测过程中，仍能正常显示的区域，比如出现亮线的区域，则是边缘缺陷发生的区域，参照图4所示。即，对于出现亮线的像素行/列，其所对应的边缘区域是缺陷发生的边缘区域。
64.再比如，在检测过程中，可通过电源信号接口87向电源线23提供不提供电压，即0v的电压，并同时通过测试信号接口83向电源线23提供测试信号，所述测试信号的电压等于或稍大于正常工作电源电压，比如所述测试信号为4.6v的电压。也就是说，显示面板100的边缘区域若无缺陷，上述测试信号将会被顺利施加给电源线23，使得所在处的像素单元可以正常发光，比如显示亮线，参照图4所示。这表明边缘区域无缺陷。相反的，在检测过程中，不能正常发光的区域，比如出现黑线的区域，则是边缘缺陷发生的区域，参照图4所示。即，对于出现黑线的像素行/列，其所对应的边缘区域是缺陷发生的边缘区域。
65.显示面板100还可设置电源干线78，所述电源干线78沿第二方向y延伸，并与各个电源线23电性连接，以方便电源信号接口87处的电源信号可同时提供给各个电源线23。所述电源信号可以是vdd信号。
66.一个实施例中，所述电源信号接口87与所述电源线23之间(确切地说，电源信号接口87与电源干线78之间)设置有第二晶体管50，所述电源信号接口87通过所述第二晶体管50向各个电源线23施加所述电源信号。所述第二晶体管50可包括栅极57、源极和漏极，所述源极和漏极中的一个作为输入端53，另一个作为输出端55。所述电源信号被施加于所述输入端53，所述输出端55与所述电源干线78电性相连，以将所述电源信号传到至各个检测线30。
67.需要时，可在所述显示面板100左右两侧的边缘区域均设置所述检测线30或边缘缺陷检测模组(包括第一晶体管40)，并且各个所述检测线30独立工作。设置在左侧边缘区域的检测线30用于检测左侧边缘区域的边缘缺陷，设置在右侧边缘区域的检测线30用于检测右侧边缘区域的边缘缺陷。
68.在上述实施例中，所述第一方向为行方向，所述第二方向为列方向。在一些实施例中，所述第一方向为列方向，所述第二方向为行方向。
69.为避免相互干扰和便于制作，所述电源线23与所述数据线25设置在不同高度的膜层。比如，所述电源线23与所述数据线25中的一个可设置在第一源漏极层(sd1)，另一个可设置在第二源漏极层(sd2)。
70.一些实施例中，显示面板100还包括v
int
供应总线72和多个v
int
线27。每个v
int
线27沿第一方向x延伸，用于为同样沿第一方向x延伸的一行或一列像素单元的驱动电路提供v
int
信号。v
int
供应总线72与各个v
int
线27相连，用于为各个v
int
线27提供v
int
信号。
71.一些实施例中，显示面板100还包括其它信号线，比如，vss电源线、reset信号线、em信号线等。
72.本技术还提供一种边缘缺陷检测方法，所述边缘缺陷检测方法可应用于上述显示面板100中，用于检测显示面板100的边缘区域是否存在缺陷以及缺陷所在的位置。所述边缘缺陷检测方法包括：
73.向所述电源线23施加测试信号；
74.根据像素单元的发光状态，确定边缘区域有无缺陷以及缺陷所在的位置。
75.若显示面板100的边缘区域存在裂缝等缺陷，则设置在缺陷处的检测线30部分将出现类似的断裂缺陷。由于断裂缺陷的存在，断裂缺陷处(后端)的电源线23将不能接收到测试信号。这将使得该处像素单元的显示不同于未断裂处像素单元(可正常收到测试信号)的显示。
76.由此可见，在上述实施例中，通过检测线30在检测过程中向各个所述电源线23提供测试信号，即可检测出边缘区域是否存在缺陷，以及缺陷所在的位置。
77.在一些实施例中，所述检测线30的一端连接有第一晶体管40，所述第一晶体管40包括栅极47、源极和漏极，所述源极和漏极中的一个作为输入端43，另一个作为输出端45。所述测试信号被施加于所述输入端43，所述输出端45与所述检测线30电性连接，将所述测试信号传导至所述检测线30。
78.进一步地，所述边缘缺陷检测模组还包括控制芯片80，所述控制芯片80可设置在焊垫区(pad区)，与所述第一晶体管40电性相连。所述控制芯片80包括：
79.测试信号接口83，与所述第一晶体管40的输入端43相连，向所述第一晶体管40的输入端43施加所述测试信号；
80.栅控制信号接口85，与所述第一晶体管40的栅极47相连，向所述第一晶体管40的栅极47施加栅控制信号。
81.其中，所述向所述电源线23施加测试信号，包括：向所述第一晶体管40的输入端施加所述测试信号，并同时向所述第一晶体管40的栅极47施加栅控制信号。
82.具体的，在检测过程中，控制芯片80通过测试信号接口83、栅控制信号接口85分别向所述第一晶体管40的输入端43、栅极47施加测试信号、栅控制信号，可开启第一晶体管40，实现测试信号在检测线30上的施加。
83.一些实施例中，所述控制芯片80还包括电源信号接口87。所述电源信号接口87与所述多个电源线23电性相连，向所述电源线23施加电源信号；
84.在向所述电源线23施加测试信号时，同时通过所述电源信号接口87向所述电源线23施加电源信号，被施加的所述电源信号与所述测试信号的电压正负类型相反。
85.一些实施例中，所述控制芯片80还包括电源信号接口87。所述电源信号接口87与所述多个电源线23电性相连，用于向所述电源线23施加电源信号。所述电源信号可以是vdd信号。在正常显示过程中以及在上述检测过程中，均可通过所述电源信号接口87向电源线23提供工作电源信号或辅助电源信号。
86.举例来说，在检测过程中，可通过栅控制信号接口85向所述第一晶体管40的栅极47施加栅控制信号，比如-7v的电压，以开启第一晶体管40；通过电源信号接口87向电源线23提供正常工作电源电压，比如4.6v的电压，并同时通过测试信号接口83向电源线23提供测试信号，所述测试信号的电压与所述正常工作电源电压的正负电压相反，比如所述测试信号为-7v的电压。也就是说，显示面板100的边缘区域若无缺陷，上述测试信号将会被顺利施加给电源线23，抵消或拉低电源信号接口87提供的上述工作电源电压，使得所在处的像素单元无法正常工作，而不能正常显示，比如显示黑色线条，参照图4所示。这表明边缘区域无缺陷。相反的，在检测过程中，仍能正常显示的区域，比如出现亮线的区域，则是边缘缺陷发生的区域，参照图4所示。即，对于出现亮线的像素行/列，其所对应的边缘区域是缺陷发生的边缘区域。
87.再比如，在检测过程中，可通过栅控制信号接口85向所述第一晶体管40的栅极47施加栅控制信号，比如-7v的电压，以开启第一晶体管40；通过电源信号接口87向电源线23提供不提供电压，即0v的电压，并同时通过测试信号接口83向电源线23提供测试信号，所述测试信号的电压等于或稍大于正常工作电源电压，比如所述测试信号为4.6v的电压。也就
是说，显示面板100的边缘区域若无缺陷，上述测试信号将会被顺利施加给电源线23，使得所在处的像素单元可以正常发光，比如显示亮线，参照图4所示。这表明边缘区域无缺陷。相反的，在检测过程中，不能正常发光的区域，比如出现黑线的区域，则是边缘缺陷发生的区域，参照图4所示。即，对于出现黑线的像素行/列，其所对应的边缘区域是缺陷发生的边缘区域。
88.在上述各实施例中，第一晶体管40与第二晶体管50均是pmos。
89.在上述各实施例中，栅控制信号的电压值、正常工作电源的电压值和测试信号的电压值仅是举例。上述各电压值不作特别要求，只要能达到上述检测效果都可以。
90.本技术的上述实施例，在不产生冲突的情况下，可互为补充。
91.需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
92.术语“多个”指两个或两个以上，除非另有明确的限定。
93.本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本技术的其它实施方案。本技术旨在涵盖本技术的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本技术的一般性原理并包括本技术未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本技术的真正范围和精神由下面的权利要求指出。
94.应当理解的是，本技术并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本技术的范围仅由所附的权利要求来限制。