显示面板的检测设备及检测设备使用的主板卡、子板卡的制作方法

1.本公开涉及面板检测领域，尤其涉及显示面板的检测设备及检测设备使用 的主板卡、子板卡。


背景技术：

2.随着液晶显示技术的不断发展，每年出厂的液晶显示面板性能越来越高， 品类越来越多，对显示面板进行检测的各种技术也在不断更新换代。与之相应 的，如何有效地对各种显示面板进行出厂检测成了显示面板生产厂商的一大难 题。
3.显示面板生产过程中，在模组制程段完成后会将一张面板划分出一个个小 的cell单元。目前在显示面板出厂测试环节中，主要是在模组cell(单元)制 程段完成后利用cell检查机对每一块面板模组上的cell单元进行点灯测试，以 防止存在不良的产品流入后续的生产工艺中，造成资源的浪费。cell检查机是专 门用于面板模组上cell单元检测的设备，然而现有的cell检查机设计较为单一， 结构简单，每台cell检查机的检测性能以及应用于何种模组在它被设计完成时 便已经固定，当某一个检测信号输出通道出现故障或损害时，维修时都需要对 整机进行拆卸修理，费时费力。即使检查机没有出现故障，一旦检测技术出现 更新换代，或是现有模组的生产线被新模组所取代，厂商都不得不放弃已有的 cell检查机进而寻求符合新的模组需求的cell检查机，这无疑是一种极大的浪 费。
4.因此，亟需一种可以满足厂商多方面检测需求的显示面板检测设备。


技术实现要素：

5.本公开提供一种显示面板的检测设备及检测设备使用的主板卡、子板卡， 以解决现有设备无法满足生产厂商多方面检测需求的问题。本公开的技术方案 如下：
6.根据本公开实施例的第一方面，提供一种显示面板的检测设备，包括：
7.主板卡，所述主板卡包括设在主板卡上的处理器、可编程逻辑器件控制中 心、电源、子板卡插槽。
8.所述处理器与所述可编程逻辑器件控制中心通过数据总线并行连接，所述 可编程逻辑器件控制中心接收所述处理器的数据和指令；所述可编程逻辑器件 控制中心与子板卡插槽通过数据总线并行连接；所述子板卡插槽设置有能够与 子板卡相连的并行接口。
9.所述电源与所述处理器、所述可编程逻辑器件控制中心、所述子板卡插槽 连接。
10.子板卡，所述子板卡包括可编程逻辑器件次级控制单元、第一波形驱动单 元。
11.所述子板卡通过所述子板卡插槽上的并行接口与所述主板卡进行可插拔连 接；所述可编程逻辑器件次级控制单元通过所述子板卡插槽上的并行接口与所 述可编程逻辑器件控制中心实现通讯；所述第一波形驱动单元与所述可编程逻 辑器件次级控制单元相连，用于接收信号和输出信号。
12.在其中一个实施例中，所述第一波形驱动单元内部包括数模转换器、电流 驱动单元、数字通讯接口和监控单元。
13.所述数模转换器输出端连接至所述电流驱动单元的输入端，所述电流驱动 单元分别与所述数字通讯接口、所述监控单元连接，所述数字通讯接口还与所 述监控单元连接。
14.所述数模转换器还与所述可编程逻辑器件次级控制单元连接，接收数字信 号，并转换为模拟信号后传递给所述电流驱动单元。
15.所述电流驱动单元用于输出处理后的模拟信号。
16.所述数字通讯接口用于接收所述电流驱动单元反馈的电流结果和所述监控 单元反馈的异常信息，所述数字通讯接口上还设置有外设接口与所述可编程逻 辑器件次级控制单元连接，并通过所述外设接口将所述电流结果和所述异常信 息发送给所述可编程逻辑器件次级控制单元。
17.所述监控单元用于监测所述电流驱动单元输出信号的异常信息。
18.在其中一个实施例中，所述主板卡与所述子板卡之间设置有信号同步线， 用于使子板卡与主板卡实现信号的同步输出。
19.在其中一个实施例中，所述可编程逻辑器件次级控制单元与所述第一波形 驱动单元之间设有中断引脚，当监控单元监测到异常信息时，所述第一波形驱 动单元通过中断引脚向所述可编程逻辑器件次级控制单元发送中断信号。
20.在其中一个实施例中，所述主板卡与所述子板卡之间还设置有中断线，所 述子板卡通过所述中断线向所述主板卡发送中断信号。
21.在其中一个实施例中，所述主板卡与所述子板卡之间还设置有复位线，当 所述子板卡出现异常状况时，所述主板卡通过所述复位线向所述子板卡发出进 行复位操作的控制指令。
22.在其中一个实施例中，在所述子板卡插入所述子板卡插槽的情况下，所述 电源通过所述子板卡插槽上的并行接口为所述子板卡提供电源信号。
23.在其中一个实施例中，所述主板卡还设有第二波形驱动单元，所述第二波 形驱动单元与所述可编程逻辑器件控制中心通过数据总线连接，接收信号和指 令，并输出信号。
24.根据本公开实施例的第二方面，还提供一种应用于显示面板的检测设备的 主板卡，包括：处理器、可编程逻辑器件控制中心、电源、子板卡插槽。
25.所述处理器与所述可编程逻辑器件控制中心通过数据总线并行连接，所述 可编程逻辑器件控制中心接收所述处理器的数据和指令。
26.所述可编程逻辑器件控制中心与子板卡插槽通过数据总线连接。
27.所述子板卡插槽设置有能够与子板卡相连的并行接口。
28.所述电源与所述处理器、所述可编程逻辑器件控制中心、所述子板卡插槽 连接。
29.根据本公开实施例的第二方面，还提供一种与所述应用于显示面板的检测 设备的主板卡配套使用的子板卡，包括：可编程逻辑器件次级控制单元、第一 波形驱动单元。
30.所述子板卡通过所述子板卡插槽上的并行接口与所述主板卡进行可插拔连 接。
31.所述可编程逻辑器件次级控制单元通过所述子板卡插槽上的并行接口与所 述可编程逻辑器件控制中心实现通讯。
32.所述第一波形驱动单元与所述可编程逻辑器件次级控制单元相连，用于接 收信号和输出信号。
33.本公开实施例提供的技术方案中，通过主板卡与子板卡的分体式设计，将 波形输出通道和微处理器集成到子板卡上，子板卡与主板卡进行可插拔式连接。 这样，在输出通道故障时，可以将该故障通道所在的子板卡拔出，并更换相同 功能的子板卡，从而不会影响到整台检测设备的使用。而且，主板卡上的子板 卡插槽和对应的子板卡可以有多个，每张子板卡上的波形输出通道个数也可以 根据需要来设计，因此，不管是检测技术的进步带来了检测性能的提升，还是 待检测模组中cell单元数目出现变化，都可以通过更换相适应的子板卡来满足 新的检测需求。此外，主板卡和子板卡可以根据实际检测需求实现可重复性使 用，节省了硬件资源，降低了设备成本。
34.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的， 并不能限制本公开。
附图说明
35.图1是根据一示例性实施例示出的一个用于显示面板的检测设备的示意图；
36.图2是根据一示例性实施例示出的一个子板卡的内部示意图；
37.图3是根据一示例性实施例示出的一个子板卡上的第一波形驱动单元的内 部示意图；
38.图4是根据一示例性实施例示出的一个主板卡的示意图；
39.图5是根据一示例性实施例示出的一个子板卡的内部示意图；
40.图6是根据一示例性实施例示出的一个主板卡的示意图；
41.图7是根据一示例性实施例示出的一个主板卡的示意图；
42.图8是根据一示例性实施例示出的一个主板卡的示意图；
43.图9是根据一示例性实施例示出的一个第一波形驱动单元产生的波形输出 图。
44.附图标记：
45.10-主板卡；11-处理器；12-可编程逻辑器件控制中心；13-电源；14-数据总 线；15-子板卡插槽；16-并行接口；17-同步线；18-中断线；19-复位线；20-子 板卡；21-可编程逻辑器件次级控制单元；22-第一波形驱动单元；23-中断引脚； 32-第二波形驱动单元；221-数模转换器；222-电流驱动单元；223-数字通讯接口； 224-监控单元；225-外设接口。
具体实施方式
46.为了使本领域普通人员更好地理解本公开的技术方案，下面将结合附图， 对本公开实施例中的技术方案进行清楚、完整地描述。
47.需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、
ꢀ“
第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。 应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实 施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例 中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅 是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的 例子。术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含， 从而使得包括一系列要素的过程、方法、产品或者设备不仅包括那些要素，而 且还包括没有明确列出的其它要素，或者是还包括为这种过程、方法、产品或 者设
备所固有的要素。在没有更多限制的情况下，并不排除在包括所述要素的 过程、方法、产品或者设备中还存在另外的相同或等同要素。例如若使用到第 一，第二等词语用来表示名称，而并不表示任何特定的顺序。
48.本公开中，当元件被称为“固定于”另一个元件，它可以直接在另一个元 件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件或 者一个元件与另一个元件“相连”，它可以是直接连接到另一个元件或者可能同 时存在居中元件，并且应做广义理解，例如，可以是固定连接，也可以是可拆 卸连接，或一体式连接；可以是机械连接，也可以是电连接。对于本领域中的 普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
49.本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”、“前”、
ꢀ“
后”、“周向”、“行进方向”以及类似的表述是基于附图所示的方位或位置关 系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元 件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明 的限制。
50.除非另有定义，本文所使用的技术和科学术语与属于本发明的技术领域的 技术人员通常理解的含义可以相同。本文中在本发明的说明书中所使用的术语 只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术 语“及/或”、“和/或”、“至少
…
之一”包括一个或多个相关的所列项目的任意的 和所有的组合。需要说明的是，本公开中所描述的相连、连接等，可以是通过 器件间的接口或引脚直接连接，也可以是通过引线连接。
51.图1是本公开提供的一个用于显示面板的检测设备实施例结构示意图(图1 中黑色实心圆点表示未示出的子板卡或子板卡插槽)，所述检测设备可以包括主 板卡10、子板卡20。
52.所述主板卡10包括设在主板卡上的处理器11、可编程逻辑器件控制中心 12、电源13、数据总线14、子板卡插槽15以及位于子板卡插槽15内的并行接 口16。如图1所示，主板卡10上可以设置有n个子板卡插槽，n≥1。
53.所述处理器11与所述可编程逻辑器件控制中心12通过数据总线14并行连 接，所述可编程逻辑器件控制中心12接收处理器11的数据和指令。
54.所述可编程逻辑器件控制中心12与子板卡插槽15通过数据总线连接。
55.所述子板卡插槽15上设置有能够与子板卡20相连的并行接口16。
56.所述电源13与所述处理器11、所述可编程逻辑器件控制中心12、所述子 板卡插槽15连接。
57.图2是一个子板卡实施例的内部示意图(图中黑色实心圆点表示未示出的 第一波形驱动单元)，子板卡20内部包括可编程逻辑器件次级控制单元21、第 一波形驱动单元22。如图2所示，子板卡20上的第一波形驱动单元22可以设 置为n个，n≥1。
58.所述子板卡20通过子板卡插槽15上的并行接口16与所述主板卡10进行 可插拔连接。
59.所述可编程逻辑器件次级控制单元21通过子板卡插槽15上的并行接口16 与所述可编程逻辑器件控制中心12实现通讯。
60.所述第一波形驱动单元22与所述可编程逻辑器件次级控制单元21相连， 可以用
于接收信号和输出信号。
61.在一些实施例中，主板卡10上的处理器11可以是mcu处理器、微型计算 机、大规模集成逻辑电路等具有数据处理和逻辑运算能力的设备单元，其中 mcu(microcontroller unit)处理器也可以称为“单片机”。在一些应用场景中，检 测设备通常可以外接一个上位机，上位机可以是工业计算机、个人用pc等本领 域常用的计算机系统，主板卡10上的处理器11能够和上位机进行交互，接收 上位机的数据和指令，并将数据反馈给上位机。
62.可编程逻辑器件是属于集成电路中的一种半定制电路，可以由人工编程设 计其逻辑结构，形成一个数字信号系统。本领域技术人员可以理解本公开技术 方案中所使用的所述可编程逻辑器件控制中心12和所述可编程逻辑器件次级控 制单元21是通过可编程逻辑器件的常规方式使用的。本公开提供的一些实施例 中可以采用可编程逻辑器件如fpga(field－programmable gate array)现场可 编程门阵列、cpld(complex programmable logic device)复杂可编程逻辑器件、 pld(programmable logic device)可编程逻辑器件等作为本公开提供的技术方案 中的可编程逻辑器件控制中心12或可编程逻辑器件次级控制单元21。为便于描 述，本说明中的一些实施例统一使用本领域内对应简称如fpga、cpld、pld 等。
63.在一些实施方式中，所述主板卡10上的所述处理器11、可编程逻辑器件控 制中心12、电源13、子板卡插槽15通常设置在一块具有预先设计好的基本电 路结构的底板上，以保证主板卡10基本功能的正常运转。需要指出的是，在其 他实施方式中，由底板和其他必要的外壳组成的主板卡10的外部物理形状可以 是不影响所述主板卡功能使用的任意形状。
64.本领域技术人员可以理解所述底板的形状和基本电路形式是为了使各设备 单元间的正常连接和使用，因此，底板可以是矩形、圆形、椭圆形等合理的形 状。在一些实施方式中，所述基本电路还可以包括处理器11与上位机进行通信 的对外通讯接口，这个对外接口可以是网口、usb、串行接口等能够与上位机 进行通讯的接口，以实现检测设备与上位机交互的基本功能。
65.在一些其他实施方式中，所述可编程逻辑器件控制中心12可以是fpga、 cpld、pld等可编程逻辑器件，同样地，所述可编程逻辑器件次级控制单元 21也可以是fpga、cpld、pld等可编程逻辑器件。所述可编程逻辑器件控制 中心12和所述可编程逻辑器件次级控制单元21在同一检测设备中可以使用不 同的器件，例如可编程逻辑器件控制中心12可以使用fpga，可编程逻辑器件 次级控制单元21可以采用cpld。本领域技术人员可以理解具体可编程逻辑器 件种类的选用不会影响本公开技术方案的功能实现。
66.本公开实施例提供的技术方案中，将现有cell检查机等检测设备中的信号 输出通道用具备简单信号处理功能和信号输出功能的波形驱动单元22来代替， 并将一个可编程逻辑器件次级控制单元21作为微型处理器与至少一个波形驱动 单元22集成到一张相对独立的子板卡20上，使子板卡20具备简单的信息处理 功能和信号输出功能，而子板卡20可以通过主板卡10上的子板卡插槽15进行 可插拔式连接，当第一波形驱动单元22出现故障时，可以将其所在的子板卡20 拔出，更换具有同样功能的子板卡，从而无需对主板卡10进行维修。这样，通 过在主板卡10和子板卡20上分别使用可编程逻辑器件实现分级通讯，子板卡 20可以同步接收主板卡10的信号和指令，由于主板卡10上的子板卡插槽15可 以有多
个，且每张子板卡20上的第一波形驱动单元22的个数也可以根据需要 来设计，因此，不管是检测技术的进步带来了检测性能的提升，还是待检测模 组不同导致待检测cell单元数目出现变化，都可以通过更换相适应的子板卡20 来满足新的检测需求。
67.图3是一示例性实施例中一个子板卡上的第一波形驱动单元的内部示意图， 所述第一波形驱动单元22内部包括数模转换器221、电流驱动单元222、数字 通讯接口223和监控单元224。
68.所述数模转换器221输出端连接至所述电流驱动单元222的输入端，所述 电流驱动单元222分别与所述数字通讯接口223、所述监控单元224连接，所述 数字通讯接口223还与所述监控单元224连接。
69.所述数模转换器221还与所述可编程逻辑器件次级控制单元21连接，接收 数字信号，并转换为模拟信号后传递给所述电流驱动单元222。
70.所述电流驱动单元222用于输出处理后的模拟信号。
71.所述数字通讯接口223用于接收所述电流驱动单元222反馈的电流结果和 所述监控单元224反馈的异常信息，数字通讯接口223上还设置有外设接口225 与可编程逻辑器件次级控制单元21连接，并通过所述外设接口225将所述电流 结果和所述异常信息发送给所述可编程逻辑器件次级控制单元21。
72.所述监控单元224用于监测所述电流驱动单元222输出信号的异常信息。
73.在一些实施方式中，数模转换器221的连接接口可以是简单的并行接口或 串行接口，数字通讯接口223是第一波形驱动单元22的主要对外通信接口，能 够设定如过压、过流、过热等报警功能，监控单元224主要是实现输出信号的 监控功能。具体地，电流驱动单元222在输出信号的过程中，监控单元224能 够监控到包括电压过大、电流过大、温度过高在内的异常信息，并将异常信息 发送给数字通讯接口223。数字通讯接口223生成报警信息，将报警信息传递给 可编程逻辑器件次级控制单元21。可编程逻辑器件次级控制单元21能够存储这 些报警信息并向主板卡10上的可编程逻辑器件控制中心12发送中断信号，从 而实现了对输出信号的监控功能。
74.图4是一示例性实施例中一个主板卡的示意图，在一些实施方式中，所述 主板卡10与所述子板卡20之间设置有信号同步线17，用于使主板卡10与子板 卡20实现信号的同步输出。需要指出的是，图4中仅画出了一个子板卡20与 主板卡10间的信号同步线17，其他子板卡20与主板卡10之间的信号同步线未 示出。
75.可选地，在主板卡10上的可编程逻辑器件控制中心12与子板卡20上的可 编程逻辑器件次级控制单元22之间设置信号同步线17。当可编程逻辑器件控制 中心12接收到处理器11的指令和信号后，向子板卡20上的可编程逻辑器件次 级控制单元22传递指令和信号，同时通过信号同步线17向子板卡20上的可编 程逻辑器件次级控制单元22发送帧同步信号sync，使所有子板卡20实现帧同 步。这样，主板卡10向子板卡20发送的信号和指令就可以同步执行，以确保 子板卡最终可以向待检测模组各cell单元同步且稳定地输出波形。
76.图5是一示例性实施例中一个子板卡的内部示意图，在一些实施方式中， 所述可编程逻辑器件次级控制单元21与所述第一波形驱动单元22之间设有中 断引脚23，当第一波形驱动单元22内部的监控单元224监测到异常信息时，所 述第一波形驱动单元22通过中断引脚23向所述可编程逻辑器件次级控制单元 21发送中断信号int。需要指出的是，所有
第一波形驱动单元22与可编程逻辑 器件次级控制单元21之间均设有中断引脚23，图5中仅画出其中一个。
77.图6是一示例性实施例中一个主板卡的示意图，在一些实施方式中，所述 主板卡10与所述子板卡20之间还设置有中断线18，所述子板卡20通过所述中 断线18向所述主板卡10发送中断信号。需要指出的是，图6中仅画出了一个 子板卡20与主板卡10间的中断线18，其他子板卡20与主板卡10之间的中断 线未示出。
78.可选地，在子板卡20的可编程逻辑器件次级控制单元21与主板卡10的可 编程逻辑器件控制中心12之间设置中断线18，同时在所述处理器11与可编程 逻辑器件控制中心12之间设置中断引脚int(图中未示出)。当子板卡20出现异 常状况时，子板卡20上的可编程逻辑器件次级控制单元21先接收到第一波形 驱动单元22发送的中断信号int，可编程逻辑器件控制次级控制单元21再通过 中断线18向主板卡10上的可编程逻辑器件控制中心12发送中断信号int，可 编程逻辑器件控制中心12再将接收到的中断信号int通过中断引脚int发送给 处理器11，最终处理器11接收到来自子板卡20的中断信号int后，再通过数 据总线14读取对应子板卡20上的可编程逻辑器件次级控制单元21中储存的报 警信息。这样，当子板卡20出现异常状况时，通过中断线18和相应中断引脚 int的设置，实现了主板卡10对子板卡20的异常监控功能。
79.图7是一示例性实施例中一个主板卡的示意图，在一些实施方式中，所述 主板卡10与所述子板卡20之间还设置有复位线19，当所述子板卡20出现异常 状况时，所述主板卡10通过所述复位线19向所述子板卡20发出进行复位操作 的控制指令。需要指出的是，图7中仅画出了一个子板卡20与主板卡10间的 复位线19，其他子板卡20与主板卡10之间的复位线未示出。
80.可选地，在子板卡20的可编程逻辑器件次级控制单元21与主板卡10的可 编程逻辑器件控制中心12之间设置复位线19。当子板卡20出现异常状况时， 处理器11向可编程逻辑器件控制中心12发送复位指令，可编程逻辑器件控制 中心12再将复位指令通过复位线19发送给对应子板卡20上的可编程逻辑器件 次级控制单元21，可编程逻辑器件次级控制单元21收到复位指令后执行复位操 作。
81.在一些其他实施方式中，在所述子板卡20插入所述子板卡插槽15的情况 下，所述电源13通过所述子板卡插槽15上的并行接口16为所述子板卡20提 供电源信号。可选地，子板卡插槽15上设有并行接口16与电源13之间由预设 的基本电路进行连接，当子板卡20插入子板卡插槽15后，电源13通过所述并 行接口16为子板卡20上的第一波形驱动单元22提供所需的高电平和低电平。 本领域技术人员可以理解波形的输出实质上是不同时刻电平的高低不同，因此 上述电源13通过预设的基本电路与并行接口16相连可以向所有子板卡20同步 稳定地提供电源信号。所述基本电路指将电源13与处理器11、可编程逻辑器件 控制中心12、并行接口16连接起来的电路，这样电源13可以通过并行接口16 为插在子板卡插槽15上的子板卡20供电。本公开实施例提供的技术方案由主 板卡10上的电源13统一为子板卡20上的第一波形驱动单元22提供电源信号， 确保了所有子板卡20最终输出波形的一致性，也使后期对子板卡20输出波形 的校准更加方便。
82.图8是一示例性实施例中一个主板卡的示意图，在一些实施方式中，所述 主板卡10上还设有第二波形驱动单元32，所述第二波形驱动单元32内部结构 与第一波形驱动单
元22相同，并且直接与主板卡10上的可编程逻辑器件控制 中心11通过数据总线14连接。如图8所示，第二波形驱动单元32的个数可以 是n个，n≥1。本公开实施例提供的技术方案中在主板卡10上直接设置有至 少一个第二波形驱动单元32，这样，主板卡10除了能通过插入子板卡20的方 式对待检测模组进行检测，还能为自身保留基本的检测能力。
83.根据本公开实施例的第二方面，还提供一种应用于显示面板的检测设备的 主板卡，包括：
84.处理器、可编程逻辑器件控制中心、电源、子板卡插槽；
85.所述可编程逻辑器件控制中心与所述处理器通过数据总线并行连接，接收 所述处理器的数据和指令；
86.所述可编程逻辑器件控制中心与子板卡插槽通过数据总线连接；
87.所述电源与所述处理器、所述可编程逻辑器件控制中心、所述子板卡插槽 连接，提供供电电源；
88.所述子板卡插槽设置有能够与子板卡连接的并行接口。
89.本公开实施例提供的技术方案中，主板卡自身不需要再设置大量的波形输 出单元，也不再需要布设大量与波形输出单元相连的接口，仅需在主板卡上保 留可编程逻辑器件控制中心的对外接口，大大减轻了检测设备主板卡电路布局 的负担，同时处理器也不再需要与大量的波形输出单元通过管脚并行连接，而 是只需通过数据总线与可编程逻辑器件控制中心连接，为检测设备的处理器的 选择增加了更多的可能。
90.根据本公开实施例的第二方面，还提供一种与所述应用于显示面板的检测 设备的主板卡配套使用的子板卡，包括：可编程逻辑器件次级控制单元、第一 波形驱动单元。
91.所述第一波形驱动单元与所述可编程逻辑器件次级控制单元相连，用于接 收信号和输出信号。
92.所述第一波形驱动单元内部包括数模转换器、电流驱动单元、数字通讯接 口和监控单元。
93.所述数模转换器输出端连接至所述电流驱动单元的输入端，所述电流驱动 单元分别与所述数字通讯接口、所述监控单元连接，所述数字通讯接口还与所 述监控单元连接。
94.所述数模转换器还与所述可编程逻辑器件次级控制单元连接，接收数字信 号，并转换为模拟信号后传递给所述电流驱动单元。
95.所述电流驱动单元用于将接收的模拟信号处理后输出至待检测模组。
96.所述数字通讯接口用于接收所述电流驱动单元反馈的电流结果和所述监控 单元反馈的异常信息，数字通讯接口上还设置有外设接口与可编程逻辑器件次 级控制单元连接，并通过所述外设接口将所述电流结果和所述异常信息发送给 所述可编程逻辑器件次级控制单元。
97.所述监控单元用于监测所述电流驱动单元输出信号的异常信息。
98.本公开实施例提供的技术方案中，子板卡具备一个可编程逻辑器件次级控 制单元作为微型处理器与至少一个波形驱动单元，具有信息处理功能和信号输 出功能，这样，子板卡上可以使用更加复杂同时性能更加强大的波形输出单元， 大大提高了检测精度和检测效率。
99.在一个实施例中，一个主板卡10可以包括：处理器11、可编程逻辑器件控 制中心12、电源13、数据总线14、子板卡插槽15。其中，处理器11采用mcu 处理器，可编程逻辑器件控制中心采用fpga单元，子板卡插槽15的数量设置 为12个。
100.子板卡20，所述子板卡20内部包括可编程逻辑器件次级控制单元21、第 一波形驱动单元22。其中，可编程逻辑器件次级控制单元21采用cpld单元， 第一波形驱动单元22的数量设置为8个。
101.本公开实施例提供的技术方案中，主板卡上设置有12个子板卡插槽，每个 子板卡设置有8个第一波形驱动单元，根据插入主板卡上的子板卡数目的不同， 可以为主板卡提供8～96个信号输出的通道，还可以根据检测性能要求的不同来 更换不同性能的子板卡，可以灵活满足多方面的检测需求。同时，选用fpga 作为主板卡的可编程逻辑器件控制中心，选用体型更小的cpld作为子板卡的 可编程逻辑器件次级控制单元。fpga一方面能够以强大的信号处理能力和交互 能力完成mcu处理器的指令，一方面又能将接收的信号和指令传递给子板卡上 的下一级可编程逻辑器件cpld，cpld接收到fpga传递的信号和指令后再执 行相应的操作，第一波形驱动单元根据cpld传递的信号进行波形输出。fpga 强大的处理能力保证了mcu处理器指令的执行，cpld成本低、体型小但性能 优越，有效地节省了子板卡的内部空间同时也降低了检测设备的整体成本。
102.图9是本公开一个实施例中一个第一波形驱动单元产生的波形输出图，阶 数为10阶，输出波形的电压范围为-40v～-5v，每个值的持续时间为1ms，以10ms 为一个周期。当检测设备正常运行时，子板卡20上的第一波形驱动单元22连 接到待检测模组，上位机将设置好的波形信息传递给主板卡10上的处理器11， 处理器11对波形信息进行处理，再通过数据总线14向可编程逻辑器件控制中 心12发送数字信号，可编程逻辑器件控制中心12将数字信号进一步传递给子 板卡20上的可编程逻辑器件次级控制单元21。可编程逻辑器件次级控制单元 21可以对接收到的数字信号进行简单的处理后发送给第一波形驱动单元22，第 一波形驱动单元22上的数模转换器221将数字信号转换为模拟信号提供给下一 级的电流驱动单元222，由电流驱动单元222完成最后的波形输出。需要指出的 是，主板卡10上插入的子板卡20中所有的第一波形驱动单元22接收信号并输 出波形的过程都是相同的，在此不作一一赘述。
103.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述 实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特 征的组合不存在矛盾，都应当认为是本说明书记载的范围。
104.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细， 但并不能因此而理解为对本技术专利范围的限制。应当指出的是，本领域技术 人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方 案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用 途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域 中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的 真正范围和精神由权利要求指出。
105.应当理解的是，本公开并不局限于已经描述并在附图中示出的精确结构， 并且可以在不脱离其范围进行各种修改和改变。