改善转移精度的发光二极管芯片及其制备方法与流程

1.本公开涉及光电子制造技术领域，特别涉及一种改善转移精度的发光二极管芯片及其制备方法。


背景技术：

2.微型发光二极管(micro light emitting diode，micro led)是指边长在10μm至100μm的超小发光二极管，微型发光二极管的体积小，可以更密集的排列而大幅度提高分辨率，并且具有自发光特性，具有高亮度、高对比度、高反应性及省电的特点。
3.相关技术中，采用巨量转移的方式将发光二极管芯片排列在电路板上，巨量转移时，首先，会将大量的发光二极管芯片粘附在转移板上，让转移板与电路板平行相对，并使发光二极管芯片具有电极的一侧朝向电路板，待调整转移板的位置以使发光二极管芯片与电路板上待转移的区域正对时，通过激光分解发光二极管芯片与转移板之间的粘胶，让发光二极管芯片落入到电路板上，以完成转移作业。
4.然而，发光二极管芯片落入到电路板的过程中容易出现位置偏差的问题，从而导致巨量转移的精度变差。


技术实现要素：

5.本公开实施例提供了一种改善转移精度的发光二极管芯片及其制备方法，能在转移芯片的过程中，让芯片平稳地转移至电路板，提升芯片转移精度。所述技术方案如下：
6.一方面，本公开实施例提供了一种改善转移精度的发光二极管芯片，所述发光二极管芯片具有第一表面、第二表面以及多个侧面，所述第一表面和所述第二表面相对，且所述第一表面为电极所在的表面，所述多个侧面分别连接所述第一表面和所述第二表面，所述侧面上具有多个导流槽，多个所述导流槽在所述第一表面上的正投影轴对称分布，所述导流槽从所述第一表面向所述第二表面延伸，所述导流槽的横截面积从一端向另一端逐渐减小，且所述导流槽靠近所述第一表面的一端的横截面积大于远离所述第一表面的一端的横截面积。
7.可选地，所述导流槽靠近所述第一表面的端部处的宽度为8μm至12μm，所述导流槽远离所述第一表面的端部处的宽度为3μm至7μm。
8.可选地，所述导流槽深度最大处的深度不大于3μm，深度最小处的深度不小于1μm。
9.可选地，所述第一表面和所述第二表面为圆角矩形，所述导流槽位于所述圆角矩形的圆角处。
10.可选地，所述导流槽的横截面为弧形或v型。
11.可选地，所述导流槽从所述第一表面延伸至所述第二表面。
12.可选地，所述发光二极管芯片包括：基板、外延层、填平层和所述电极；所述外延层位于所述基板上，所述填平层和所述电极位于所述外延层远离所述基板的表面上，所述填平层具有露出所述电极的过孔。
13.可选地，所述电极高出所述填平层0.3μm至0.7μm。
14.另一方面，本公开实施例还提供了一种改善转移精度的发光二极管芯片的制备方法，所述制备方法包括：制作发光二极管芯片，所述发光二极管芯片具有第一表面、第二表面以及多个侧面，所述第一表面和所述第二表面相对，且所述第一表面为电极所在的表面，所述多个侧面分别连接所述第一表面和所述第二表面；在所述侧面上制作多个导流槽，多个所述导流槽在所述第一表面上的正投影轴对称分布，所述导流槽从所述第一表面向所述第二表面延伸，所述导流槽的横截面积从一端向另一端逐渐减小，且所述导流槽靠近所述第一表面的一端的横截面积大于远离所述第一表面的一端的横截面积。
15.可选地，所述在所述侧面上制作导流槽包括：通入混合气体在所述第一表面干法刻蚀形成所述导流槽，所述混合气体包括cl2、bcl3和o2，在刻蚀所述导流槽时，逐渐增大所述混合气体中o2的占比。
16.本公开实施例提供的技术方案带来的有益效果至少包括：
17.本公开实施例提供的发光二极管芯片的侧面具有多个导流槽，导流槽从第一表面向第二表面延伸，且导流槽的横截面积从一端向另一端逐渐减小，且导流槽靠近第一表面的一端的横截面积大于远离第一表面的一端的横截面积。
18.由于芯片在下落至电路板的过程中，芯片具有电极的一侧是向下的，所以，在下落过程中，空气会顺着导流槽流动，而从下至上的方向上导流槽的横截面积是逐渐缩小的，因此空气在顺着导流槽流动的过程中被逐渐压缩，从而在导流槽内形成空气动力。由于多个导流槽轴对称分布在芯片上，所以空气动力也是对称施加在芯片上的，从而能让芯片更加平稳地从转移板落入到电路板上，有效防止芯片落入的过程中出现位置偏差，而影响芯片转移精度的问题。
附图说明
19.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
20.图1是相关技术提供的一种发光二极管芯片的转移示意图；
21.图2是本公开实施例提供的一种发光二极管芯片的俯视图；
22.图3是图2提供的一种aa截面图；
23.图4是本公开实施例提供的一种外延层的局部示意图；
24.图5是本公开实施例提供的另一种发光二极管芯片的俯视图；
25.图6是本公开实施例提供的一种发光二极管芯片的制备方法的流程图；
26.图7是本公开实施例提供的一种发光二极管芯片的制备过程示意图；
27.图8是本公开实施例提供的一种发光二极管芯片的制备过程示意图；
28.图9是本公开实施例提供的一种发光二极管芯片的制备过程示意图。
具体实施方式
29.为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方
式作进一步地详细描述。
30.除非另作定义，此处使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”、“顶”、“底”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。
31.micro led作为一种超小型的芯片，显示精细度得到了明显提高，但是由于其尺寸太小，分选设备难以对其进行精确地分选。因而，在转移大量发光二极管芯片时，只能采用巨量转移的方式将发光二极管芯片排列在电路板上。
32.图1是相关技术提供的一种发光二极管芯片的转移示意图。如图1所示，在转移过程中，发光二极管芯片c会先通过粘胶x粘附在转移板51上，让发光二极管芯片c具有电极30的一侧远离转移板51；然后，移动转移板51，使转移板51与电路板52平行相对；接着，待发光二极管芯片c与电路板52上待转移的区域正对时，通过激光分解发光二极管芯片c与转移板51之间的粘胶x，由于该粘胶x内填充有氮气，激光分解后，氮气溢出并对发光二极管芯片c施加作用力，促使发光二极管芯片c迅速落入到电路板52上，完成转移作业。
33.然而，发光二极管芯片落入到电路板52的过程中容易出现位置偏差的问题，从而导致巨量转移的精度变差。
34.为此，本公开实施例提供了一种发光二极管芯片的俯视图。图2是本公开实施例提供的一种发光二极管芯片的俯视图。图3是图2提供的一种aa截面图。如图2、3所示，发光二极管芯片具有第一表面101、第二表面102以及多个侧面，第一表面101和第二表面102相对，且第一表面101为电极30所在的表面，多个侧面分别连接第一表面101和第二表面102，侧面上具有多个导流槽20，多个导流槽20在第一表面101上的正投影轴对称分布，导流槽20从第一表面101向第二表面102延伸，导流槽20的横截面积从一端向另一端逐渐减小，且导流槽靠近第一表面的一端的横截面积大于远离第一表面的一端的横截面积。
35.本公开实施例提供的发光二极管芯片的侧面具有多个导流槽，导流槽从第一表面向第二表面延伸，且导流槽的横截面积从一端向另一端逐渐减小，且导流槽靠近第一表面的一端的横截面积大于远离第一表面的一端的横截面积。
36.由于芯片在下落至电路板的过程中，芯片具有电极的一侧是向下的，所以，在下落过程中，空气会顺着导流槽流动，而从下至上的方向上导流槽的横截面积是逐渐缩小的，因此空气在顺着导流槽流动的过程中被逐渐压缩，从而在导流槽内形成空气动力。由于多个导流槽轴对称分布在芯片上，所以空气动力也是对称施加在芯片上的，从而能让芯片更加平稳地从转移板落入到电路板上，有效防止芯片落入的过程中出现位置偏差，而影响芯片转移精度的问题。
37.可选地，如图2所示，导流槽20靠近第一表面101的端部处的宽度h为8μm至12μm，导流槽20远离第一表面101的端部处的宽度为3μm至7μm。其中，导流槽的端部处的宽度是指导
流槽的开口的宽度。
38.本公开实施例中，导流槽20靠近电极30的一端为尺寸较大的一端，导流槽20靠近基板10的一端为尺寸较小的一端。
39.通过将导流槽20的两端的横截面上相距最远的两点之间的长度限制在上述范围内，能避免导流槽20的尺寸过小，而起不到引导空气以形成空气动力的作用；还能防止导流槽20的尺寸过大，而导致挖除了较多的外延层2，影响发光效果。
40.示例性地，导流槽20靠近第一表面101的端部处的宽度h为10μm，导流槽20远离第一表面101的端部处的宽度为5μm。
41.可选地，导流槽20的横截面为弧形或v型。
42.导流槽20的横截面设置为弧线时，导流槽20的槽壁更为平滑，空气顺着导流槽20流动的阻力更小，从而能更好地起到引导空气，并形成空气动力的作用。
43.示例性地，如图2所示，导流槽20的横截面为v型，其中，导流槽20的横截面的两个线条的夹角超过90度。
44.示例性地，图4是本公开实施例提供的一种外延层的局部示意图。如图4所示，导流槽20的横截面为圆弧。
45.需要说明的是，导流槽20的横截面还可以是其他形状，本公开实施例不做限制。
46.可选地，导流槽20深度最大处的深度不大于3μm，深度最小处的深度不小于1μm。其中，导流槽20的深度h是指：导流槽20从外延层2的侧壁向外延层2的中部延伸的长度。也即是，导流槽20的凹陷深度。
47.本公开实施例中，导流槽20位于第一表面101的端部处的深度不小于导流槽20靠近第二表面102的端部处的深度。
48.通过将导流槽20的深度限制在上述范围内，能避免导流槽20的深度过小，而起不到引导空气以形成空气动力的作用；还能防止导流槽20的深度过大，而导致挖除了较多的外延层2，影响发光效果。
49.示例性地，导流槽20位于第一表面101的端部处的最大深度为2μm，导流槽20靠近第二表面102的端部处的最大深度为1μm。
50.可选地，外延层2在基板10的表面上的正投影为矩形，导流槽20位于矩形的侧边或角部。
51.示例性地，如图2所示，外延层2在基板10的表面上的正投影为圆角矩形，导流槽20位于圆角矩形的圆角处，圆角矩形的每个的圆角处均具有间隔分布的多个导流槽20。
52.例如，如图2所示，圆角矩形的每个圆角处均具有三个间隔分布的导流槽20。三个导流槽20中位于中间的一个导流槽20分布在矩形的对角线上，三个导流槽20中剩余的两个导流槽20分布在矩形的角部靠近圆角矩形侧边的位置。这样，位于圆角矩形的对角线上的导流槽20在下落过程中，能对圆角矩形的圆角处施加空气动力；而位于圆角矩形的对角线两侧的两个导流槽20，由于靠近圆角矩形的侧边，因而还能对圆角矩形的侧边施加一定的空气动力，从而在芯片下落过程中，各位置受力更加均衡，从而提升芯片下落的稳定性。
53.可选地，图5是本公开实施例提供的另一种发光二极管芯片的俯视图。如图5所示，外延层2在基板10的表面上的正投影为矩形，导流槽20位于矩形的侧边，矩形相对的两个侧边上的导流槽20的数量相同，且矩形相对的两个侧边上的导流槽20对称分布。
54.由于导流槽20的侧边的长度较大，能设置更多的导流槽20，这样芯片下落过程中芯片的更多区域会受到空气动力，让芯片更加平稳地从转移板51落入到电路板52上，有效防止芯片落入的过程中出现位置偏差。
55.在其他一些实现方式中，外延层2在基板10的表面上的正投影为矩形时，导流槽20还可以沿矩形的外轮廓周向均布。这样在芯片下落过程中，芯片的各个位置都能受到空气动力，让芯片各方位的均衡受力，从而提升芯片下落的稳定性。
56.可选地，如图2所示，导流槽20从第一表面101延伸至第二表面102。
57.本公开实施例中，导流槽20从外延层2靠近电极30的表面延伸至基板10远离外延层2的表面。这样在刻蚀导流槽20时直接将外延层2和基板10一起刻穿即可，制作更加方便。
58.可选地，如图3所示，发光二极管芯片还包括基板10、外延层2、填平层42和电极30；外延层2位于基板10上，填平层42和电极30位于外延层2远离基板10的表面上，填平层42具有露出电极30的过孔。
59.其中，填平层42可以是旋转涂布玻璃(spin on glasscoating，简称sog)层。
60.本公开实施例中，sog层的固化温度可以控制在150℃至250℃，这样sog涂覆在膜层表面后，sog未完全固化，因此形成的sog层具有一定的柔性。这样发光二极管芯片在下落至电路板52后，sog层起到一定的缓冲作用，防止芯片在下落过程中磕碰受损。
61.可选地，电极30高出填平层0.3μm至0.7μm。
62.示例性地，电极30高出填平层0.5μm。
63.通过填平层42填平电极30与外延层2的表面之间的台阶，让芯片在转接时受力对称且平衡，且填平后填平层42略微低于电极30的端面，以供与外部电源通电。
64.可选地，基板10为蓝宝石基板。蓝宝石基板透光率比较高，即基板10为透明基板。且蓝宝石材料比较坚硬，化学特性比较稳定，使发光二极管具有良好的发光效果和稳定性。
65.可选地，如图3所示，外延层2包括依次层叠于基板10上的第一半导体层21、多量子阱层22和第二半导体层23，第二半导体层23的表面具有露出第一半导体层21的凹槽24。
66.本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导体层21和第二半导体层23中的另一个为n型层。
67.作为一种示例，第一半导体层21为p型层，两个电极30中的一个为p型电极30。第二半导体层23为n型层，两个电极30中的另一个为n型电极30。
68.可选地，第一半导体层21为n型algainp层。n型algainp层的厚度可为0.5μm至3μm。
69.可选地，多量子阱层22包括交替生长的algainp量子阱层和algainp量子垒层，algainp量子阱层和algainp量子垒层中al的含量不同。其中，多量子阱层22可以包括交替层叠的3至8个周期的algainp量子阱层和algainp量子垒层。
70.作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的algainp量子阱层和algainp量子垒层。
71.可选地，多量子阱层22的厚度可以为150nm至200nm。
72.可选地，第二半导体层23为掺铟的p型alinp层。p型alinp层的厚度可为0.5μm至3μm。
73.可选地，如图3所示，发光二极管芯片还包括钝化层41，钝化层41位于外延层和填平层42之间，钝化层41至少位于第二半导体层23和凹槽24上，两个电极30位于钝化层41远
离基板10的表面，钝化层41具有两个通孔40，一个通孔40露出第二半导体层23，另一个通孔40露出凹槽24的表面。两个电极30中的一个电极30通过一个通孔40与第二半导体层23连接，两个电极30中的另一个电极30通过另一个通孔40与第一半导体层21连接。
74.示例性地，钝化层41可以是分布式布拉格反射镜(distributed bragg reflection，简称dbr层)，dbr层包括多个周期性交替层叠的sio2层和tio2层。且dbr层的周期数可以在20至50之间。例如，dbr层的周期数为32。
75.其中，dbr层中sio2层的厚度可以是800埃至1200埃，tio2层的厚度可以是500埃至900埃。
76.dbr层除了具有钝化作用外，还用于将从多量子阱层22射向dbr层的光反射至基板10，提高出光效果。
77.可选地，如图3所示，在钝化层41和填平层42之间还设有保护层43，且保护层43从钝化层41的表面延伸至基板10。
78.示例性地，本公开实施例中，保护层43可以是氧化硅层，氧化硅层的厚度为2000埃。
79.如图2所示，两个电极30均为矩形块，且两个电极30块间隔分布，增大面积，便于导电。
80.图6是本公开实施例提供的一种发光二极管芯片的制备方法的流程图。该方法用于制备图3所示的发光二极管芯片。如图6所示，该制备方法包括：
81.s11：制作发光二极管芯片。
82.其中，发光二极管芯片具有第一表面、第二表面以及多个侧面，第一表面和第二表面相对，且第一表面为电极所在的表面，多个侧面分别连接第一表面和第二表面。
83.s12：在侧面上制作多个导流槽。
84.其中，多个导流槽在第一表面上的正投影轴对称分布，导流槽从第一表面向第二表面延伸，导流槽的横截面积从一端向另一端逐渐减小，且导流槽靠近第一表面的一端的横截面积大于远离第一表面的一端的横截面积。
85.该种制备方法制备的发光二极管芯片的侧面具有多个导流槽，导流槽从第一表面向第二表面延伸，且导流槽的横截面积从一端向另一端逐渐减小，且导流槽靠近第一表面的一端的横截面积大于远离第一表面的一端的横截面积。由于芯片在下落至电路板的过程中，芯片具有电极的一侧是向下的，所以，在下落过程中，空气会顺着导流槽流动，而从下至上的方向上导流槽的横截面积是逐渐缩小的，因此空气在顺着导流槽流动的过程中被逐渐压缩，从而在导流槽内形成空气动力。由于多个导流槽轴对称分布在芯片上，所以空气动力也是对称施加在芯片上的，从而能让芯片更加平稳地从转移板落入到电路板上，有效防止芯片落入的过程中出现位置偏差，而影响芯片转移精度的问题。
86.图7是本公开实施例提供的一种发光二极管芯片的制备过程示意图。如图7所示，步骤s11中制作发光二极管芯片可以先形成外延片，制备外延片的过程可以包括以下几步：
87.第一步，提供一gaas片11。
88.第二步，在gaas片11上生长外延层2，外延层2包括依次层叠的第二半导体层23、多量子阱层22和第一半导体层21。
89.本公开实施例中，第一半导体层21和第二半导体层23中的一个为p型层，第一半导
体层21和第二半导体层23中的另一个为n型层。
90.示例性地，第二半导体层23可以是n型algainp层。n型algainp层的厚度可为0.5μm至3μm。
91.示例性地，第一半导体层21为掺铟的p型alinp层。p型alinp层的厚度可为0.5μm至3μm。
92.可选地，多量子阱层22包括交替生长的algainp量子阱层和algainp量子垒层，algainp量子阱层和algainp量子垒层中al的含量不同。其中，多量子阱层22可以包括交替层叠的3至8个周期的algainp量子阱层和algainp量子垒层。
93.作为示例，本公开实施例中，多量子阱层22包括交替层叠的5个周期的algainp量子阱层和algainp量子垒层。
94.可选地，多量子阱层22的厚度可以为150nm至200nm。
95.第二步中，在生长第二半导体层23前还可以先生长腐蚀截止层，且在生长多量子阱层22之前可以生长alinp载流子限制层。
96.示例性地，本公开实施例中，第一半导体层21可以是p型层。
97.在生长第一半导体层21之后还可以生长gap窗口层，其中，gap窗口层的厚度为10000埃至20000埃。
98.示例性地，gap窗口层的厚度为11000埃。
99.第三步，如图8所示，在第一半导体层21和蓝宝石基板10之间形成键合层44，将外延层2键合到蓝宝石基板10上，并去除gaas片11。
100.由于蓝宝石基板10透光率比较高，且蓝宝石材料比较坚硬，化学特性比较稳定，因此采用蓝宝石基板10能使发光二极管具有良好的发光效果和稳定性。
101.具体可以包括：在第二半导体层23的表面涂布氧化硅液体，将蓝宝石基板10置于第二半导体层23的表面。并对外延片加热，加热固化氧化硅液体以在第二半导体层23和蓝宝石基板10之间形成键合层44。
102.可选选地，外延片的加热温度为250℃至350℃。示例性地，加热温度可以是300℃。
103.如图9所示，在步骤s12之前，制备方法还包括：刻蚀第二半导体层23形成露出第二半导体层23的凹槽24。
104.具体可以包括：采用干法刻蚀的方式对第二半导体层23刻蚀，露出第一半导体层21。
105.步骤s11中形成外延片之后制备方法还可以包括以下几步：
106.第一步，在外延片上形成钝化层41，钝化层41至少位于第二半导体层23和凹槽24上。
107.钝化层41可以是分布式布拉格反射镜层，分布式布拉格反射镜层可以是dbr层，dbr层包括多个周期性交替层叠的sio2层和tio2层。且dbr层的周期数可以在20至50之间。例如，dbr层的周期数为32。
108.其中，dbr层中sio2层的厚度可以是800埃至1200埃，tio2层的厚度可以是500埃至900埃。
109.第二步，在钝化层41上形成两个通孔40。
110.形成钝化层41后，在钝化层41远离基板10的表面刻蚀形成两个通孔40，两个通孔
40分别露出第一半导体层21和第二半导体层23。
111.在钝化层41的表面采用光刻的方式形成两个电极30，使得一个电极30通过通孔40与第一半导体层21连接，另一个电极30通过过孔与第二半导体层23连接。
112.本公开实施例中，电极30可以包括依次层叠的ti层、第一ni层、au层、第二ni层和in层。
113.示例性地，ti层的厚度可以是500埃至1500埃，例如，ti层的厚度可以是1000埃。
114.示例性地，第一ni层的厚度可以是500埃至1500埃，例如，第一ni层的厚度可以是1000埃。
115.示例性地，au层的厚度可以是8000埃至12000埃，例如，au层的厚度可以是5000埃。
116.示例性地，第二ni层的厚度可以是2000埃至4000埃，例如，第二ni层的厚度可以是3000埃。
117.示例性地，in层的厚度可以是30000埃至80000埃，例如，in层的厚度可以是50000埃。
118.本公开实施例中，制作完两个电极30后，制备方法还可以包括：在钝化层41的表面制作保护层43。
119.示例性地，本公开实施例中，保护层43可以是氧化硅层，氧化硅层的厚度为2000埃。
120.需要说明的是，在钝化层41的表面生长保护层43后，可以采用光刻技术在保护层43表面刻蚀出露出电极30的过孔，以便于通电连接。
121.第三步，在保护层43上制备填平层42。
122.其中，填平层42可以是旋转涂布玻璃层。
123.本公开实施例中，sog层的固化温度可以控制在150℃至250℃，固化时间为2h。这样sog涂覆在膜层表面后，sog未完全固化，因此形成的sog层具有一定的柔性。发光二极管芯片在下落至电路板52后，sog层起到一定的缓冲作用，防止芯片在下落过程中磕碰受损。
124.可选地，填平层42远离基板10的表面至电极30远离基板10的端面之间的间距为0.3μm至0.7μm。
125.示例性地，填平层42远离基板10的表面至电极30远离基板10的端面之间的间距为0.5μm。
126.步骤s12中制作多个导流槽20可以包括：在外延层上需要刻蚀导流槽20的区域进行刻蚀，以刻出导流槽20。
127.其中，采用干法刻蚀工艺，通入cl2、bcl3和o2的混合气体对芯片进行刻蚀，同时，控制刻蚀机的上功率为600w，控制刻蚀机的下功率为300w。刻蚀的方向可以是从芯片的基板10所在一侧向芯片的电极30所在的一侧刻蚀，即在第一表面101刻蚀导流槽20。且刻蚀过程中，逐渐增大混合气体中o2的占比，即逐渐增大通入的氧气含量，从而可以让导流槽20的截面逐渐变大。
128.可选地，导流槽20靠近第一表面101的端部处的宽度为8μm至12μm，导流槽20远离第一表面101的端部处的宽度为3μm至7μm。
129.示例性地，导流槽20靠近第一表面101的端部处的宽度为10μm，导流槽20远离第一表面101的端部处的宽度为5μm。
130.可选地，导流槽20的横截面为弧形或v型。
131.示例性地，如图2所示，导流槽20的横截面为v型，其中，导流槽20的横截面的两个线条的夹角超过90度。
132.示例性地，如图4所示，导流槽20的横截面为圆弧。
133.可选地，导流槽20深度最大处的深度不大于3μm，深度最小处的深度不小于1μm。
134.可选地，外延层2在基板10的表面上的正投影为矩形，导流槽20位于矩形的侧边或角部。
135.示例性地，如图2所示，外延层2在基板10的表面上的正投影为圆角矩形，导流槽20位于圆角矩形的圆角处，圆角矩形的每个的圆角处均具有间隔分布的多个导流槽20。
136.最后，可以对蓝宝石进行隐形切割划裂，隐形切割划裂可以较好的减少亮度的损失。然后，测试得到发光二极管芯片。
137.以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。