半导体结构及其制造方法与流程

1.本发明涉及集成电路制造技术领域，具体而言，涉及一种半导体结构及其制造方法。


背景技术：

2.浅沟槽隔离结构(shallow trench isolation，通常简称为sti)广泛应用于逻辑和存储芯片中，用以实现相邻器件结构之间，尤其是相邻的有源区之间的隔离。形成浅沟槽隔离结构的过程中，通常是先形成浅沟槽，再向沟槽内填充隔离介质。现有的隔离介质大多采用普通的二氧化硅和氮化硅。
3.在存储器的制作过程中，存在着多个湿法刻蚀步骤，例如在高介电常数金属栅极(high-k metal gate，hkmg)技术。多个湿法刻蚀步骤会导致上述浅沟槽隔离结构中的二氧化硅损失过多，导致栅极泄漏问题。同时，二氧化硅杂质也会扩散进入栅极中，使其受到污染。


技术实现要素：

4.本发明实施例提供一种半导体结构及其制造方法，以解决上述存在的多个湿法刻蚀步骤会导致浅沟槽隔离结构的二氧化硅损失过多的问题。
5.本发明实施例的半导体结构的制造方法，包括：
6.在衬底的外围区内形成表面具有凹陷的浅沟槽隔离结构；
7.在所述衬底的阵列区和外围区上形成刻蚀缓冲层，所述刻蚀缓冲层填满所述凹陷；以及
8.去除所述外围区的部分所述刻蚀缓冲层，以露出所述外围区的表面，且保留的所述刻蚀缓冲层设于所述凹陷内。
9.根据本发明的一些实施方式，去除所述外围区的部分所述刻蚀缓冲层之后，所述方法还包括：
10.在所述外围区上进行hkmg工艺。
11.根据本发明的一些实施方式，所述刻蚀缓冲层包括第一阻挡层和绝缘层；
12.在所述衬底的阵列区和外围区上形成刻蚀缓冲层的步骤，包括：
13.在所述衬底的阵列区和外围区上形成第一阻挡层，所述第一阻挡层与所述凹陷相适配；
14.在所述第一阻挡层的表面形成所述绝缘层，其中，部分所述绝缘层形成在所述凹陷内。
15.根据本发明的一些实施方式，所述第一阻挡层包括氮化硅，所述绝缘层包括氧化硅。
16.根据本发明的一些实施方式，在所述衬底上形成第一阻挡层之前，所述方法还包括：
17.在所述阵列区上形成第二阻挡层。
18.根据本发明的一些实施方式，去除所述外围区的部分所述刻蚀缓冲层，以露出所述外围区的表面，且保留的所述刻蚀缓冲层设于所述凹陷内，包括：
19.采用cmp工艺依次去除部分所述绝缘层和部分所述第一阻挡层，以露出所述第二阻挡层和所述外围区的表面，且保留的所述第一阻挡层和保留的所述绝缘层填平所述凹陷。
20.根据本发明的一些实施方式，保留的所述第一阻挡层的厚度小于或等于80nm。
21.根据本发明的一些实施方式，去除所述外围区的部分所述刻蚀缓冲层，以露出所述外围区的表面，且保留的所述刻蚀缓冲层设于所述凹陷内，包括：
22.去除所述外围区上的部分所述绝缘层和部分所述第一阻挡层，以露出所述外围区的表面，保留的所述绝缘层和保留的所述第一阻挡层填平所述凹陷；
23.去除所述阵列区上的所述绝缘层，所述第一阻挡层覆盖所述阵列区。
24.根据本发明的一些实施方式，去除所述阵列区上的所述绝缘层的同时，一并去除所述外围区上的保留的所述绝缘层。
25.根据本发明的一些实施方式，去除所述外围区上的部分所述绝缘层和部分所述第一阻挡层，以露出所述外围区的表面，包括：
26.在所述阵列区和所述外围区的所述绝缘层上形成光刻胶层；
27.去除位于所述外围区的所述绝缘层上的所述光刻胶层；
28.以所述阵列区上的所述光刻胶层为掩膜，去除位于所述外围区的所述第一阻挡层上的部分所述绝缘层；
29.去除所述阵列区的所述光刻胶层；
30.去除所述外围区上的所述衬底表面的所述第一阻挡层，以露出所述外围区的表面，保留的所述第一阻挡层位于所述凹陷的底壁表面，且具有与所述凹陷相适配的子凹陷，所述子凹陷的凹曲度小于所述凹陷的凹曲度；
31.去除所述阵列区的所述绝缘层和所述外围区的保留的所述绝缘层。
32.根据本发明的一些实施方式，去除所述外围区上的部分所述绝缘层和部分所述第一阻挡层，以露出所述外围区的表面，包括：
33.在所述阵列区和所述外围区上的所述绝缘层上形成光刻胶层；
34.去除位于所述外围区的所述绝缘层上的所述光刻胶层；
35.以所述阵列区上的所述光刻胶层为掩膜，去除位于所述外围区的所述第一阻挡层上的部分所述绝缘层和所述衬底表面的所述第一阻挡层，以露出所述外围区的表面，保留的所述第一阻挡层位于所述凹陷的底壁表面，且具有与所述凹陷相适配的子凹陷，所述子凹陷的凹曲度小于所述凹陷的凹曲度；
36.去除所述阵列区的所述光刻胶层；
37.去除所述阵列区的所述绝缘层和所述外围区的保留的所述绝缘层。
38.本发明实施例的半导体结构，包括：
39.衬底；
40.浅沟槽隔离结构，设于所述衬底的外围区内，且所述浅沟槽隔离结构的表面具有凹陷；以及
41.刻蚀缓冲层，设于所述凹陷内。
42.根据本发明的一些实施方式，所述刻蚀缓冲层填平所述凹陷。
43.根据本发明的一些实施方式，所述刻蚀缓冲层包括第一阻挡层和绝缘层；所述第一阻挡层形成于所述凹陷的底壁表面，所述绝缘层形成于所述第一阻挡层的表面上。
44.根据本发明的一些实施方式，所述第一阻挡层包括氮化硅，所述绝缘层包括氧化硅。
45.根据本发明的一些实施方式，所述第一阻挡层和所述绝缘层填平所述凹陷。
46.根据本发明的一些实施方式，所述第一阻挡层的厚度小于或等于80nm。
47.根据本发明的一些实施方式，所述刻蚀缓冲层包括第一阻挡层，所述第一阻挡层形成于所述凹陷的底壁表面，且具有与所述凹陷相适配的子凹陷，所述子凹陷的凹曲度小于所述凹陷的凹曲度。
48.根据本发明的一些实施方式，所述第一阻挡层包括氮化硅。
49.上述发明中的一个实施例具有如下优点或有益效果：
50.本发明实施例的半导体结构的制造方法，在浅沟槽隔离结构的凹陷表面形成刻蚀缓冲层。当后续进行多步的湿法刻蚀时，刻蚀缓冲层能够防止浅沟槽隔离结构内的隔离介质损失过多，避免了栅极泄漏的问题。
附图说明
51.通过参照附图详细描述其示例实施方式，本发明的上述和其它特征及优点将变得更加明显。
52.图1示出的是本发明实施例的半导体结构的俯视图。
53.图2a至图5b示出的是本发明第一实施例的半导体结构的制造方法的各工艺阶段的剖视图，其中a图是图1中形成位线之前的a-a的剖视图，b图是图1中形成位线之前的b-b的剖视图。
54.图6a至图9b示出的是本发明第二实施例的半导体结构的制造方法的各工艺阶段的剖视图，其中a图是图1中形成位线之前的a-a的剖视图，b图是图1中形成位线之前的b-b的剖视图。
55.图10a至图13b示出的是本发明第三实施例的半导体结构的制造方法的各工艺阶段的剖视图，其中a图是图1中形成位线之前的a-a的剖视图，b图是图1中形成位线之前的b-b的剖视图。
56.其中，附图标记说明如下：
57.100、衬底
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
110、浅沟槽隔离结构
58.111、凹陷
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
200、刻蚀缓冲层
59.210、第一阻挡层
ꢀꢀꢀꢀꢀꢀꢀ
211、保留的第一阻挡层
60.220、绝缘层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
221、保留的绝缘层
61.2211、子凹陷
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
310、第二阻挡层
62.320、光刻胶层
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
410、有源区
63.420、位线
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
430、字线
64.aa、阵列区
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
pa、外围区
具体实施方式
65.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
66.如图1所示，图1示出的是本发明实施例的半导体结构的俯视图。半导体结构包括阵列区aa和外围区pa，阵列区aa内设有有源区410、位线420和字线430，外围区pa用以设置外围电路。
67.如图2a至图12b所示，本发明实施例的半导体结构的制造方法，包括：在衬底100的外围区pa内形成表面具有凹陷111的浅沟槽隔离结构110；在衬底100的阵列区aa和外围区pa上形成刻蚀缓冲层200，刻蚀缓冲层200填满凹陷111；去除外围区pa的部分刻蚀缓冲层200，以露出外围区pa的表面，且保留的刻蚀缓冲层200设于凹陷111内。
68.本发明实施例的半导体结构的制造方法，在浅沟槽隔离结构110的凹陷111表面形成刻蚀缓冲层200。当后续进行多步的湿法刻蚀时，刻蚀缓冲层200能够防止浅沟槽隔离结构110内的隔离介质损失过多，避免了栅极泄漏的问题。
69.下面结合附图详细说明本发明实施例的半导体结构的制造方法的三种实施方式。
70.第一实施例
71.如图2a和图2b所示，在衬底100的外围区pa内形成表面具有凹陷111的浅沟槽隔离结构110。需要说明的是，在外围区pa形成浅沟槽隔离结构110可以采用现有技术中成熟的工艺，此处不再详细说明。
72.作为示例，所述衬底100的材料可以是硅材料、锗材料或其他市面上已经商用的材料，半导体行业中使用最广泛的衬底材料是硅，针对硅衬底的生产工艺非常成熟，故本实施例中将主要以硅材料衬底做示例说明，但不应以此为限。
73.可以理解的是，在进行外围氮化物去除(periphery nitride remove，pnr)工艺时，需要去除衬底100的外围区pa上的阻挡层，而保留阵列区aa上的第二阻挡层310。在去除外围区pa上的阻挡层时，湿法去除工艺会一并去除浅沟槽隔离结构110内的部分隔离介质，即浅沟槽隔离结构110的表面会形成凹陷111。若在后续工艺中继续进行多步的湿法刻蚀工艺，就会导致隔离介质损失过多，出现栅极泄漏的问题。
74.如图3a和图3b所示，在衬底100的阵列区aa和外围区pa上形成第一阻挡层210，位于阵列区aa上的第一阻挡层210覆盖第二阻挡层310，位于外围区pa上的第一阻挡层210与凹陷111相适配。
75.作为示例，第一阻挡层210可以包括氮化硅。由于氮化硅的硬度较硬，不易被刻蚀，故通过在外围区pa形成第一阻挡层210，且该第一阻挡层210与浅沟槽隔离结构110的凹陷111相适配的设计，第一阻挡层210可以有效地阻挡浅沟槽隔离结构110内的隔离介质被后续多步的湿法刻蚀工艺去除。
76.作为示例，第一阻挡层210的厚度可以小于或等于80nm，例如可以为20nm、40nm和60nm。当然，不应以此为限，本领域的技术人员可以根据实际设计需求作相应调整。
77.进一步地，形成第一阻挡层210的步骤可以采用原子层沉积技术，这样，可以精确地控制第一阻挡层210的厚度。
78.如图3a所示，第一阻挡层210和第二阻挡层310的材料可以均包括氮化硅。
79.如图4a和图4b所示，在第一阻挡层210的表面形成绝缘层220，其中，在外围区pa中，部分绝缘层220形成在凹陷111内。
80.作为示例，绝缘层220的材料可以包括氧化硅。一方面，氧化硅可以作为隔离材料，保留的绝缘层221填充在凹陷111内，可以起到隔离效果。另一方面，氧化硅的硬度较小，流动性较佳，使得绝缘层220能够很好地填充满凹陷111，降低了工艺难度。
81.如图5a和图5b所示，采用化学机械研磨(chemical mechanical polish，cmp)工艺依次去除部分绝缘层220和部分第一阻挡层210，以露出第二阻挡层310和外围区pa的表面，且保留的第一阻挡层211和保留的绝缘层221填平凹陷111。
82.在该步骤中，采用cmp工艺去除了阵列区aa的绝缘层220和第一阻挡层210，以露出第二阻挡层310。这样，可恢复至如图2a所示的半导体结构，即完成pnr工艺后的结构。同时，采用cmp工艺还去除了外围区pa的表面上的第一阻挡层210和部分绝缘层220，使得保留的第一阻挡层211和保留的绝缘层221填平凹陷111。再进行后续的多步湿法刻蚀工艺时，保留的第一阻挡层211和保留的绝缘层221能够有效地避免浅沟槽隔离结构110内的隔离介质损失。
83.虽然图中未示出，可以理解的是，在去除外围区pa的部分刻蚀缓冲层200(即部分第一阻挡层210和部分绝缘层220)之后，本发明实施例的方法还包括：在外围区pa上进行高介电常数金属栅极(high-k metal gate，hkmg)工艺。
84.第二实施例
85.如图6a至图9b所示，去除外围区pa的部分刻蚀缓冲层200，以露出外围区pa的表面，且保留的刻蚀缓冲层200设于凹陷111内，包括：去除外围区pa上的部分绝缘层220和部分第一阻挡层210，以露出外围区pa的表面，保留的绝缘层221和保留的第一阻挡层211填平凹陷111；去除阵列区aa上的绝缘层220，第一阻挡层210覆盖阵列区aa。
86.在本实施例中，未进行pnr工艺，而是直接在衬底100的阵列区aa和外围区pa上形成刻蚀缓冲层200，部分刻蚀缓冲层200设于浅沟槽隔离结构110的凹陷111内。具体来说：
87.如图6a和图6b所示，在衬底100的阵列区aa和外围区pa上由下至上依次形成第一阻挡层210和绝缘层220，第一阻挡层210与浅沟槽隔离结构110的凹陷111相适配。
88.作为示例，第一阻挡层210可以包括氮化硅。绝缘层220可以包括氧化硅。
89.在阵列区aa和外围区pa的绝缘层220上形成光刻胶层320，去除位于外围区pa的绝缘层220上的光刻胶层320。
90.如图7a和图7b所示，以阵列区aa上的光刻胶层320为掩膜，去除位于外围区pa的第一阻挡层210上的部分绝缘层220。
91.如图8a和图8b所示，去除阵列区aa的光刻胶层320。去除外围区pa上的衬底100表面的第一阻挡层210，以露出外围区pa的表面，保留的第一阻挡层211位于凹陷111的底壁表面，且具有与凹陷111相适配的子凹陷2211，子凹陷2211的凹曲度小于凹陷111的凹曲度。
92.如图9a和图9b所示，去除阵列区aa上的绝缘层220的同时，一并去除外围区pa上的保留的绝缘层220。
93.如图9b所示，在本实施例中，浅沟槽隔离结构110的凹陷111表面具有一第一阻挡层210。由于氮化硅的硬度较硬，不易被刻蚀，故通过在外围区pa形成第一阻挡层210，第一
阻挡层210可以有效地阻挡浅沟槽隔离结构110内的隔离介质被后续多步的湿法刻蚀工艺去除。
94.在一示例实施方式中，第一阻挡层210的厚度可以小于或等于80nm，例如可以为20nm、40nm和60nm。当然，不应以此为限，本领域的技术人员可以根据实际设计需求作相应调整。
95.值得一提的是，第二实施例中的第一阻挡层210的厚度可以是大于或等于第一实施例中的第一阻挡层210的厚度。
96.需要说明的是，第二实施例中浅沟槽隔离的凹陷111与第一实施例中浅沟槽隔离结构110的凹陷111的凹曲度不同。具体来说，由于在第一实施例中，形成刻蚀缓冲层200之前，进行了pnr工艺，pnr工艺会导致浅沟槽隔离结构110内的隔离介质进一步损失一部分，故其形成的凹陷111的凹曲度较大。再看第二实施例，在第二实施例中，未进行pnr工艺，而是直接在衬底100的阵列区aa和外围区pa上形成刻蚀缓冲层200，故其形成的凹陷111只是由于pnr工艺前的工艺步骤导致的损失，故其凹陷111的凹曲度相对第一实施例中凹陷111的凹曲度较小。
97.第三实施例
98.如图10a至图13b所示，在本实施例中，未进行pnr工艺，而是直接在衬底100的阵列区aa和外围区pa上形成刻蚀缓冲层200，部分刻蚀缓冲层200设于浅沟槽隔离结构110的凹陷111内。
99.如图10a和图10b所示，在衬底100的阵列区aa和外围区pa上由下至上依次形成第一阻挡层210和绝缘层220，第一阻挡层210与浅沟槽隔离结构110的凹陷111相适配。
100.作为示例，第一阻挡层210可以包括氮化硅。绝缘层220可以包括氧化硅。
101.如图11a和图11b所示，在阵列区aa和外围区pa上的绝缘层220上形成光刻胶层320。去除位于外围区pa的绝缘层220上的光刻胶层320。以阵列区aa上的光刻胶层320为掩膜，去除位于外围区pa的第一阻挡层210上的部分绝缘层220和衬底100表面的第一阻挡层210，以露出外围区pa的表面，保留的第一阻挡层211位于凹陷111的底壁表面，且具有与凹陷111相适配的子凹陷2211，子凹陷2211的凹曲度小于凹陷111的凹曲度，保留的绝缘层221填充满子凹陷2211。
102.如图12a和图12b所示，去除阵列区aa的光刻胶层320。
103.如图13a和图13b所示，去除阵列区aa的绝缘层220以及外围区pa的保留的绝缘层221。
104.由于第一阻挡层210不易被刻蚀，故通过在外围区pa形成第一阻挡层210，第一阻挡层210可以有效地阻挡浅沟槽隔离结构110内的隔离介质被后续多步骤的湿法刻蚀工艺去除。
105.在一示例实施方式中，第一阻挡层210的厚度可以小于或等于80nm，例如可以为20nm、40nm和60nm。当然，不应以此为限，本领域的技术人员可以根据实际设计需求作相应调整。
106.值得一提的是，第三实施例中的第一阻挡层210的厚度可以是大于或等于第一实施例中的第一阻挡层210的厚度。
107.需要说明的是，第三实施例中浅沟槽隔离的凹陷111与第一实施例中浅沟槽隔离
结构110的凹陷111的凹曲度不同。具体来说，由于在第一实施例中，形成刻蚀缓冲层200之前，进行了pnr工艺，pnr工艺会导致浅沟槽隔离结构110内的隔离介质进一步损失一部分，故其形成的凹陷111的凹曲度较大。再看第二实施例，在第三实施例中，未进行pnr工艺，而是直接在衬底100的阵列区aa和外围区pa上形成刻蚀缓冲层200，故其形成的凹陷111只是由于pnr工艺前的工艺步骤导致的损失，故其凹陷111的凹曲度相对第一实施例中凹陷111的凹曲度较小。
108.本发明的另一方面，还提供一种半导体结构，包括：衬底100、浅沟槽隔离结构110以及刻蚀缓冲层200，浅沟槽隔离结构110设于衬底100的外围区pa内，且浅沟槽隔离结构110的表面具有凹陷111；刻蚀缓冲层200设于凹陷111内。
109.可以理解的是，此处所述的示例性半导体结构可包含多种其他装置与结构，比如其他种类的装置如额外晶体管、双极性接面晶体管、电阻、电容器、电感、二极管、熔丝、静态随机存取存储器、及/或其他逻辑电路。
110.在一实施方式中，刻蚀缓冲层200填平凹陷111。
111.在一实施方式中，刻蚀缓冲层200包括第一阻挡层210和绝缘层220；第一阻挡层210形成于凹陷111的底壁表面，绝缘层220形成于第一阻挡层210的表面上。
112.在一实施方式中，第一阻挡层210包括氮化硅，绝缘层220包括氧化硅。由于氮化硅的硬度较硬，不易被刻蚀，故第一阻挡层210可以有效地阻挡浅沟槽隔离结构110内的隔离介质被后续多步的湿法刻蚀工艺去除。氧化硅的硬度较小，流动性较佳，使得绝缘层220能够很好地填充满凹陷111，降低了工艺难度。
113.在一实施方式中，第一阻挡层210和绝缘层220填平凹陷111。
114.作为示例，第一阻挡层210的厚度小于或等于80nm，例如可以为20nm、40nm和60nm。当然，不应以此为限，本领域的技术人员可以根据实际设计需求作相应调整。
115.在一实施方式中，刻蚀缓冲层200包括第一阻挡层210，第一阻挡层210形成于凹陷111的底壁表面，且具有与凹陷111相适配的子凹陷2211，子凹陷2211的凹曲度小于凹陷111的凹曲度。
116.综上所述，本发明实施例的半导体结构及其制造方法的优点和有益效果在于：
117.本发明实施例的半导体结构及其制造方法，在浅沟槽隔离结构110的凹陷111表面形成刻蚀缓冲层200。当进行多步骤的湿法刻蚀时，刻蚀缓冲层200能够防止浅沟槽隔离结构110内的隔离介质损失过多，避免了栅极泄漏的问题。
118.在发明实施例中，术语“第一”、“第二”、“第三”仅用于描述的目的，而不能理解为指示或暗示相对重要性；术语“多个”则指两个或两个以上，除非另有明确的限定。术语“安装”、“相连”、“连接”、“固定”等术语均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；“相连”可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在发明实施例中的具体含义。
119.发明实施例的描述中，需要理解的是，术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述发明实施例和简化描述，而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作，因此，不能理解为对发明实施例的限制。
120.在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于发明实施例的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
121.以上仅为发明实施例的优选实施例而已，并不用于限制发明实施例，对于本领域的技术人员来说，发明实施例可以有各种更改和变化。凡在发明实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在发明实施例的保护范围之内。