半导体器件的制作方法

半导体器件
1.相关申请的交叉引用
2.本技术要求于2021年5月10日向韩国知识产权局提交的韩国专利申请no.10-2021-0060339的优先权，上述韩国专利申请的公开内容通过引用整体地并入本文。
技术领域
3.本发明构思涉及一种半导体器件。


背景技术：

4.半导体器件可以包括：半导体衬底，包括单独的器件；布线图案，连接到单独的器件；以及贯通电极结构，穿过半导体衬底。为让半导体器件具有高存储容量，要求包括半导体器件的半导体封装件薄且轻。因此，包括在半导体器件中的布线图案的形状正变得更复杂，并且布线图案和贯通电极结构的尺寸正变得更薄且更小。例如，贯通电极结构和布线图案的尺寸可以以纳米为单位，使得可能需要适当的结构配置和精细地调整的工艺以确保所制作的半导体器件和半导体封装件具有可靠的结构。


技术实现要素：

5.本发明构思提供一种具有增强的结构可靠性的半导体器件。
6.本发明构思还提供一种薄且轻的半导体器件。
7.根据本发明构思的实施例，提供了一种半导体器件，所述半导体器件包括：半导体衬底，所述半导体衬底具有与有源层相邻的第一表面；第一绝缘层，所述第一绝缘层设置在所述半导体衬底的所述第一表面上；第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上；蚀刻停止结构，所述蚀刻停止结构介于所述第一绝缘层与所述第二绝缘层之间并且包括多个蚀刻停止层；接触布线图案，所述接触布线图案设置在所述第二绝缘层内部并且被所述多个蚀刻停止层中的至少一个蚀刻停止层围绕；以及贯通电极结构，所述贯通电极结构被构造为在垂直方向上穿过所述半导体衬底、所述第一绝缘层和所述多个蚀刻停止层中的至少一个蚀刻停止层并且接触所述接触布线图案。
8.根据本发明构思的实施例，提供了一种半导体器件，所述半导体器件包括：半导体衬底，所述半导体衬底具有与有源层相邻的第一表面；第一绝缘层，所述第一绝缘层设置在所述半导体衬底的所述第一表面上；第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上；蚀刻停止结构，所述蚀刻停止结构介于所述第一绝缘层与所述第二绝缘层之间并且包括设置在所述第一绝缘层的下部上的第一蚀刻停止层、设置在所述第一蚀刻停止层的下部上的第二蚀刻停止层和设置在所述第二蚀刻停止层与所述第二绝缘层之间的第三蚀刻停止层；接触布线图案，所述接触布线图案设置在所述第二蚀刻停止层上并且被所述第三蚀刻停止层和所述第二绝缘层围绕；以及贯通电极结构，所述贯通电极结构被构造为穿过所述半导体衬底、所述第一绝缘层、所述第一蚀刻停止层和所述第二蚀刻停止层并且接触所述接触布线图案，所述贯通电极结构具有大约10纳米至大约200纳米的宽度。
9.根据本发明构思的实施例，提供了一种半导体器件，所述半导体器件包括：半导体衬底，所述半导体衬底具有与有源层相邻的第一表面；第一绝缘层，所述第一绝缘层设置在所述半导体衬底的所述第一表面上；第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上；蚀刻停止结构，所述蚀刻停止结构介于所述第一绝缘层与所述第二绝缘层之间并且包括多个蚀刻停止层；接触布线图案，所述接触布线图案设置在所述第一绝缘层与所述第二绝缘层之间并且被所述多个蚀刻停止层围绕；以及贯通电极结构，所述贯通电极结构被构造为在垂直方向上穿过所述半导体衬底、所述第一绝缘层和所述多个蚀刻停止层中的至少一个蚀刻停止层并且接触所述接触布线图案。
10.所述半导体器件可以包括蚀刻停止结构，所述蚀刻停止结构设置在所述贯通电极结构与所述第二绝缘层之间并且包括多个蚀刻停止层。根据本发明构思的实施例的半导体器件可以包括所述蚀刻停止结构，并且因此在蚀刻所述半导体衬底和所述第一绝缘层并且形成在其中设置有所述贯通电极结构的所述贯通孔的操作中能够精细地调整所述半导体衬底和所述第一绝缘层的蚀刻程度。因此，可以提高所述半导体器件的所述贯通电极结构与连接到所述贯通电极结构的所述接触布线图案之间的结构可靠性。
附图说明
11.根据结合附图进行的以下详细描述，将更清楚地理解本发明构思的实施例，在附图中：
12.图1是根据本发明构思的实施例的半导体器件的截面图；
13.图2和图3是图1中的区域a的放大图；
14.图4是根据本发明构思的实施例的半导体器件的截面图；
15.图5是根据本发明构思的实施例的半导体器件的截面图；
16.图6是图5中的区域b的放大图；
17.图7是根据本发明构思的实施例的半导体器件的截面图；
18.图8是根据本发明构思的实施例的半导体封装件的截面图；
19.图9a至图9j是示出了根据本发明构思的实施例的制造半导体器件的方法的操作的图；以及
20.图10a至图10j是示出了根据本发明构思的实施例的制造半导体器件的方法的操作的图。
21.由于图1至图10j中的附图旨在用于说明性目的，所以附图中的元件不一定按比例绘制。例如，出于清楚目的，一些元件可以被放大或夸大。
具体实施方式
22.在下文中，将参考附图详细地描述本发明构思的实施例。
23.图1是根据本发明构思的实施例的半导体器件10的截面图。图2和图3是图1中的区域a的放大图。
24.参考图1至图3，根据本发明构思的实施例的半导体器件10可以包括半导体衬底110、第一绝缘层210、第二绝缘层230、第三绝缘层250、蚀刻停止结构300、分隔层410、贯通电极结构500、下布线图案600、连接端子710、端子焊盘750、保护层780、上布线结构900和导
电焊盘830。
25.根据本发明构思的实施例的半导体器件10可以是例如存储器芯片、逻辑芯片或包括它们的组合的半导体芯片。
26.半导体衬底110可以是晶片级或芯片级衬底。在本发明构思的实施例中，半导体衬底110可以包括硅(si)。另外，半导体衬底110可以包括诸如锗(ge)的半导体元素，或诸如例如以下各项的化合物半导体：碳化硅(sic)、硅锗(sige)、碳化硅锗(sigec)、砷化镓(gaas)、锑化镓(gasb)、磷化镓(gap)、砷化铟(inas)、磷化铟(inp)、锑化铟(insb)、碲化铅(pbte)化合物或砷化铟镓(ingaas)。然而，半导体衬底110的材料不限于上述各项。另外，半导体衬底110可以包括一个或更多个半导体层或结构并且可以包括半导体器件的有源或可操作部分。
27.半导体衬底110可以具有彼此面对的第一表面110s1和第二表面110s2。例如，半导体衬底110的第一表面110s1可以是与有源层al相邻的前表面，而第二表面110s2可以是与第一表面110s1相反的后表面。半导体衬底110的第二表面110s2可以与半导体衬底110的第一表面110s1平行。
28.半导体衬底110可以在与第一表面110s1相邻的部分中包括有源层al。在本发明构思的实施例中，有源层al可以包括各种类型的多个单独的器件。例如，多个单独的器件可以包括各种微电子器件，例如互补金属氧化物半导体(cmos)晶体管、金属氧化物半导体场效应晶体管(mosfet)、系统大规模集成(lsi)、诸如cmos成像传感器(cis)的图像传感器、微机电系统(mems)、有源器件、无源器件等。
29.在本发明构思的实施例中，有源层al中的多个单独的器件可以通过下布线通路图案650电连接到下布线线路图案630。
30.第一绝缘层210可以设置在半导体衬底110的第一表面110s1上。在本发明构思的实施例中，第一绝缘层210可以包括氧化物或氮化物。例如，第一绝缘层210可以包括例如氧化硅(sio2)或氮化硅(si3n4)。然而，本发明构思不限于此。例如，在本发明构思的实施例中，第一绝缘层210可以包括例如氮氧化硅(sion)、碳氮氧化硅(siocn)、硼氮化硅(sibn)、硼氮氧化硅(siobn)或碳氧化硅(sioc)。第一绝缘层210可以是单个层或多个层。
31.在本发明构思的实施例中，第一绝缘层210可以包括可以对其执行光刻工艺的光可成像电介质(pid)材料的绝缘材料。例如，第一绝缘层210可以包括光敏聚酰亚胺(pspi)。
32.蚀刻停止结构300可以设置在第一绝缘层210上。在本发明构思的实施例中，蚀刻停止结构300可以介于第一绝缘层210与第二绝缘层230之间。
33.在本发明构思的实施例中，蚀刻停止结构300可以包括多个蚀刻停止层。例如，蚀刻停止结构300可以包括三个蚀刻停止层，例如，第一蚀刻停止层310、第二蚀刻停止层330和第三蚀刻停止层350。即，蚀刻停止结构300可以包括第一蚀刻停止层310、第二蚀刻停止层330和第三蚀刻停止层350。在本发明构思的实施例中，第三蚀刻停止层350、第二蚀刻停止层330和第一蚀刻停止层310可以依次堆叠在第二绝缘层230上。
34.包括在蚀刻停止结构300中的蚀刻停止层的数目不限于上述三个。例如，蚀刻停止结构300可以包括不止三个蚀刻停止层。
35.在本发明构思的实施例中，第一蚀刻停止层310、第二蚀刻停止层330和第三蚀刻停止层350均可以具有大约1纳米至大约10纳米的厚度。因此，蚀刻停止结构300可以具有大
约3纳米至大约30纳米的厚度。即，第一蚀刻停止层310、第二蚀刻停止层330和第三蚀刻停止层350的厚度之和可以是大约3纳米至大约30纳米。考虑到所讨论的测量结果和与特定量的测量结果相关联的误差(即，测量系统的限制)，如本文所用的术语“大约”包括所陈述的值并且意指在如由本领域普通技术人员所确定的特定值的可接受偏差范围内。例如，“大约”可以意指在一个或更多个标准偏差内，或者在所陈述的值的
±
30％、20％、10％、5％内。
36.在本发明构思的实施例中，蚀刻停止结构300可以具有在其中交替地堆叠两种不同类型的材料的结构。例如，蚀刻停止结构300可以具有在其中交替地堆叠具有不同蚀刻选择性的两种材料的结构。
37.在本发明构思的实施例中，第一蚀刻停止层310可以包括在干蚀刻工艺中具有相对低的蚀刻速率或不被蚀刻的材料。第一蚀刻停止层310的材料可以与第二蚀刻停止层330的材料不同。例如，在干蚀刻工艺中，第一蚀刻停止层310的材料的蚀刻速率可以低于第二蚀刻停止层310的材料的蚀刻速率。另外，第一蚀刻停止层310的材料可以与第三蚀刻停止层350的材料大体上相同。
38.第一蚀刻停止层310和第三蚀刻停止层350可以具有在湿蚀刻工艺中具有相对高的蚀刻速率的材料，并且介于第一蚀刻停止层310与第三蚀刻停止层310之间的第二蚀刻停止层330可以具有在湿蚀刻工艺中具有相对低的蚀刻速率或不被蚀刻的材料。
39.在本发明构思的实施例中，第一蚀刻停止层310和第三蚀刻停止层350的材料可以包括金属材料，例如镍(ni)、铜(cu)、钨(w)、钛(ti)、钽(ta)、铟(in)、钼(mo)、锰(mn)、钴(co)、锡(sn)、镁(mg)、铼(re)、铍(be)、镓(ga)、钌(ru)、铝(al)等。在本发明构思的实施例中，第一蚀刻停止层310和第三蚀刻停止层350的材料可以是含有金属的电介质材料。
40.第二蚀刻停止层330可以包括在干蚀刻工艺中具有相对高的蚀刻速率的材料。例如，第二蚀刻停止层330的材料可以包括例如硅(si)、碳(c)、氧(o)、氮(n)和/或氢(h)。例如，第二蚀刻停止层330的材料可以包括氧化硅(sio2)、氮化硅(si3n4)或碳氮化硅(sicn)中的至少一种。在本发明构思的实施例中，第二蚀刻停止层330的材料可以是含有硅(si)的电介质材料。
41.在本发明构思的实施例中，蚀刻停止结构300的一部分可以围绕贯通电极结构500的侧表面的一部分。例如，蚀刻停止结构300的第一蚀刻停止层310和第二蚀刻停止层330可以围绕贯通电极结构500的侧表面的一部分。
42.蚀刻停止结构300的一部分可以围绕接触布线图案635的侧表面的一部分，如下所述。例如，蚀刻停止结构300的第三蚀刻停止层350可以围绕接触布线图案635的侧表面的一部分。
43.第二绝缘层230可以设置在蚀刻停止结构300上。在本发明构思的实施例中，第二绝缘层230可以包括氧化物或氮化物。例如，第二绝缘层230可以包括例如氧化硅(sio2)或氮化硅(si3n4)。然而，本发明构思不限于此。例如，在本发明构思的实施例中，第二绝缘层230可以包括例如氮氧化硅(sion)、碳氮氧化硅(siocn)、硼氮化硅(sibn)、硼氮氧化硅(siobn)或碳氧化硅(sioc)。第二绝缘层230可以是单个层或多个层。
44.下布线图案600可以包括：下布线线路图案630，在第一绝缘层210和第二绝缘层230中沿水平方向延伸；以及下布线通路图案650，在第一绝缘层210和第二绝缘层230中沿垂直方向延伸以将下布线线路图案630彼此互连，或者在第一绝缘层210和第二绝缘层230
中沿垂直方向延伸以将有源层al中的单独的器件和下布线线路图案630彼此连接。
45.下布线线路图案630可以均包括在第一绝缘层210和第二绝缘层230中沿水平方向延伸的多个层，并且可以通过下布线通路图案650彼此电连接。在本发明构思的实施例中，当在平面图中观察下布线线路图案630时，下布线线路图案630的宽度可以是大约10纳米至大约100纳米。
46.在本发明构思的实施例中，下布线线路图案630的一部分可以被配置为传输数据信号和/或控制信号，而其另一部分可以被配置为传输电力信号。
47.在本发明构思的实施例中，下布线线路图案630当中的与贯通电极结构500接触的下布线线路图案630可以被定义为接触布线图案635。接触布线图案635的侧表面可以被第二绝缘层230的一部分和蚀刻停止结构300的一部分围绕。例如，接触布线图案635的侧表面可以被第二绝缘层230和第三蚀刻停止层350围绕，并且接触布线图案635的上表面可以与贯通电极结构500和第二蚀刻停止层330接触。例如，第二蚀刻停止层330的下表面可以与接触布线图案635的上表面共面。接触布线图案635可以沿水平方向延伸并且在垂直方向上与半导体衬底110的第一表面110s1具有相对一致的分隔距离。在本发明构思的实施例中，当在平面图中观察接触布线图案635时，接触布线图案635的宽度可以是大约10纳米至大约100纳米。
48.参考图2和图3，接触布线图案635可以包括阻挡金属层635a、种子金属层635b和金属图案635c。
49.在本发明构思的实施例中，阻挡金属层635a可以介于第二绝缘层230与种子金属层635b之间以及第二蚀刻停止层330与种子金属层635b之间。阻挡金属层635a的一部分可以被第三蚀刻停止层350围绕。另外，阻挡金属层635a的一部分可以围绕贯通电极结构500的至少一部分。
50.在本发明构思的实施例中，阻挡金属层635a可以包括例如钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)、钨(w)或氮化钨(wn)中的至少一种。然而，本发明构思不限于此。
51.在本发明构思的实施例中，种子金属层635b可以介于阻挡金属层635a与金属图案635c之间。如图2所示，种子金属层635b可以不直接接触贯通电极结构500。然而，本发明构思不限于此，并且如图3所示，种子金属层635b可以围绕贯通电极结构500的侧表面的一部分并且可以直接接触贯通电极结构500。例如，贯通电极结构500可以被构造为穿过接触布线图案635的至少一部分并且可以被接触布线图案635围绕。
52.在本发明构思的实施例中，种子金属层635b可以包括例如铜(cu)、锰(mn)、钛(ti)、钨(w)、钴(co)、钼(mo)、钌(ru)或其合金。然而，本发明构思不限于此。
53.在本发明构思的实施例中，金属图案635c可以是填充在由阻挡金属层635a和种子金属层635b形成的凹空间中的导电材料的图案。例如，金属图案635c的上表面和侧表面可以被种子金属层635b围绕。另外，金属图案635c的下表面的一部分可以接触第二绝缘层230和下布线通路图案650。种子金属层635b不覆盖金属图案635c的下表面。
54.参考图2，金属图案635c可以不直接接触贯通电极结构500。然而，本发明构思不限于此，并且参考图3，金属图案635c可以围绕贯通电极结构500的一部分并且可以直接接触贯通电极结构500。即，接触布线图案635可以围绕贯通电极结构500的侧表面的至少一部分。
55.在本发明构思的实施例中，金属图案635c可以包括例如铜(cu)、镍(ni)、金(au)、银(ag)、钨(w)、钛(ti)、钽(ta)、铟(in)、钼(mo)、锰(mn)、钴(co)、锡(sn)、镁(mg)、铼(re)、铍(be)和/或其合金。然而，本发明构思不限于此。
56.分隔层410可以介于半导体衬底110与贯通电极结构500之间，介于第一绝缘层210与贯通电极结构500之间，并且介于蚀刻停止结构300的一部分与贯通电极结构500之间。例如，蚀刻停止结构300的一部分可以是第一蚀刻停止层310，并且分隔层410可以介于第一蚀刻停止层310与贯通电极结构500之间。分隔层410可以防止由贯通电极结构500产生漏电流。例如，分隔层410可以使半导体衬底110和贯通电极结构500电隔离，从而可以防止和/或抑制贯通电极结构500的漏电流。
57.在本发明构思的实施例中，分隔层410可以包括绝缘材料。例如，分隔层410可以包括例如二氧化硅(sio2)或氮氧化硅(sion)。然而，分隔层410的材料不限于上述各项。
58.分隔层410的一部分可以接触蚀刻停止结构300。例如，分隔层410的一部分可以与第二蚀刻停止层330接触并且可以被第一蚀刻停止层310围绕。
59.贯通电极结构500可以在垂直方向上穿过半导体衬底110、第一绝缘层210和蚀刻停止结构300的一部分以接触接触布线图案635。在下文中，垂直方向可以被定义为与半导体衬底110的第一表面110s延伸所沿的方向垂直的方向，并且水平方向可以被定义为与半导体衬底110的第一表面110s1延伸所沿的方向平行的方向。
60.在本发明构思的实施例中，贯通电极结构500可以在垂直方向上穿过蚀刻停止结构300的第一蚀刻停止层310和第二蚀刻停止层330以接触接触布线图案635。另外，贯通电极结构500的最下部分可以被第二蚀刻停止层330和接触布线图案635围绕。
61.在本发明构思的实施例中，第一蚀刻停止层310可以设置在第一绝缘层210的下部例如下表面上并且被构造为围绕贯通电极结构500的侧表面的一部分。第二蚀刻停止层330可以设置在第一蚀刻停止层310的下部例如下表面上，被构造为围绕贯通电极结构500的侧表面的一部分，并且被构造为接触接触布线图案635。第三蚀刻停止层350可以设置在第二蚀刻停止层330与第二绝缘层230之间并且被构造为围绕接触布线图案635的侧表面的一部分。
62.在本发明构思的实施例中，贯通电极结构500可以具有渐窄的形状，其中贯通电极结构500在水平方向上的横截面积朝向接触布线图案635减小。另外，贯通电极结构500在垂直方向上的长度500h(即，高度)可以是大约0.1微米至大约2微米。另外，贯通电极结构500在水平方向上的长度500d(即，宽度)可以是大约30纳米至大约200纳米。然而，贯通电极结构500的高度和宽度不限于上述值。
63.在本发明构思的实施例中，贯通电极结构500的底表面可以是圆形的。例如，贯通电极结构500的底表面可以向下凸出。由于贯通电极结构500的底表面是圆形的，所以贯通电极结构500与接触布线图案635之间的接触面积可以增加。因此，可以提高贯通电极结构500与接触布线图案635之间的结构可靠性。
64.在本发明构思的实施例中，贯通电极结构500可以包括阻挡图案510、种子图案530和导电通路550。
65.在本发明构思的实施例中，阻挡图案510可以沿着贯通电极结构500的侧表面和底表面设置。阻挡图案510可以介于分隔层410与种子图案530之间，介于蚀刻停止结构300的
一部分与种子图案530之间，并且介于接触布线图案635与种子图案530之间。例如，阻挡图案510可以沿着分隔层410的表面设置并且被构造为接触接触布线图案635。
66.贯通电极结构500和接触布线图案635可以电连接。在本发明构思的实施例中，贯通电极结构500可以延伸到种子金属层635b中，使得阻挡图案510接触并电连接到种子金属层635b。在本发明构思的实施例中，贯通电极结构500可以延伸到金属图案635c中，使得阻挡图案510接触并电连接到金属图案635c。
67.阻挡图案510可以包括例如钛(ti)、氮化钛(tin)、钽(ta)、氮化钽(tan)、钌(ru)、钴(co)、钨(w)或其合金中的至少一种。
68.种子图案530可以沿着阻挡图案510的内表面延伸，并且可以介于阻挡图案510与导电通路550之间。种子图案530可以包括诸如金属的导电材料。例如，种子图案530可以包括例如铜(cu)、锰(mn)、钛(ti)、钴(co)、钨(w)、钼(mo)、钌(ru)和/或其合金。
69.导电通路550可以设置在种子图案530上并且可以填充在由种子图案530的内表面限定的贯通孔(例如通路孔)中。在本发明构思的实施例中，导电通路550可以包括金属，例如铜(cu)、镍(ni)、金(au)、银(ag)、钨(w)、钛(ti)、钽(ta)、铟(in)、钼(mo)、锰(mn)、钴(co)、锡(sn)、镁(mg)、铼(re)、铍(be)和/或其合金。
70.在本发明构思的实施例中，阻挡图案510、种子图案530和导电通路550的最上表面可以大体上彼此共面。
71.第三绝缘层250可以设置在半导体衬底110的第二表面110s2上以覆盖第二表面110s2。另外，第三绝缘层250可以围绕贯通电极结构500的侧表面的一部分并且暴露贯通电极结构500的上表面。在本发明构思的实施例中，第三绝缘层250可以包括含碳材料，诸如旋涂碳硬掩模(soc)材料。然而，本发明构思不限于此，并且可以省略第三绝缘层250。
72.上布线结构900可以包括：上布线绝缘层910；上布线线路图案930，在上布线绝缘层910内部沿水平方向延伸并连接到贯通电极结构500；以及上布线通路图案950，在上布线绝缘层910内部沿垂直方向延伸以将多个上布线线路图案930互连或者将上布线线路图案930和导电焊盘830彼此连接。
73.在本发明构思的实施例中，由于以纳米为单位设置贯通电极结构500的尺寸，所以会需要贯通电极结构500与导电焊盘830之间的稳定电连接。因此，上布线结构900可以介于贯通电极结构500与导电焊盘830之间。换句话说，上布线结构900的上布线线路图案930和上布线通路图案950可以在贯通电极结构500与导电焊盘830之间提供电信号的移动路径。
74.上布线绝缘层910可以是设置在半导体衬底110的第二表面110s2上的绝缘材料层。在本发明构思的实施例中，上布线绝缘层910可以包括氧化物或氮化物。例如，上布线绝缘层910可以包括例如氧化硅(sio2)或氮化硅(si3n4)。
75.在本发明构思的实施例中，上布线线路图案930可以包括沿水平方向延伸的两个或更多个层。例如，上布线线路图案930可以包括沿水平方向延伸的三个层。然而，包括在上布线线路图案930中的层的数目不限于如上所述。
76.导电焊盘830可以设置在上布线结构900上，并且可以经由上布线线路图案930和上布线通路图案950电连接到贯通电极结构500。
77.在本发明构思的实施例中，导电焊盘830可以设置在上布线结构900上以在垂直方向上与贯通电极结构500交叠。然而，本发明构思不限于此，并且导电焊盘830可以设置在上
布线结构900上以在垂直方向上不与贯通电极结构500交叠。导电焊盘830可以接触上布线通路图案950的一部分，并且可以经由上布线通路图案950和上布线线路图案930电连接到贯通电极结构500。
78.在本发明构思的实施例中，导电焊盘830可以经由贯通电极结构500电连接到下布线图案600。例如，导电焊盘830可以通过电极结构500和下布线图案600电连接到有源层al中的多个单独的器件。另外，导电焊盘830可以充当电连接到外部器件的端子。例如，外部器件可以包括例如半导体器件、无源器件、衬底等。导电焊盘830的材料可以包括金属，例如铜(cu)、铝(al)、钛(ti)和/或其合金。
79.端子焊盘750可以设置在第二绝缘层230的下部中，并且可以通过下布线图案600电连接到贯通电极结构500和有源层al中的多个单独的器件。例如，在本发明构思的实施例中，端子焊盘750的底表面和第二绝缘层230的底表面可以彼此共面。在本发明构思的实施例中，端子焊盘750可以包括诸如铜(cu)、钛(ti)或铝(al)的金属材料。
80.连接端子710可以附接在端子焊盘750上并且电连接到端子焊盘750。在本发明构思的实施例中，连接端子710可以包括金属材料的焊料球，金属材料包括例如锡(sn)、银(ag)、铜(cu)或铝(al)中的至少一种。
81.保护层780可以设置在第二绝缘层230上以覆盖第二绝缘层230的底表面。保护层780可以具有暴露端子焊盘750和连接端子710的开口。在本发明构思的实施例中，保护层780的材料可以包括绝缘聚合物。
82.包括在根据本发明构思的实施例的半导体器件10中的贯通电极结构500和接触布线图案635的尺寸可以以纳米为单位。例如，贯通电极结构500的宽度500d以及接触布线图案635的宽度和厚度可以以纳米为单位。例如，贯通电极结构500在水平方向上的宽度500d可以是大约30纳米至大约200纳米，并且接触布线图案635的宽度可以是大约10纳米至大约100纳米。
83.在蚀刻半导体衬底110和第一绝缘层210并且形成在其中设置有贯通电极结构500的贯通孔500h的操作中，需要精细地调整半导体衬底110和第一绝缘层210的蚀刻程度。
84.当半导体衬底110和第一绝缘层210的蚀刻程度未被精细地调整时，存在接触布线图案635可能被蚀刻的风险。结果，贯通电极结构500和接触布线图案635可能不具有可靠的连接结构。
85.根据本发明构思的实施例的半导体器件10可以包括设置在贯通电极结构500与接触布线图案635之间的蚀刻停止结构300，蚀刻停止结构300包括多个蚀刻停止层310、330和350。另外，蚀刻停止结构300可以具有在其中交替地堆叠具有不同蚀刻选择性的两种材料的结构。例如，第一蚀刻停止层310和第三蚀刻停止层350可以具有在干蚀刻工艺中具有相对低的蚀刻速率的材料，并且介于第一蚀刻停止层310与第三蚀刻停止层350之间的第二蚀刻停止层330可以具有在干蚀刻工艺中具有相对高的蚀刻速率的材料。
86.根据本发明构思的实施例的半导体器件10可以包括蚀刻停止结构300，并且因此，在蚀刻半导体衬底110和第一绝缘层210并且形成在其中设置有贯通电极结构500的贯通孔500h的操作中能够精细地调整半导体衬底110和第一绝缘层210的蚀刻程度。因此，可以提高半导体器件10的贯通电极结构500和接触布线图案635的连接结构的可靠性。
87.图4是根据本发明构思的实施例的半导体器件20的截面图。
88.在下文中，省略了图1的半导体器件10与图4的半导体器件20之间的冗余描述，并且主要地描述它们之间的差异。
89.根据本发明构思的实施例的半导体器件20可以包括半导体衬底110、第一绝缘层210、第二绝缘层230、第三绝缘层250、蚀刻停止结构300、分隔层410、贯通电极结构500、下布线图案600、连接端子710、端子焊盘750、保护层780、上布线结构900和导电焊盘830。
90.在本发明构思的实施例中，贯通电极结构500可以包括第一贯通电极部分500a和第二贯通电极部分500b。第一贯通电极部分500a可以是贯通电极结构500的在垂直方向上与接触布线图案635交叠的部分。另外，第二贯通电极部分500b可以是贯通电极结构500的设置在接触布线图案635的侧表面外部的部分。即，第二贯通电极部分500b可以是贯通电极结构500的在垂直方向上不与接触布线图案635交叠的部分。
91.在本发明构思的实施例中，贯通电极结构500的第一贯通电极部分500a可以穿过第一蚀刻停止层310和第二蚀刻停止层330并且设置在接触布线图案635的上部上，而第二贯通电极部分500b可以穿过第一蚀刻停止层310、第二蚀刻停止层330和第三蚀刻停止层350并且设置在第二绝缘层230的上部上。
92.在本发明构思的实施例中，贯通电极结构500的第一贯通电极部分500a的底表面可以接触接触布线图案635，并且第二贯通电极部分500b的底表面可以接触第二绝缘层230的一部分。
93.在本发明构思的实施例中，第二贯通电极部分500b可以穿过蚀刻停止结构300以围绕接触布线图案635的侧表面的至少一部分。例如，第二贯通电极部分500b可以接触接触布线图案635的侧表面的一部分。因此，贯通电极结构500和接触布线图案635可以电连接。另外，第二贯通电极部分500b的底表面可以与第二绝缘层230的上部(即，上表面)共面。
94.根据本发明构思的实施例的半导体器件20可以包括蚀刻停止结构300，并且因此，在蚀刻半导体衬底110和第一绝缘层210以制造贯通电极结构500的操作中能够精细地调整半导体衬底110和第一绝缘层210的蚀刻程度。因此，可以提高半导体器件20的贯通电极结构500和接触布线图案635的连接结构的可靠性。
95.图5是根据本发明构思的实施例的半导体器件30的截面图。另外，图6是图5中的区域b的放大图。
96.在下文中，省略了图1的半导体器件10与图5的半导体器件30之间的冗余描述，并且主要地描述它们之间的差异。
97.一起参考图5和图6，根据本发明构思的实施例的半导体器件30可以包括半导体衬底110、第一绝缘层210、第二绝缘层230、第三绝缘层250、蚀刻停止结构300、分隔层415、贯通电极结构505、下布线图案600、连接端子710、端子焊盘750、保护层780、上布线结构900和导电焊盘830。
98.下布线图案600可以包括与贯通电极结构505接触的接触布线图案637。在本发明构思的实施例中，接触布线图案637可以被蚀刻停止结构300围绕。例如，接触布线图案637的侧表面可以被第一蚀刻停止层310、第二蚀刻停止层330和第三蚀刻停止层350围绕。另外，接触布线图案637的上表面可以与第一绝缘层210的下表面共面。例如，接触布线图案637的上表面可以与第一蚀刻停止层310的上表面共面。
99.在本发明构思的实施例中，接触布线图案637的厚度可以大于蚀刻停止结构300的
厚度。因此，当接触布线图案637的上表面与第一绝缘层210的下表面共面时，接触布线图案637的侧表面可以被蚀刻停止结构300和第二绝缘层230的一部分围绕。
100.在本发明构思的实施例中，接触布线图案637可以包括阻挡金属层637a、种子金属层637b和金属图案637c。
101.在本发明构思的实施例中，阻挡金属层637a可以提供接触布线图案637的侧表面和上表面。例如，阻挡金属层637a可以介于第一绝缘层210与种子金属层637b之间，介于第二绝缘层230与种子金属层637b之间，并且介于蚀刻停止结构300与种子金属层637b之间。
102.在本发明构思的实施例中，阻挡金属层637a可以包括例如钛(ti)、氮化钛(tin)、钽(ta)或氮化钽(tan)中的至少一种。
103.在本发明构思的实施例中，种子金属层637b可以介于阻挡金属层637a与金属图案637c之间。在本发明构思的实施例中，种子金属层637b的一部分可以直接接触贯通电极结构505。例如，贯通电极结构505可以延伸到种子金属层637b中以直接接触种子金属层637b。在本发明构思的实施例中，金属图案637c的一部分可以直接接触贯通电极结构505。例如，贯通电极结构505可以延伸到金属图案637c中以直接接触金属图案637c。
104.在本发明构思的实施例中，种子金属层637b可以包括例如铜(cu)、锰(mn)、钛(ti)或其合金。然而，种子金属层637b的材料不限于此。
105.在本发明构思的实施例中，金属图案637c可以是填充在由阻挡金属层637a和种子金属层637b形成的凹空间中的导电材料的图案。例如，金属图案637c的上表面和侧表面可以被种子金属层637b围绕。另外，金属图案637c的下表面的一部分可以接触第二绝缘层230和下布线通路图案650。
106.在本发明构思的实施例中，金属图案637c可以包括例如铜(cu)、镍(ni)、金(au)、银(ag)、钨(w)、钛(ti)、钽(ta)、铟(in)、钼(mo)、锰(mn)、钴(co)、锡(sn)、镁(mg)、铼(re)、铍(be)和/或其合金。然而，本发明构思不限于此。
107.分隔层415可以介于半导体衬底110与贯通电极结构505之间，并且介于第一绝缘层210的一部分与贯通电极结构505之间。在本发明构思的实施例中，分隔层415可以包括绝缘材料。例如，分隔层415可以包括例如氧化硅(sio2)或氮氧化硅(sion)。
108.在本发明构思的实施例中，分隔层415在垂直方向上的长度可以小于贯通电极结构505在垂直方向上的长度。分隔层415可以使半导体衬底110与贯通电极结构505电隔离，从而可以防止和/或抑制贯通电极结构505的漏电流。例如，分隔层415可以穿过半导体衬底110的第一表面110s1和第二表面110s2以及第一绝缘层210的上表面。然而，分隔层415可以不穿过第一绝缘层210的下表面。
109.第三绝缘层250可以设置在半导体衬底110的与其第一表面110s1相反的第二表面110s2上并且被构造为围绕分隔层415的侧表面的一部分。第三绝缘层250、分隔层415和贯通电极结构505的最上表面可以彼此共面。
110.贯通电极结构505可以包括阻挡图案515、种子图案535和导电通路555。
111.在本发明构思的实施例中，阻挡图案515可以沿着贯通电极结构505的侧表面和底表面设置。阻挡图案515可以介于分隔层415与种子图案535之间，介于种子金属层637b与种子图案535之间，介于第二蚀刻停止层330与种子图案535之间，并且介于第一蚀刻停止层310与种子图案535之间。例如，阻挡图案515可以沿着分隔层415的表面设置并且被构造为
接触接触布线图案637。
112.在本发明构思的实施例中，种子图案535可以沿着阻挡图案515的内表面延伸。种子图案535可以介于阻挡图案515与导电通路555之间。另外，导电通路555可以设置在种子图案535上并且可以填充在由种子图案535的内表面限定的贯通孔(例如，通路孔)中。
113.在本发明构思的实施例中，贯通电极结构505可以包括第一贯通电极部分505a和第二贯通电极部分505b。第一贯通电极部分505a可以是贯通电极结构505的在垂直方向上与接触布线图案637交叠的部分。另外，第二贯通电极部分505b可以是贯通电极结构505的设置在接触布线图案637的侧表面外部的部分。即，第二贯通电极部分505b可以是贯通电极结构505的在垂直方向上不与接触布线图案637交叠的部分。
114.在本发明构思的实施例中，第一贯通电极部分505a在垂直方向上的长度可以小于第二贯通电极部分505b在垂直方向上的长度。因此，贯通电极结构505可以具有在接触布线图案637外部具有台阶的形状。
115.在本发明构思的实施例中，贯通电极结构505的第一贯通电极部分505a可以接触接触布线图案637的上表面。在本发明构思的实施例中，第一贯通电极部分505a的阻挡图案515可以接触接触布线图案637的种子金属层637b。然而，本发明构思不限于此。例如，在本发明构思的实施例中，第一贯通电极部分505a的阻挡图案515可以接触接触布线图案637的金属图案637c。例如，在本发明构思的实施例中，第一贯通电极部分505a的阻挡图案515可以接触接触布线图案637的阻挡金属层637a。
116.贯通电极结构505的第二贯通电极部分505b可以穿过蚀刻停止结构300的一部分。即，第二贯通电极部分505b可以穿过第一蚀刻停止层310并且可以接触第二蚀刻停止层330。另外，第二贯通电极部分505b的一部分可以围绕接触布线图案637的侧表面的一部分。例如，第二贯通电极部分505b可以接触接触布线图案637的侧表面的一部分。因此，贯通电极结构505和接触布线图案637可以电连接。
117.根据本发明构思的实施例的半导体器件30可以包括蚀刻停止结构300，并且因此，可以在蚀刻半导体衬底110和第一绝缘层210以制造贯通电极结构505的操作中精细地调整半导体衬底110和第一绝缘层210的蚀刻程度。因此，可以提高半导体器件30的贯通电极结构505和接触布线图案637的连接结构的可靠性。
118.图7是根据本发明构思的实施例的半导体器件40的截面图。
119.在下文中，省略了图1的半导体器件10与图7的半导体器件40之间的冗余描述，并且主要地描述它们之间的差异。
120.根据本发明构思的实施例的半导体器件40的蚀刻停止结构305可以包括第一蚀刻停止层315、第二蚀刻停止层335、第三蚀刻停止层355、第四蚀刻停止层375和第五蚀刻停止层395。尽管图7的蚀刻停止结构305被示出为包括五个蚀刻停止层，但是包括在蚀刻停止结构305中的蚀刻停止层的数目不限于此。
121.在本发明构思的实施例中，第一蚀刻停止层315、第二蚀刻停止层335、第三蚀刻停止层355、第四蚀刻停止层375和第五蚀刻停止层395均可以具有大约1纳米至大约10纳米的厚度。另外，蚀刻停止结构305可以具有在其中交替地堆叠具有不同蚀刻选择性的两种材料的结构。
122.第一蚀刻停止层315、第三蚀刻停止层355和第五蚀刻停止层395可以包括在湿蚀
刻工艺中具有相对高的蚀刻速率但在干蚀刻工艺中具有相对低的蚀刻速率或不被蚀刻的材料。另外，第一蚀刻停止层315、第三蚀刻停止层355和第五蚀刻停止层395的材料可以大体上彼此相同。
123.第二蚀刻停止层335和第四蚀刻停止层375可以包括在干蚀刻工艺中具有相对高的蚀刻速率但在湿蚀刻工艺中具有相对低的蚀刻速率或不被蚀刻的材料。另外，第二蚀刻停止层335和第四蚀刻停止层375的材料可以大体上彼此相同。
124.在本发明构思的实施例中，半导体器件40的接触布线图案639的侧表面可以被第五蚀刻停止层395和第二绝缘层230围绕，并且接触布线图案639的上表面可以接触第四蚀刻停止层375和贯通电极结构507。
125.半导体器件40的贯通电极结构507可以穿过半导体衬底110、第一绝缘层210以及蚀刻停止结构305的第一蚀刻停止层315、第二蚀刻停止层335、第三蚀刻停止层355和第四蚀刻停止层375以接触接触布线图案639。贯通电极结构507的侧表面的一部分可以被第一蚀刻停止层315、第二蚀刻停止层335、第三蚀刻停止层355和第四蚀刻停止层375围绕。
126.在本发明构思的实施例中，贯通电极结构507可以包括阻挡图案517、种子图案537和导电通路557。另外，分隔层417可以围绕贯通电极结构507的侧表面的一部分。例如，阻挡图案517可以沿着分隔层417的表面设置并且被构造为接触接触布线图案639。另外，分隔层417可以穿过第一蚀刻停止层315、第二蚀刻停止层335和第三蚀刻停止层355以接触第四蚀刻停止层375。分隔层417可以使半导体衬底110和贯通电极结构507电隔离，从而可以防止和/或抑制贯通电极结构507的漏电流。
127.根据本发明构思的实施例的半导体器件40可以包括蚀刻停止结构305，并且因此，在蚀刻半导体衬底110和第一绝缘层210以制造贯通电极结构507的操作中能够精细地调整半导体衬底110和第一绝缘层210的蚀刻程度。因此，可以提高半导体器件40的贯通电极结构507和接触布线图案639的连接结构的可靠性。
128.图8是根据本发明构思的实施例的半导体封装件1的截面图。
129.参考图8，根据本发明构思的实施例的半导体封装件1可以包括第一半导体器件10a、第二半导体器件10b、第三半导体器件10c、封装基板1100、外部连接端子1200和模制层2100。
130.尽管根据本实施例的半导体封装件1被示出为包括三个半导体器件，例如第一半导体器件10a、第二半导体器件10b和第三半导体器件10c，但是包括在半导体封装件1中的半导体器件的数目不限于如上所述。
131.封装基板1100可以是在其上安装有第一半导体器件10a、第二半导体器件10b和第三半导体器件10c的基板。例如，封装基板1100可以包括印刷电路板或再分布层。另外，外部连接端子1200可以设置在封装基板1100的下部上以电连接到封装基板1100中的布线图案。
132.第一半导体器件10a和第二半导体器件10b可以大体上与参考图1至图7描述的半导体器件10、20、30或40中的至少一个相同。例如，第一半导体器件10a和第二半导体器件10b可以包括半导体衬底110a和110b、第一绝缘层210a和210b、第二绝缘层230a和230b、蚀刻停止结构300a和300b、贯通电极结构500a1和500b2、下布线图案600a和600b、连接端子710a和710b、上布线结构900a和900b以及导电焊盘830a和830b。第一半导体器件10a的蚀刻停止结构300a和第二半导体器件10b的蚀刻停止结构300b可以各自大体上与参考图1至图6
描述的蚀刻停止结构300或参考图7描述的蚀刻停止结构305相同。第一半导体器件10a的贯通电极结构500a1和第二半导体器件10b的贯通电极结构500b2可以各自大体上与参考图1至图4描述的贯通电极结构500、参考图5至图6描述的贯通电极结构505、或参考图7描述的贯通电极结构507相同。另外，第三半导体器件10c可以包括半导体衬底110c、第一绝缘层210c、下布线图案600c和连接端子710c。
133.第一半导体器件10a可以安装在封装基板1100上。第一半导体器件10a的连接端子710a可以介于半导体衬底110a与封装基板1100之间以将第一半导体器件10a电连接到封装基板1100。
134.第二半导体器件10b可以安装在第一半导体器件10a上。第二半导体器件10b的连接端子710b可以介于第一半导体器件10a的半导体衬底110a与第二半导体器件10b的半导体衬底110b之间以将第一半导体器件10a电连接到第二半导体器件10b。
135.第三半导体器件10c可以安装在第二半导体器件10b上。第三半导体器件10c的连接端子710c可以介于第二半导体器件10b的半导体衬底110b与第三半导体器件10c的半导体衬底110c之间以将第二半导体器件10b电连接到第三半导体器件10c。
136.第三半导体器件10c可以不包括贯通电极结构和蚀刻停止结构。
137.模制层2100可以在封装基板1100上覆盖第一半导体器件10a、第二半导体器件10b和第三半导体器件10c。在本发明构思的实施例中，模制层2100可以包括环氧模制化合物(emc)的材料。然而，模制层2100的材料不限于上述环氧模制化合物(emc)，并且可以包括各种材料，例如，环氧类材料、热固性材料、热塑性材料、uv处理材料等。
138.由于第一半导体器件10a和第二半导体器件10b可以包括蚀刻停止结构300a和300b以分别形成贯通电极结构500a1和500b2以及下布线图案600a和600b的可靠连接结构，所以所制作的半导体封装件1可以具有可靠的结构。
139.在本发明构思的实施例中，与图8所示的不同，半导体封装件1可以仅包括第一半导体器件10a。换句话说，半导体封装件1可以仅包括一个半导体器件，例如，第一半导体器件10a。
140.在本发明构思的实施例中，包括在半导体封装件1中的半导体器件10a可以包括下布线线路图案630、上布线线路图案930以及将下布线线路图案630连接到上布线线路图案930的贯通电极结构500。
141.当半导体封装件1包括一个半导体器件10a时，设置在半导体器件10a的下部上的下布线线路图案630可以被配置为传输数据信号和/或控制信号，并且设置在半导体器件10a的上部上的上布线线路图案930可以被配置为传输电力信号。然而，本发明构思不限于此，并且设置在半导体器件10a的下部上的下布线线路图案630可以被配置为传输电力信号，并且设置在半导体器件10a的上部上的上布线线路图案930可以被配置为传输数据信号和/或控制信号。
142.图9a至图9j是示出了根据本发明构思的实施例的制造半导体器件20的方法的操作的图。
143.在下文中，将参考图9a至图9j描述根据本发明构思的实施例的制造半导体器件20的方法。根据本实施例的制造半导体器件20的方法可以是制造图4的半导体器件20的方法。
144.参考图9a，可以在半导体衬底110的第一表面110s1上依次堆叠第一绝缘层210、蚀
刻停止结构300和第二绝缘层230。
145.可以通过光刻工艺和蚀刻工艺在第二绝缘层230中形成接触布线图案635。例如，在光刻工艺中，掩模图案可以被形成为具有用于限定要蚀刻的第二绝缘层230的区域的开口。例如，在第二绝缘层230的形成接触布线图案635的蚀刻工艺中，蚀刻停止结构300的第三蚀刻停止层350可以充当停止件层。
146.可以通过干蚀刻工艺去除第二绝缘层230的一部分直到第三蚀刻停止层350被暴露。另外，可以通过用于清洁第二绝缘层230的表面的湿蚀刻工艺去除第三蚀刻停止层350。
147.可以在形成接触布线图案635的操作中使用蚀刻停止结构300，使得接触布线图案635可以形成在垂直方向上与半导体衬底110的第一表面110s1具有相对一致的尺寸的分隔距离。
148.可以通过以下操作来形成接触布线图案635：在第二绝缘层230的表面和第二蚀刻停止层330的表面上形成阻挡金属层635a；在阻挡金属层635a上形成种子金属层635b；以及在由阻挡金属层635a和种子金属层635b形成的凹空间中形成金属图案635c。例如，在通过干蚀刻工艺去除第二绝缘层230的一部分并且通过湿蚀刻工艺去除第三蚀刻停止层350之后，可以形成沟槽。可以在沟槽中形成阻挡金属层635a以共形地覆盖沟槽的底部和侧壁。可以在阻挡金属层635a上共形地形成种子金属层635b。通过使用种子金属层635b作为电极来执行电镀工艺，可以在种子金属层635b上形成金属图案635c。然后可以执行蚀刻工艺或平坦化工艺以去除第二绝缘层230的顶部上的阻挡金属层635a、种子金属层635b和金属图案635c。
149.参考图9b，可以使半导体衬底110翻转，其中半导体衬底110的第二表面110s2面向上。此后，可以去除半导体衬底110的一部分，使得半导体衬底110可以是薄的。例如，使半导体衬底110变薄可以包括对半导体衬底110的第二表面110s2执行平坦化工艺。平坦化工艺可以是化学机械抛光(cmp)工艺。
150.参考图9c，可以在半导体衬底110的第二表面110s2上形成掩模图案mp。在本发明构思的实施例中，掩模图案mp可以包括诸如旋涂碳硬掩模(soc)材料的含碳材料。
151.掩模图案mp可以包括通过光刻工艺形成的掩模开口mo。掩模开口mo可以暴露半导体衬底110的第二表面110s2。
152.可以执行蚀刻半导体衬底100并且形成贯通孔500h的操作。在本发明构思的实施例中，可以通过蚀刻半导体衬底110的通过掩模图案mp的掩模开口mo暴露的第二表面110s2的操作来形成贯通孔500h。例如，蚀刻工艺可以是使用含氟气体的干蚀刻工艺。
153.在本发明构思的实施例中，蚀刻停止结构300的第一蚀刻停止层310可以在干蚀刻工艺中具有相对低的蚀刻速率或者可以不被蚀刻。因此，在半导体衬底110和第一绝缘层210的蚀刻工艺完成之后，贯通孔500h可以暴露第一蚀刻停止层310的上表面。取决于蚀刻条件，贯通孔500h可以具有或可以不具有与第一蚀刻停止层310的上表面成直角的垂直侧壁。在本发明构思的实施例中，贯通孔500h可以具有渐窄的形状，其中贯通孔500h在水平方向上的横截面积朝向接触布线图案635减小。
154.参考图9d，可以执行清洁贯通孔500h的表面的操作。在本发明构思的实施例中，可以执行通过湿蚀刻工艺清洁限定贯通孔500h的半导体衬底110的内表面和第一绝缘层210的内表面的操作。例如，蚀刻工艺可以是使用诸如含铵材料的蚀刻剂的湿蚀刻工艺。
155.在本发明构思的实施例中，蚀刻停止结构300的第一蚀刻停止层310在湿蚀刻工艺中可以具有相对高的蚀刻速率。另外，蚀刻停止结构300的第二蚀刻停止层330在湿蚀刻工艺中可以具有相对低的蚀刻速率或者可以不被蚀刻。因此，在清洁半导体衬底110和第一绝缘层210的操作中，可以去除第一蚀刻停止层310，并且贯通孔500h可以暴露第二蚀刻停止层330的上表面。
156.根据本发明构思的实施例的半导体器件20可以包括蚀刻停止结构300，并且因此，可以在蚀刻半导体衬底110和第一绝缘层210并且形成贯通孔500h的操作中精细地调整半导体衬底110和第一绝缘层210的蚀刻程度。因此，可以提高半导体器件10的贯通电极结构500和接触布线图案635的连接结构的可靠性。
157.参考图9e，可以在贯通孔500h中形成分隔层410。例如，分隔层410可以共形地覆盖掩模图案mp的上表面以及贯通孔500h的底表面和侧表面。另外，分隔层410可以覆盖蚀刻停止结构300的由贯通孔500h暴露的第二蚀刻停止层330。
158.参考图9f，可以通过蚀刻工艺来执行暴露接触布线图案635的操作。蚀刻工艺可以包括通过干蚀刻工艺去除分隔层410和第二蚀刻停止层330的操作以及通过湿蚀刻工艺去除第三蚀刻停止层350的操作。
159.在通过干蚀刻工艺去除由贯通孔500h暴露的分隔层410和第二蚀刻停止层330的操作中，第三蚀刻停止层350可以充当停止件层。因此，在通过蚀刻工艺暴露接触布线图案635的操作中，可以防止对接触布线图案635的物理损坏。在此蚀刻工艺中，还可以去除掩模图案mp的顶部上的分隔层410，或者可以使其厚度显著地减小。
160.参考图9g，可以执行形成阻挡图案510和种子图案530的操作。阻挡图案510可以形成在分隔层410的表面以及贯通孔500h的底表面和侧表面上。例如，阻挡图案510可以形成在分隔层410的表面、第二蚀刻停止层330的由贯通孔500h暴露的表面、第三蚀刻停止层350的表面和接触布线图案635的表面上。
161.在本发明构思的实施例中，阻挡图案510可以通过沉积工艺而形成，并且可以共形地覆盖贯通孔500h的底表面和侧表面。阻挡图案510可以通过例如化学气相沉积(cvd)工艺、物理气相沉积(pvd)、原子层沉积(ald)或任何其他合适的沉积工艺而形成。阻挡图案510可以在水平方向上通过上述分隔层410与半导体衬底110间隔开。
162.在本发明构思的实施例中，种子图案530可以共形地形成在阻挡图案510的表面上。种子图案530可以通过例如化学气相沉积(cvd)工艺、物理气相沉积(pvd)工艺、原子层沉积(ald)或任何其他合适的沉积工艺而形成。
163.参考图9h，可以执行形成导电通路550的操作。可以通过使用种子图案530作为电极的电镀工艺来形成导电通路550。可以通过电镀工艺在贯通孔500h的内部中填充导电通路550。
164.通过图9g和图9h的制造工艺，可以制造根据本发明构思的实施例的贯通电极结构500。因此，贯通电极结构500可以包括阻挡图案510、种子图案530和导电通路550。
165.参考图9i，可以执行去除设置在半导体衬底110的第二表面110s2上的掩模图案mp、分隔层410、阻挡图案510、种子图案530和一部分导电通路550的操作。
166.在本发明构思的实施例中，可以通过平坦化工艺去除掩模图案mp、分隔层410、阻挡图案510、种子图案530和导电通路550。平坦化工艺可以包括化学机械抛光(cmp)工艺。另
外，通过平坦化工艺去除的阻挡图案510、种子图案530和导电通路550可以形成贯通电极结构500。即，贯通电极结构500可以包括在平坦化工艺之后剩下的阻挡图案510、种子图案530和导电通路550。
167.在平坦化工艺之后剩下的掩模图案mp可以形成上述第三绝缘层250。然而，本发明构思不限于此，并且可以执行平坦化工艺直到半导体衬底110的第二表面110s2被暴露。
168.参考图9j，可以执行在第三绝缘层250的上表面和贯通电极结构500的上表面上形成上布线结构900的操作。例如，形成上布线结构900的操作可以包括在第三绝缘层250上形成上布线绝缘层910的操作以及使上布线绝缘层910图案化并且形成上布线线路图案930和上布线通路图案950的操作。上布线线路图案930可以包括沿水平方向延伸的两个或更多个层。上布线通路图案950可以在上布线绝缘层910内部沿垂直方向延伸以将多个上布线线路图案930互连。
169.可以附加地执行在上布线结构900上形成导电焊盘830的操作。导电焊盘830可以通过上布线结构900电连接到贯通电极结构500。例如，导电焊盘830可以接触上布线通路图案950的一部分，并且可以经由上布线通路图案950和上布线线路图案930电连接到贯通电极结构500。
170.如上所述，可以完成根据本发明构思的实施例的半导体器件20的制造。
171.图10a至图10j是示出了根据本发明构思的实施例的制造半导体器件30的方法的操作的图。
172.在下文中，将参考图10a至图10j描述根据本发明构思的实施例的制造半导体器件30的方法。根据本实施例的制造半导体器件30的方法可以是图5的半导体器件30的制造方法。
173.在下文中，省略了制造半导体器件30的方法与参考图9a至图9j描述的制造半导体器件20的方法之间的冗余描述，并且主要地描述它们之间的差异。
174.参考图10a，可以在半导体衬底110的第一表面110s1上依次堆叠第一绝缘层210、蚀刻停止结构300和第二绝缘层230。
175.可以通过光刻工艺和蚀刻工艺在第二绝缘层230中形成接触布线图案637。例如，在光刻工艺中，掩模图案可以被形成为具有用于限定要蚀刻的第二绝缘层230的区域的开口。例如，在用于形成接触布线图案637的对第二绝缘层230的蚀刻工艺中，蚀刻停止结构300的第一蚀刻停止层310可以充当停止件层。
176.可以通过干蚀刻工艺去除第二绝缘层230、第三蚀刻停止层350和第二蚀刻停止层330，直到第一蚀刻停止层310被暴露。另外，可以通过用于清洁第二绝缘层230的表面的湿蚀刻工艺去除第一蚀刻停止层310。
177.可以在形成接触布线图案637的操作中使用蚀刻停止结构300，使得接触布线图案637可以形成在垂直方向上与半导体衬底110的第一表面110s1具有相对一致的尺寸的分隔距离。
178.可以通过以下操作形成接触布线图案637：在第二绝缘层230的表面、蚀刻停止结构300的表面和第一绝缘层210的表面上形成阻挡金属层637a；在阻挡金属层637a上形成种子金属层637b；以及在由阻挡金属层637a和种子金属层637b形成的凹空间中形成金属图案637c。例如，在通过交替地应用干蚀刻工艺和湿蚀刻工艺来去除第二绝缘层230、第三蚀刻
停止层350、第二蚀刻停止层330和第一蚀刻停止层310之后，可以形成沟槽。阻挡金属层637a可以形成在沟槽中以共形地覆盖沟槽的底部和侧壁。种子金属层637b可以形成在阻挡金属层637a上。通过使用种子金属层637b作为电极来执行电镀工艺，可以在种子金属层637b上形成金属图案637c。然后可以执行蚀刻工艺或平坦化工艺以去除第二绝缘层230的顶部上的阻挡金属层637a、种子金属层637b和金属图案637c。
179.参考图10b，可以使半导体衬底110翻转，使得半导体衬底110的第二表面110s2面向上。此后，可以去除半导体衬底110的一部分，使得半导体衬底110可以是薄的。
180.参考图10c，可以在半导体衬底110的第二表面110s2上形成掩模图案mp。在本发明构思的实施例中，掩模图案mp可以包括诸如soc材料的含碳材料。
181.掩模图案mp可以包括通过光刻工艺形成的掩模开口mo。掩模开口mo可以暴露半导体衬底110的第二表面110s2。
182.可以执行蚀刻半导体衬底110并且形成贯通孔505h的操作。在本发明构思的实施例中，可以通过蚀刻半导体衬底110的通过掩模图案mp的掩模开口mo暴露的第二表面110s2的操作来形成贯通孔505h。例如，蚀刻工艺可以是使用含氟气体的干蚀刻工艺。
183.在本发明构思的实施例中，蚀刻停止结构300可以在蚀刻工艺中不被蚀刻。换句话说，通过蚀刻工艺产生的贯通孔505h可以不暴露蚀刻停止结构300。例如，贯通孔505h可以穿过半导体衬底110的第一表面110s1和第二表面110s2以及第一绝缘层210的上表面。然而，贯通孔505h可以不穿过第一绝缘层210的下表面。
184.参考图10d，可以在贯通孔505h中形成分隔层415。例如，分隔层415可以共形地覆盖掩模图案mp的顶表面以及贯通孔505h的底表面和侧表面。例如，分隔层415可以覆盖第一绝缘层210的通过贯通孔505h暴露的一个表面。
185.参考图10e，可以执行蚀刻第一绝缘层210并且暴露接触布线图案637的操作。在蚀刻贯通孔505h下方的第一绝缘层210之前，可以首先蚀刻掉分隔层415的在贯通孔505h的底部上暴露的部分。例如，蚀刻工艺可以是使用含氟气体的干蚀刻工艺。
186.在本发明构思的实施例中，蚀刻停止结构300的第一蚀刻停止层310在干蚀刻工艺中可以具有相对低的蚀刻速率或者可以不被蚀刻。因此，在蚀刻第一绝缘层210并且暴露接触布线图案637的操作之后，贯通孔505h可以暴露第一蚀刻停止层310的上表面。
187.在本发明构思的实施例中，可以在形成分隔层415的操作之后执行暴露接触布线图案637的蚀刻工艺，因此分隔层415在垂直方向上的长度可以小于暴露接触布线图案637的贯通孔505h在垂直方向上的长度。
188.参考图10f，可以执行清洁贯通孔505h的表面的操作。在本发明构思的实施例中，可以执行通过湿蚀刻工艺清洁限定贯通孔505h的半导体衬底110的内表面和第一绝缘层210的内表面的操作。例如，蚀刻工艺可以是使用诸如含铵材料的蚀刻剂的湿蚀刻工艺。
189.在本发明构思的实施例中，蚀刻停止结构300的第一蚀刻停止层310在湿蚀刻工艺中可以具有相对高的蚀刻速率。另外，蚀刻停止结构300的第二蚀刻停止层330在湿蚀刻工艺中可以具有相对低的蚀刻速率或者可以不被蚀刻。
190.在清洁半导体衬底110和第一绝缘层210的操作中，可以去除第一蚀刻停止层310，并且贯通孔505h可以暴露第二蚀刻停止层330的上表面。因此，可以在贯通孔505h的与接触布线图案637相邻的下部中产生台阶。
191.参考图10g，可以执行形成阻挡图案515和种子图案535的操作。阻挡图案515可以共形地形成在分隔层415的表面以及贯通孔505h的底表面和侧表面上。例如，阻挡图案515可以形成在分隔层415的表面、第二蚀刻停止层330的由贯通孔505h暴露的表面、第一蚀刻停止层310的表面、第一绝缘层210的表面和接触布线图案637的表面上。
192.在本发明构思的实施例中，阻挡图案515可以通过沉积工艺而形成，并且可以共形地覆盖贯通孔505h的底表面和侧表面。阻挡图案515可以通过例如化学气相沉积(cvd)工艺、物理气相沉积(pvd)工艺、原子层沉积(ald)或任何其他合适的沉积工艺而形成。阻挡图案515可以通过上述分隔层415在水平方向上与半导体衬底110间隔开。
193.在本发明构思的实施例中，种子图案535可以共形地形成在阻挡图案515的表面上。种子图案535可以通过例如化学气相沉积(cvd)工艺、物理气相沉积(pvd)工艺、原子层沉积(ald)工艺或任何其他合适的沉积工艺而形成。
194.参考图10h，可以执行形成导电通路555的操作。可以通过使用种子图案535作为电极的电镀工艺来形成导电通路555。可以通过电镀工艺在贯通孔505h的内部中填充导电通路555。
195.通过图10a至图10h的制造工艺，可以制造根据本发明构思的实施例的贯通电极结构505。因此，贯通电极结构505可以包括阻挡图案515、种子图案535和导电通路555。
196.参考图10i，可以去除设置在半导体衬底110的第二表面110s2上的掩模图案mp、分隔层415、阻挡图案515、种子图案535和一部分导电通路555。
197.在本发明构思的实施例中，可以通过平坦化工艺去除掩模图案mp、分隔层415、阻挡图案515、种子图案535和导电通路555。平坦化工艺可以包括化学机械抛光(cmp)工艺。另外，通过平坦化工艺去除的阻挡图案515、种子图案535和导电通路555可以形成贯通电极结构505。即，贯通电极结构505可以包括在平坦化工艺之后剩下的阻挡图案515、种子图案535和导电通路555。
198.在平坦化工艺之后剩下的掩模图案mp可以形成上述第三绝缘层250。然而，本发明构思不限于此，并且可以执行平坦化工艺直到半导体衬底110的第二表面110s2被暴露。
199.参考图10j，可以执行在第三绝缘层250的上表面和贯通电极结构505的上表面上形成上布线结构900的操作。例如，形成上布线结构900的操作可以包括在第三绝缘层250上形成上布线绝缘层910的操作以及使上布线绝缘层910图案化并且形成上布线线路图案930和上布线通路图案950的操作。上布线线路图案930可以包括沿水平方向延伸的两个或更多个层。上布线通路图案950可以在上布线绝缘层910内部沿垂直方向延伸以将多个上布线线路图案930互连。
200.可以附加地执行在上布线结构900上形成导电焊盘830的操作。导电焊盘830可以通过上布线结构900电连接到贯通电极结构505。例如，导电焊盘830可以接触上布线通路图案950的一部分，并且可以经由上布线通路图案950和上布线线路图案930电连接到贯通电极结构505。
201.如上所述，可以完成根据本发明构思的实施例的半导体器件30的制造。
202.在根据本发明构思的实施例的制造半导体器件30的方法中，包括多个蚀刻停止层310、330和350的蚀刻停止结构300可以在蚀刻半导体衬底110和第一绝缘层210的操作中被用作停止件层。
203.蚀刻停止结构300的蚀刻停止层310、330和350可以具有在其中交替地堆叠具有不同蚀刻选择性的两种材料的结构。可以通过蚀刻停止结构300精细地控制半导体衬底110和第一绝缘层210的蚀刻程度。因此，可以在制造半导体器件30的工艺中防止对接触布线图案637的物理损坏，并且可以提高接触布线图案637与贯通电极结构505之间的连接结构的可靠性。
204.虽然已经参考本发明构思的实施例特别示出并描述了本发明构思，但是应理解，在不脱离如所附权利要求中所限定的本发明构思的精神和范围的情况下，可以在其中做出形式和细节上的各种改变。