双绝缘体上硅器件及其制造方法与流程

1.本发明涉及半导体制造领域，特别是涉及一种双绝缘体上硅器件，还涉及一种双绝缘体上硅器件的制造方法。


背景技术：

2.双绝缘体上硅(double silicon on insulator，dsoi)器件是在silicon on insulator(soi)基础上增加二氧化硅层(sio2)和单晶硅层(si)形成，其继承了soi优秀的抗单粒子效应等能力，在背栅效应、辐射总剂量效应以及电极串扰效应等方面要比体硅工艺和soi工艺都有较大的改进。
3.传统的dsoi器件只能通过衬底加偏置电压，通过施加偏置电压来调制器件的作用有限。


技术实现要素：

4.基于此，有必要提供一种偏置电压的调节更为灵活的双绝缘体上硅器件。
5.一种双绝缘体上硅器件，包括：衬底；第二绝缘埋层，设于所述衬底上；第二半导体层，设于所述第二绝缘埋层上；第一绝缘埋层，设于所述第二半导体层上；第一半导体层，设于所述第一绝缘埋层上，所述第一半导体层包括有源区；栅极，设于所述第一半导体层上；所述双绝缘体上硅器件形成有凹陷至所述第二半导体层的第一背栅凹陷区，和凹陷至所述衬底的第二背栅凹陷区；在所述第一背栅凹陷区，所述第二半导体层通过顶部引出作为第一背栅端；在所述第二背栅凹陷区，所述衬底通过顶部引出作为第二背栅端。
6.在其中一个实施例中，还包括浅槽隔离结构，所述第二背栅凹陷区的四周形成有所述浅槽隔离结构。
7.在其中一个实施例中，还包括层间介质，所述第一背栅凹陷区内和第二背栅凹陷区内填充有所述层间介质。
8.在其中一个实施例中，所述有源区包括源极区和漏极区，所述双绝缘体上硅器件包括金属氧化物半导体场效应晶体管，所述栅极、源极区及漏极区为所述金属氧化物半导体场效应晶体管的组成结构。
9.在其中一个实施例中，所述双绝缘体上硅器件还包括所述源极区上的源极接触孔，所述漏极区上的漏极接触孔，及所述栅极上的栅极接触孔。
10.在其中一个实施例中，所述第二半导体层和衬底通过各自的接触孔引出依次分别作为第一背栅端和第二背栅端。
11.在其中一个实施例中，所述栅极包括多晶硅栅。
12.在其中一个实施例中，所述双绝缘体上硅器件还包括位于所述多晶硅栅和所述第一半导体层之间的栅介质层。
13.在其中一个实施例中，所述双绝缘体上硅器件还包括位于所述栅极的侧面的侧墙结构。
14.在其中一个实施例中，所述栅介质层的材质包括二氧化硅。
15.在其中一个实施例中，所述第一绝缘埋层是埋氧层
16.在其中一个实施例中，所述第二绝缘埋层是埋氧层
17.在其中一个实施例中，所述衬底是硅层。
18.在其中一个实施例中，所述第一半导体层是硅层。
19.在其中一个实施例中，所述第二半导体层是硅层。
20.在其中一个实施例中，各接触孔中填充有导电材质。
21.在其中一个实施例中，所述导电材质包括金属和/或合金。
22.在其中一个实施例中，各接触孔在底部与下方结构接触的位置形成金属硅化物。
23.上述双绝缘体上硅器件，设置了第一背栅端和第二背栅端两个背栅端，由于第二背栅凹陷区下凹至衬底，因此第二半导体层在第二背栅凹陷区被截断形成独立区域，因此可以通过对第一背栅端施加电压来单独调节对应的独立区域上的器件的背栅电压，和/或通过对第二背栅端施加电压来调节多个器件的背栅电压。因此器件的设计灵活性更强，可以根据设计需要施加不同的背偏电压，以达到优化器件的目的。
24.还有必要提供一种双绝缘体上硅器件的制造方法。
25.一种双绝缘体上硅器件的制造方法，包括：获取基底，所述基底包括依次叠设的衬底、第二绝缘埋层、第二半导体层、第一绝缘埋层、第一半导体层；图案化所述第一半导体层形成有源区；在所述有源区上形成栅极；图案化所述第二半导体层的上方结构，形成第一背栅凹陷区，所述第一背栅凹陷区的底部露出部分所述第二半导体层；；图案化所述衬底的上方结构，形成第二背栅凹陷区，所述第二背栅凹陷区的底部露出部分所述衬底；将所述第一背栅凹陷区位置处的第二半导体层顶部引出作为第一背栅端，并将所述第二背栅凹陷区位置处的衬底顶部引出作为第二背栅端。
26.在其中一个实施例中，所述图案化所述第一半导体层形成有源区的步骤之后、所述在所述有源区上形成栅极的步骤之前，还包括形成浅槽隔离结构的步骤。
27.在其中一个实施例中，所述在所述有源区上形成栅极的步骤包括：在所述有源区上形成栅介质层；在所述栅介质层上形成多晶硅栅。
28.在其中一个实施例中，所述去除部分区域的所述第二半导体层的上方结构的步骤之前，还包括在所述栅极的侧面形成侧墙结构的步骤。
29.在其中一个实施例中，所述图案化所述第一半导体层形成有源区的步骤之后、所述形成浅槽隔离结构的步骤之前，还包括图案化所述第一绝缘埋层和第二半导体层的步骤。
30.在其中一个实施例中，所述图案化所述第二半导体层的上方结构的步骤，包括光刻并刻蚀所述第一背栅凹陷区的浅槽隔离结构和第一绝缘埋层；所述图案化所述衬底的上方结构的步骤，包括光刻并刻蚀所述第二背栅凹陷区的浅槽隔离结构和第二绝缘埋层；所述图案化所述第一绝缘埋层和第二半导体层的步骤包括光刻并刻蚀所述第一绝缘埋层和第二半导体层，且刻蚀去除的区域在所述衬底上的正投影为第一区域，所述刻蚀所述第二背栅凹陷区的浅槽隔离结构和第二绝缘埋层的步骤刻蚀去除的区域在所述衬底上的正投影位于所述第一区域内。
31.在其中一个实施例中，所述将所述第一背栅凹陷区位置处的第二半导体层顶部引
出作为第一背栅端的步骤包括：在所述第一背栅凹陷区位置处的第二半导体层上方形成第一背栅接触孔，从而将所述第二半导体层引出；所述将所述第二背栅凹陷区位置处的衬底顶部引出作为第二背栅端的步骤包括：在所述第二背栅凹陷区位置处的衬底上方形成第二背栅接触孔，从而将所述衬底引出。
32.在其中一个实施例中，所述将所述第一背栅凹陷区位置处的第二半导体层顶部引出作为第一背栅端的步骤包括：对所述第一背栅凹陷区位置处的第二半导体层顶部进行金属化处理，形成金属硅化物；通过刻蚀形成所述第一背栅接触孔，并在所述第一背栅接触孔内填充导电材料；所述将所述第二背栅凹陷区位置处的衬底顶部引出作为第二背栅端的步骤包括：对所述第二背栅凹陷区位置处的衬底顶部进行金属化处理，形成金属硅化物；通过刻蚀形成所述第二背栅接触孔，并在所述第二背栅接触孔内填充导电材料。
33.在其中一个实施例中，所述图案化所述第一半导体层形成有源区的步骤包括：在所述第一半导体层上形成衬垫氧化层；在所述衬垫氧化层上形成硬掩膜层；在所述硬掩膜层上光刻，并刻蚀所述硬掩膜层、衬垫氧化层及第一半导体层，形成所述有源区。
34.在其中一个实施例中，所述硬掩膜层是氮化硅层。
附图说明
35.为了更好地描述和说明这里公开的那些发明的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的发明、目前描述的实施例和/或示例以及目前理解的这些发明的最佳模式中的任何一者的范围的限制。
36.图1是一实施例中双绝缘体上硅器件的剖面结构示意图；
37.图2是一实施例中双绝缘体上硅器件的制造方法的流程图；
38.图3a-3d是一实施例采用图2所示的制造方法制造的过程中双绝缘体上硅器件的剖面示意图。
具体实施方式
39.为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
40.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
41.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部
件、区、层或部分可表示为第二元件、部件、区、层或部分。
42.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
43.在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
44.这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
45.本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于p型和n型杂质，为区分掺杂浓度，简易的将p 型代表重掺杂浓度的p型，p型代表中掺杂浓度的p型，p-型代表轻掺杂浓度的p型，n 型代表重掺杂浓度的n型，n型代表中掺杂浓度的n型，n-型代表轻掺杂浓度的n型。
46.图1是一实施例中双绝缘体上硅器件的剖面结构示意图。双绝缘体上硅器件从下到上包括衬底110、第二绝缘埋层124、第二半导体层134、第一绝缘埋层122、第一半导体层132及栅极。第二绝缘埋层124设于衬底110上。第二半导体层134设于第二绝缘埋层124上。第一绝缘埋层122设于第二半导体层134上。第一半导体层132设于第一绝缘埋层122上。有源区(图1中未标示)设于第一半导体层132中。栅极设于第一半导体层132上。
47.上述双绝缘体上硅器件形成有下凹至第二半导体层134的第一背栅凹陷区181，和下凹至衬底110的第二背栅凹陷区183。在第一背栅凹陷区181，第二半导体层134通过顶部引出作为第一背栅端。在第二背栅凹陷区183，衬底110通过顶部引出作为第二背栅端。
48.上述双绝缘体上硅器件，设置了第一背栅端和第二背栅端两个背栅端，由于第二背栅凹陷区183下凹至衬底110，因此第二半导体层134在第二背栅凹陷区183被截断形成独立区域，因此可以通过对第一背栅端施加电压来单独调节对应的独立区域上的器件的背栅电压，和/或通过对第二背栅端施加电压来调节多个器件的背栅电压(因为多个器件共用衬底110)。因此器件的设计灵活性更强，可以根据设计需要施加不同的背偏电压，以达到优化器件的目的。
49.在图1所示的实施例中，栅极包括多晶硅栅142。多晶硅栅142和第一半导体层132之间还设有栅介质层144。栅介质层144的材质可以是二氧化硅。栅极的侧面还设有侧墙结构146。
50.在本技术的一个实施例中，双绝缘体上硅器件包括金属氧化物半导体场效应晶体管(mosfet)，第一半导体层132中的有源区包括源极区和漏极区，所述栅极、源极区和漏极区均为该mosfet的组成结构。
51.在本技术的一个实施例中，衬底110、第一半导体层132及第二半导体层134均为硅层。第一绝缘埋层122和第二绝缘埋层124均为埋氧层，其材质可以为二氧化硅。
52.在图1所示的实施例中，双绝缘体上硅器件还包括浅槽隔离结构150。第二背栅凹陷区183的四周形成有浅槽隔离结构150。如前述，第二半导体层134被截断形成独立区域，一部分的浅槽隔离结构150形成于该独立区域的一侧与第二背栅凹陷区183之间，该独立区域的另一侧也设置浅槽隔离结构150(从而将独立区域的另一侧截断)。
53.在图1所示的实施例中，双绝缘体上硅器件还包括第一半导体层132上及栅极上的层间介质(ild)160。第一背栅凹陷区181内和第二背栅凹陷区183内均填充有层间介质160。
54.在图1所示的实施例中，第二半导体层134的顶部通过第一背栅接触孔171引出作为第一背栅端，衬底110的顶部通过第二背栅接触孔173引出作为第二背栅端。源极区、漏极区和栅极也分别通过源极接触孔175、漏极接触孔177及栅极接触孔179引出。各接触孔内填充有导电材料，导电材料可以是金属和/或合金。进一步地，各接触孔在底部与下方结构接触的位置形成金属硅化物152。
55.在本技术的一个实施例中，第二绝缘埋层124的厚度为第二半导体层134的厚度为第一绝缘埋层122的厚度为第一半导体层132的厚度为多晶硅栅142的厚度为
56.本技术相应提供一种双绝缘体上硅器件的制造方法，可以用于制造以上相应实施例所述的双绝缘体上硅器件。图2是一实施例中双绝缘体上硅器件的制造方法的流程图，包括下列步骤：
57.s210，获取基底。
58.在图3a所示的实施例中，基底包括依次叠设的衬底110、第二绝缘埋层124、第二半导体层134、第一绝缘埋层122及第一半导体层132。
59.s220，图案化第一半导体层形成有源区。
60.可以通过光刻和刻蚀工艺去除部分第一半导体层132(去除的位置可以在后续工艺中形成浅沟槽隔离结构)。
61.在本技术的一个实施例中，步骤s220包括：在第一半导体层132上形成衬垫氧化层212。然后在衬垫氧化层212上形成硬掩膜层214。接着在硬掩膜层214上光刻形成光刻胶图案222，再以光刻胶图案222作为刻蚀掩膜层，刻蚀硬掩膜层214、衬垫氧化层212及第一半导体层132，形成有源区。步骤s220完成后器件的剖面参照图3b。在本技术的一个实施例中，硬掩膜层214为氮化硅层。
62.s230，在有源区上形成栅极。
63.在本技术的一个实施例中，步骤s230之前还包括图案化第一绝缘埋层122和第二
半导体层134的步骤。具体可以通过光刻及刻蚀第一绝缘埋层122和第二半导体层134，使得第二半导体层134形成多个相互之间被隔离开的独立区域，每个独立区域在后续工艺中配套设置一个第一背栅端。
64.在本技术的一个实施例中，在图案化第一绝缘埋层122和第二半导体层134之后，还可以形成浅槽隔离结构150。具体地，浅槽隔离结构150形成在有源区之外的区域，参照图3c。
65.在本技术的一个实施例中，步骤s230包括在有源区上形成栅介质层144，以及在栅介质层144上形成多晶硅栅142。栅介质层144可以通过热氧化或者沉积工艺形成。多晶硅栅142可以通过在栅介质层144上沉积多晶硅形成。如图3c所示，可以光刻形成光刻胶224后作为刻蚀掩膜刻蚀多晶硅栅142和栅介质层144，对多晶硅栅142和栅介质层144进行刻蚀。
66.在形成栅极之前先要将硬掩膜层214和衬垫氧化层212去除。
67.在本技术的一个实施例中，刻蚀多晶硅栅142和栅介质层144之后还包括在栅极的侧面形成侧墙结构146的步骤。
68.在本技术的一个实施例中，在形成侧墙结构146之后，可以通过离子注入工艺在有源区中形成源极区和漏极区。在本技术的一个实施例中，双绝缘体上硅器件包括mosfet，所述栅极、源极区和漏极区均为该mosfet的组成结构。
69.s240，形成第一背栅凹陷区。
70.图案化第二半导体层134的上方结构，形成第一背栅凹陷区181，第一背栅凹陷区181的底部将相应位置的第二半导体层134露出，。具体可以通过光刻并刻蚀浅槽隔离结构150和第一绝缘埋层122，形成第一背栅凹陷区181，参照图3d。
71.s250，形成第二背栅凹陷区。
72.图案化衬底110的上方结构，形成第二背栅凹陷区183，第二背栅凹陷区183的底部将相应位置的衬底100露出。具体可以通过光刻并刻蚀浅槽隔离结构150和第二绝缘埋层124，形成第二背栅凹陷区183。由于在前述图案化第一绝缘埋层122和第二半导体层134的步骤中已将部分区域的第一绝缘埋层122和第二半导体层134去除，步骤s250的刻蚀是在该去除区域刻穿浅槽隔离结构150后继续向下刻蚀第二绝缘埋层124。
73.s260，引出第一背栅端和第二背栅端。
74.将第一背栅凹陷区181位置处的第二半导体层134的顶部引出作为第一背栅端，并将第二背栅凹陷区183位置处的衬底110顶部引出作为第二背栅端。
75.在本技术的一个实施例中，通过在第一背栅凹陷区181位置处的第二半导体层134上方形成第一背栅接触孔171，从而将第二半导体层134引出；第一背栅接触孔171中填充导电材料。通过在第二背栅凹陷区183位置处的衬底110上方形成第二背栅接触孔173，从而将衬底110引出；第二背栅接触孔173中填充导电材料。步骤s260完成后的器件结构可以参考图1。
76.在本技术的一个实施例中，引出第一背栅端和第二背栅端的步骤包括：对第一背栅凹陷区181位置处的第二半导体层134顶部和第二背栅凹陷区183位置处的衬底110顶部进行金属化处理，形成金属硅化物152。然后在器件正面淀积形成层间介质160。接着刻蚀层间介质160形成第一背栅接触孔171和第二背栅接触孔173。最后在第一背栅接触孔171和第二背栅接触孔173内填充导电材料。
77.上述制造方法形成的双绝缘体上硅器件，设置了第一背栅端和第二背栅端两个背栅端，由于第二背栅凹陷区下凹至衬底，因此第二半导体层在第二背栅凹陷区被截断形成独立区域，因此可以通过对第一背栅端施加电压来单独调节对应的独立区域上的器件的背栅电压，和/或通过对第二背栅端施加电压来调节多个器件的背栅电压。因此器件的设计灵活性更强，可以根据设计需要施加不同的背偏电压，以达到优化器件的目的。
78.应该理解的是，虽然本技术的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且本技术的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
79.在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
80.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
81.以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。