双绝缘体上硅器件及其制造方法与流程

技术特征：
1.一种双绝缘体上硅器件，其特征在于，包括：衬底；第二绝缘埋层，设于所述衬底上；第二半导体层，设于所述第二绝缘埋层上；第一绝缘埋层，设于所述第二半导体层上；第一半导体层，设于所述第一绝缘埋层上，所述第一半导体层包括有源区；栅极，设于所述第一半导体层上；所述双绝缘体上硅器件形成有凹陷至所述第二半导体层的第一背栅凹陷区，和凹陷至所述衬底的第二背栅凹陷区；在所述第一背栅凹陷区，所述第二半导体层通过顶部引出作为第一背栅端；在所述第二背栅凹陷区，所述衬底通过顶部引出作为第二背栅端。2.根据权利要求1所述的双绝缘体上硅器件，其特征在于，还包括浅槽隔离结构，所述第二背栅凹陷区的四周形成有所述浅槽隔离结构。3.根据权利要求1所述的双绝缘体上硅器件，其特征在于，还包括层间介质，所述第一背栅凹陷区内和第二背栅凹陷区内填充有所述层间介质。4.根据权利要求1所述的双绝缘体上硅器件，其特征在于，所述有源区包括源极区和漏极区，所述双绝缘体上硅器件包括金属氧化物半导体场效应晶体管，所述栅极、源极区及漏极区为所述金属氧化物半导体场效应晶体管的组成结构。5.根据权利要求1所述的双绝缘体上硅器件，其特征在于，所述第二半导体层和衬底通过各自的接触孔引出依次分别作为第一背栅端和第二背栅端。6.一种双绝缘体上硅器件的制造方法，包括：获取基底，所述基底包括依次叠设的衬底、第二绝缘埋层、第二半导体层、第一绝缘埋层、第一半导体层；图案化所述第一半导体层形成有源区；在所述有源区上形成栅极；图案化所述第二半导体层的上方结构，形成第一背栅凹陷区，所述第一背栅凹陷区的底部露出部分所述第二半导体层；图案化所述衬底的上方结构，形成第二背栅凹陷区，所述第二背栅凹陷区的底部露出部分所述衬底；将所述第一背栅凹陷区位置处的第二半导体层顶部引出作为第一背栅端，并将所述第二背栅凹陷区位置处的衬底顶部引出作为第二背栅端。7.根据权利要求6所述的双绝缘体上硅器件的制造方法，其特征在于，所述图案化所述第一半导体层形成有源区的步骤之后、所述在所述有源区上形成栅极的步骤之前，还包括形成浅槽隔离结构的步骤。8.根据权利要求7所述的双绝缘体上硅器件的制造方法，其特征在于，所述图案化所述第一半导体层形成有源区的步骤之后、所述形成浅槽隔离结构的步骤之前，还包括图案化所述第一绝缘埋层和第二半导体层的步骤。9.根据权利要求8所述的双绝缘体上硅器件的制造方法，其特征在于，所述图案化所述第二半导体层的上方结构的步骤，包括光刻并刻蚀所述第一背栅凹陷区的浅槽隔离结构和第一背栅凹陷区的第一绝缘埋层；所述图案化所述衬底的上方结构的步骤，包括光刻并刻
蚀所述第二背栅凹陷区的浅槽隔离结构和第二绝缘埋层；所述图案化所述第一绝缘埋层和第二半导体层的步骤包括光刻并刻蚀所述第一绝缘埋层和第二半导体层，且刻蚀去除的区域在所述衬底上的正投影为第一区域，所述刻蚀所述第二背栅凹陷区的浅槽隔离结构和第二绝缘埋层的步骤刻蚀去除的区域在所述衬底上的正投影位于所述第一区域内。10.根据权利要求6所述的双绝缘体上硅器件的制造方法，其特征在于，所述将所述第一背栅凹陷区位置处的第二半导体层顶部引出作为第一背栅端的步骤包括：在所述第一背栅凹陷区位置处的第二半导体层上方形成第一背栅接触孔，从而将所述第二半导体层引出；所述将所述第二背栅凹陷区位置处的衬底顶部引出作为第二背栅端的步骤包括：在所述第二背栅凹陷区位置处的衬底上方形成第二背栅接触孔，从而将所述衬底引出。

技术总结
本发明涉及一种双绝缘体上硅器件及其制造方法，所述双绝缘体上硅器件包括：衬底；第二绝缘埋层，设于所述衬底上；第二半导体层，设于所述第二绝缘埋层上；第一绝缘埋层，设于所述第二半导体层上；第一半导体层，设于所述第一绝缘埋层上，所述第一半导体层包括有源区；栅极，设于所述第一半导体层上；所述双绝缘体上硅器件形成有凹陷至所述第二半导体层的第一背栅凹陷区，和凹陷至所述衬底的第二背栅凹陷区；在所述第一背栅凹陷区，所述第二半导体层通过顶部引出作为第一背栅端；在所述第二背栅凹陷区，所述衬底通过顶部引出作为第二背栅端。本发明器件的设计灵活性更强，可以根据设计需要施加不同的背偏电压，以达到优化器件的目的。目的。目的。


技术研发人员：梁志彬 张松 金炎 王德进 李小红 刘群 过夏雨
受保护的技术使用者：无锡华润上华科技有限公司
技术研发日：2021.05.10
技术公布日：2022/11/10