一种多倍频扫频方法与流程

1.本发明涉及频率调制领域，具体地，涉及一种多倍频扫频方法。


背景技术：

2.率调制连续波(frequency-modulated continuous wave,fmcw)广泛应用于现代雷达、无人机、汽车自动驾驶等领域中，相较于多普勒雷达，具有分辨率高、灵敏度高和可测信息量更多的优点，通过连续控制delta-sigma小数调制器的分频比的方式，通过数字电路实现扫频功能，相较于dds(直接数字频率合成)控制pll(锁相回路)的方式，能够提升性能。通常的pll通过vco(压控振荡器)直接输出，并反馈给反馈分频器，因此可以实现的扫频范围为一个倍频程，但在实际的工程应用中，vco后还可连接输出分频器，该输出分频器实现2的幂次方分频(如1/2/4/8
……
等分频比)，在这种情况下，还需要提供多倍频程的扫频输出，从而拓展扫频的范围，但是如何能够通过数字电路来实现多倍频程的扫频方式，成为目前人们普遍关注的问题，然而，现有的技术缺少结合分频器应用的多倍频程扫频方法及其数字电路，也未见相关的报道。


技术实现要素：

3.本发明目的是提供多倍频程的扫频输出。
4.为实现上述目的，本发明提供了一种多倍频扫频方法，应用于扫频装置中，扫频装置包括：扫频模块、delta-sigma小数调制器模块、分频器和锁相环；扫频模块和delta-sigma小数调制器模块的时钟分别受控于锁相环的鉴相时钟和分频时钟，锁相环输出的锁定指示信号ldt连接扫频模块的输入，扫频模块输出的整数分频比和小数分频比作为delta-sigma小数调制器模块输入，delta-sigma小数调制器模块输出分频比至锁相环；
5.所述方法包括以下步骤：
6.基于控制信号获得起始分频比和终止分频比并输入扫频模块，扫频模块将分频比输出至分频器控制分频器的分频比切换信号；
7.设定扫频装置的若干个工作状态；
8.控制扫频装置在若干个工作状态中进行切换使分频器输出多倍频程的扫频信号。
9.本发明的扫频模块的工作频率受控于锁相环的鉴相频率fref，在锁定状态下，与delta-sigma小数调制器的工作频率应当保证频率相同且相差固定(即在锁相状态下，输入两个时钟同频且相差固定)。在电路上，表现为扫频模块的时钟clk_swp连接锁相环的鉴相时钟clk_ref，为便于说明，本发明约定扫频输出响应于扫频时钟clk_swp的上升沿，即当clk_swp的上升沿来临时，扫频输出的整数分频比nint和小数分频比nfrac的值完成更新。通过外部的控制信号起始分频比odiv_str和终止分频比odiv_trm输入给扫频模块，作为指示扫频模块的多倍频算法的倍频程控制，经过算法处理后，扫频模块将控制字odiv_cal输出给2的幂次方分频器，作为控制2的幂次方分频器的分频比切换信号。2的幂次方分频器向外部输出多倍频程的扫频信号。
10.其中，扫频模块实现频率高到低(或由低到高)连续变化；小数调制模块实现小数分频功能，锁相环实现输出信号的频率成比例地反映输入信号的频率；分频器实现对输出频率的分频。
11.优选的，所述扫频装置包括8个工作状态，分别为：初始化及锁定判决状态s1、扫频模式判决状态s2、上行扫频状态s3、下行扫频状态s4、初始失锁处理状态s5、上行失锁处理状态s6、下行失锁处理状态s7和终止状态s8；
12.启动扫频开始进入状态s1，在状态s1中完成初始化参数的配置后，进行锁相环锁定判决，若锁相环失锁则切换至状态s5；
13.在状态s5中等待锁相环重新锁定后切回状态s1，在状态s1中若锁相环锁定则切换至状态s2；
14.在状态s2中进行扫频模式判决，然后进行扫频方向判决，若为上行扫频，则由状态s2切换至状态s3，若为下行扫频，则由状态s2切换至状态s4，并对分频比跳变的指针进行设置；
15.在状态s3中进行上行扫频控制，若扫频频率达到终止分频比且锁相环锁定则切换至状态s8，若锁相环失锁则切换至状态s6；在状态s6中进行上行过程中的锁相环锁定判决，若锁相环锁定则切换回状态s3；
16.在状态s4中进行下行扫频控制，若扫频频率回到起始分频比且锁相环锁定则切换至状态s8，若锁相环失锁则切换至状态s7；
17.在状态s8中根据扫频模式决定进入下一段扫频状态，若为连续式扫频，则切换至状态s2，若为触发式扫频，则切换至状态s1。
18.优选的，扫频信号包括多段依次连接的扫频信号段，每段扫频信号段的扫频方向为上行扫频、下行扫频和平行扫频中的任意一种，每段扫频信号段分别对应相应的扫频时长。
19.优选的，在扫频前本方法还包括对每段扫频信号段的起始整数分频比和起始小数分频比分别进行标记获得标记信息，并根据扫频信号配置标记信息需满足的条件信息。
20.其中，所述扫频信号为上锯齿波型扫频信号，或所述扫频信号为下锯齿波型扫频信号，或所述扫频信号为三角波型扫频信号，或所述扫频信号为梯形波型扫频信号。
21.即本装置能够实现任意波形的扫频，具体实现方式为：
22.为了实现上锯齿波型扫频信号，上锯齿波可表征为一段上行的扫频段，本方法进行了相应的设计，具体为当扫频信号为上锯齿波型扫频信号时，在扫频前本方法还包括：
23.配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1和nfrac_ramp1，配置满足以下两种条件中的至少一个：
24.条件1：nint_ramp0＜nint_ramp1；
25.条件2：nint_ramp0＝nint_ramp1且nfrac_ramp0＜nfrac_ramp1；
26.第一段扫频信号段的起始整数分频比标记为nint_ramp0，第一段扫频信号段的起始小数分频比标记为nfrac_ramp0，第一段扫频信号段的扫频步进标记为step_ramp0；第二段扫频信号段的起始整数分频比标记为nint_ramp1，第二段扫频信号段的起始小数分频比标记为nfrac_ramp1，第二段扫频信号段的扫频步进标记为step_ramp1。
27.为了实现下锯齿波型扫频信号，下锯齿波可表征为一段下行的扫频段，本方法进
行了相应的设计，具体为当扫频信号为下锯齿波型扫频信号时，在扫频前本方法还包括：
28.配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1和nfrac_ramp1，配置满足以下两种条件中的至少一个：
29.条件3：nint_ramp0＞nint_ramp1；
30.条件4：nint_ramp0＝nint_ramp1且nfrac_ramp0＞nfrac_ramp1；
31.第一段扫频信号段的起始整数分频比标记为nint_ramp0，第一段扫频信号段的起始小数分频比标记为nfrac_ramp0，第一段扫频信号段的扫频步进标记为step_ramp0；第二段扫频信号段的起始整数分频比标记为nint_ramp1，第二段扫频信号段的起始小数分频比标记为nfrac_ramp1，第二段扫频信号段的扫频步进标记为step_ramp1。
32.为了实现三角波型扫频信号，三角波可表征为一段上行的扫频段连接一段下行的扫频段，本方法进行了相应的设计，具体为当扫频信号为三角波型扫频信号时，在扫频前本方法还包括：
33.配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1、step_ramp1、nint_ramp2和nfrac_ramp2，配置满足以下四种条件中的至少一个：
34.条件5：nint_ramp0＜nint_ramp1且nint_ramp1＞nint_ramp2；
35.条件6：nint_ramp0＝nint_ramp1且nfrac_ramp0＜nfrac_ramp1且nint_ramp1＞nint_ramp2；
36.条件7：nint_ramp0＜nint_ramp1且nint_ramp1＝nint_ramp2且nfrac_ramp1＞nfrac_ramp2；
37.条件8：nint_ramp0＝nint_ramp1且nfrac_ramp0＜nfrac_ramp1且nint_ramp1＝nint_ramp2且nfrac_ramp1＞nfrac_ramp2；
38.第一段扫频信号段的起始整数分频比标记为nint_ramp0，第一段扫频信号段的起始小数分频比标记为nfrac_ramp0，第一段扫频信号段的扫频步进标记为step_ramp0；第二段扫频信号段的起始整数分频比标记为nint_ramp1，第二段扫频信号段的起始小数分频比标记为nfrac_ramp1，第二段扫频信号段的扫频步进标记为step_ramp1，第三段扫频信号段的起始整数分频标记为nint_ramp2，第三段扫频信号段的起始小数分频比标记为nfrac_ramp2，第三段扫频信号段的扫频步进标记为step_ramp2。
39.为了实现梯形波型扫频信号，梯形波可表征为一段上行的扫频段连接一段平行的扫频段再连接一段下行的扫频段，本方法进行了相应的设计，具体为当扫频信号为梯形波型扫频信号时，在扫频前本方法还包括：
40.配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1、step_ramp1、nint_ramp2、nfrac_ramp2、step_ramp2、nint_ramp3和nfrac_ramp3，配置满足以下四种条件中的至少一个：
41.条件9：nint_ramp0＜nint_ramp1且nint_ramp2＞nint_ramp3且nint_ramp1＝nint_ramp2且nfrac_ramp1＝nfrac_ramp2；
42.条件10：nint_ramp0＝nint_ramp1且nfrac_ramp0＜nfrac_ramp1且nint_ramp2＞nint_ramp3且nint_ramp1＝nint_ramp2且nfrac_ramp1＝nfrac_ramp2；
43.条件11：nint_ramp0＜nint_ramp1且nint_ramp2＝nint_ramp3且nfrac_ramp2＞nfrac_ramp3且nint_ramp1＝nint_ramp2且nfrac_ramp1＝nfrac_ramp2；
44.条件12：nint_ramp0＝nint_ramp1且nfrac_ramp0＜nfrac_ramp1且nint_ramp2＝nint_ramp3且nfrac_ramp2＞nfrac_ramp3且nint_ramp1＝nint_ramp2且nfrac_ramp1＝nfrac_ramp2；
45.第一段扫频信号段的起始整数分频比标记为nint_ramp0，第一段扫频信号段的起始小数分频比标记为nfrac_ramp0，第一段扫频信号段的扫频步进标记为step_ramp0；第二段扫频信号段的起始整数分频比标记为nint_ramp1，第二段扫频信号段的起始小数分频比标记为nfrac_ramp1，第二段扫频信号段的扫频步进标记为step_ramp1，第三段扫频信号段的起始整数分频标记为nint_ramp2，第三段扫频信号段的起始小数分频比标记为nfrac_ramp2，第三段扫频信号段的扫频步进标记为step_ramp2，第四段扫频信号段的起始整数分频比标记为nint_ramp3，第四段扫频信号段的起始小数分频比标记为nfrac_ramp3，第四段扫频信号段的扫频步进标记为step_ramp3。
46.优选的，在状态s1中包括如下步骤：
47.对输入的起始整数分频比nint_str、起始小数分频比nfrac_str和起始分频比odiv_str进行处理，获得扩展起始整数分频比nint_str_expand和扩展起始小数分频比nfrac_str_expand；
48.对输入的终止整数分频比nint_trm、终止小数分频比nfrac_trm和终止分频比odiv_trm进行处理，获得落在终止整数分频比nint_trm_expand和扩展终止小数分频比nfrac_trm_expand；
49.通过锁相环输出的锁定指示信号ldt判决当前锁相环的状态，若锁相环为锁定状态，则进入到状态s2，若锁相环为失锁状态，则从状态s1切换至状态s5，进入重锁过程，锁定完成后回到状态s1，并切换到状态s2。
50.优选的，在状态s2中包括如下步骤：
51.对设定的扫频模式进行判决，扫频模式包括连续式双向扫频、触发式双向扫频和触发式单向扫频，连续式双向扫频为上行扫频和下行扫频交替进行，触发式双向扫频为通过外部触发信号来控制启动上行扫频和下行扫频交替进行，触发式单向扫频为通过外部触发信号来控制启动上行扫频，在上行扫频结束后回来起始频率点；
52.设置分频器odiv的分频比在扫频过程中的变化情况；
53.对于连续式双向扫频和触发式双向扫频，当采用上行扫频时，由状态s2切换到状态s3，当采用下行扫频时，由状态s2切换到状态s4；对于触发式单向扫频，由状态s2切换到状态s3。
54.优选的，在状态s3中包括如下步骤：
55.通过以步进step累加临时寄存器nfrac_tmp来获得扫频模块分频比的递增，以实现上行扫频，每当clk_swp时钟的上升沿来一次，临时寄存器nint_tmp与临时寄存器nfrac_tmp的值完成一次更新；
56.通过锁相环输出的锁定指示信号ldt判决是否进行状态切换，当锁相环出现失锁，则从状态s3切换至状态s6，若锁相环仍保持锁定，则继续保持状态s3；
57.对临时寄存器nint_tmp与临时寄存器nfrac_tmp是否到达终止整数分频比和终止小数分频比进行判决，若到达则从状态s3切换至状态s8，若未达到则继续保持状态s3。
58.优选的，在状态s4中包括如下步骤：
59.通过以步进step递减临时寄存器nfrac_tmp来获得扫频模块分频比的逐渐减小，以实现下行扫频，每当clk_swp时钟的上升沿来一次，nint_tmp与nfrac_tmp的值完成一次更新；
60.通过锁相环输出的锁定指示信号ldt判决是否进行状态切换，当锁相环出现失锁，则从状态s4切换至状态s7，若锁相环仍保持锁定，则继续保持状态s4；
61.对临时寄存器nint_tmp与临时寄存器nfrac_tmp是否到达第一段的起始整数分频比和起始小数分频比进行判决，若到达则从状态s4切换至状态s8，若为到达则继续保持状态s4。
62.优选的，在状态s6中包括如下步骤：
63.当指针odiv_up＝1时，对临时寄存器nint_tmp与临时寄存器nfrac_tmp的值分别除以2；
64.通过外部配置定时器的时长，让定时器从0计时，当计满以后由状态s6切换回到状态s3；
65.在状态s7中包括如下步骤：
66.当指针odiv_dw＝1时，对临时寄存器nint_tmp与临时寄存器nfrac_tmp的值分别除以2；
67.通过外部配置定时器的时长，让定时器从0计时，当计满以后由状态s7切换回到状态s4。
68.优选的，所述扫频信号为上锯齿波型扫频信号，或所述扫频信号为下锯齿波型扫频信号，或所述扫频信号为三角波型扫频信号，或所述扫频信号为梯形波型扫频信号。
69.本发明提供的一个或多个技术方案，至少具有如下技术效果或优点：
70.本发明通过合理设置各个状态，将工作步骤进行有条理有逻辑性的分解，极大地提升了扫频功能的实施效率；
71.本发明提出了采用移位算法的多倍频程扫频方法，结合2的幂次方分频器，极大地扩展了扫频的范围；
72.本发明加入的异常处理手段，能够对在扫频过程中出现的失锁进行灵活有效的中断处理，解决了实际应用中出现信号丢失等造成的失锁等故障的问题；
73.本发明提出的连续模式和外部触发模式能够满足不同应用场景的需要。
附图说明
74.此处所说明的附图用来提供对本发明实施例的进一步理解，构成本发明的一部分，并不构成对本发明实施例的限定；
75.图1是本方法的原理示意图；
76.图2是本方法中的状态切换示意图。
具体实施方式
77.为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在相互不冲突的情况下，本发明的实施例及实施例中的特征可以相互组合。
78.在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述范围内的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
79.实施例一
80.请参见图1，图1为多倍频扫频方法的原理示意图，一种通过移位算法来控制扫频分频比，从而实现多倍频程扫频功能的方法。
81.本发明实施例中通过以下技术方案实现：实现多倍频程的扫频模块、delta-sigma小数调制器模块，锁相环和2的幂次方分频器。前两个模块的算法通过硬件描述语言(hardware description language，hdl)(如verilog语言等)综合成数字电路实现，扫频模块的输出的整数分频比和小数分频比作为delta-sigma小数调制器的输入，2的幂次方分频器既可采用数字电路实现，也可以通过模拟电路实现。
82.本发明的扫频模块的工作频率受控于锁相环的鉴相频率fref，在锁定状态下，与delta-sigma小数调制器的工作频率应当保证频率相同且相差固定。在电路上，表现为扫频模块的时钟clk_swp连接锁相环的鉴相时钟clk_ref，为便于说明，本发明约定扫频输出响应于扫频时钟clk_swp的上升沿，即当clk_swp的上升沿来临时，扫频输出的整数分频比nint和小数分频比nfrac的值完成更新。通过外部的控制信号初始分频比odiv_str和终止分频比odiv_trm输入给扫频模块，作为指示扫频模块的多倍频算法的倍频程控制，经过算法处理后，扫频模块将控制字odiv_cal输出给2的幂次方分频器，作为控制2的幂次方分频器的分频比切换信号。2的幂次方分频器向外部输出多倍频程的扫频信号。
83.在本发明中，设定odiv_str＞odiv_trm，odiv_str对应于2的幂次方分频器可实现的最大分频比，odiv_trm对应于2的幂次方分频器可实现的最小分频比。由于分频器的分频比都是2的幂次方，因此odiv_str和odiv_trm都是2的幂次方的数值。
84.扫频模块和delta-sigma小数调制器模块和2的幂次方分频器三个模块的连接图如图1所示。扫频模块和delta-sigma小数调制器的时钟分别受控于锁相环的鉴相时钟和分频时钟，另一方面锁相环输出的锁定指示信号ldt连接扫频模块的输入，delta-sigma小数调制器输出分频比输出给锁相环，扫频模块的多倍频程算法受控于外部输入的初始分频比和终止分频比，并输出可变的分频比给2的幂次方分频器。
85.对于单倍频程的扫频模块来说，输出可变的整数分频比nint和小数分频比nfrac，这两个信号与输出频率fout的关系式为：
86.fout＝fref
×
nint.nfrac。
87.其中，fref为锁相环的鉴相频率，nint表示整数部分，nfrac表示小数部分，如47.65中的47为nint，0.65为nfrac，nint.nfrac按照固定的扫频步进step进行累加或者递减，所以输出的频率fout是线性的，通过这种方式就实现了fmcw。单倍频程扫频输出的范围由nint.nfrac的范围(最大值nint.nfrac@max和最小值nint.nfrac@min)决定，即fout的范围为最大值fref
×
(nint.nfrac@max)，最小值fref
×
(nint.nfrac@min)。
88.在后述中，nfrac需要转化为二进制，通过以下公式：十进制的nfrac
×
2^p，再转成二进制的nfrac。其中，p为delta-sigma小数调制器的位数。
89.对于多倍频程的扫频模块来说，由于能够控制2的幂次方分频器的分频比，且odiv_str对应于2的幂次方分频器可实现的最大分频比，因此可实现的扫频输出的频率范
围fout的最小值为fref
×
(nint.nfrac@min)/odiv_str，而odiv_trm对应于2的幂次方分频器可实现的最小分频比，因此可实现的扫频输出的频率范围fout的最大值为fref
×
(nint.nfrac@max)/odiv_trm。相较于单倍频程的扫频模块，采用多倍频程的扫频模块的输出频率范围大大增加了(如设置odiv_trm为1分频)，因此更加拓展了实际应用的范围。
90.本发明提出的结合2的幂次方分频器应用的多倍频程扫频方法由8个状态构成，包括初始化及锁定判决状态(标记为s1)、扫频模式判决状态(标记为s2)、上行扫频状态(标记为s3)、下行扫频状态(标记为s4)、初始失锁处理状态(标记为s5)、上行失锁处理状态(标记为s6)、下行失锁处理状态(标记为s7)、终止状态(标记为s8)，各个状态之间的切换如图2所示。
91.本发明所述的扫频方向包括上行扫频、下行扫频。所述的上行扫频即扫频的初始频率小于终止频率，在以时间轴为横轴以频率轴为纵轴的关系图上表现为斜坡向上；所述的下行扫频即扫频的初始频率fstr大于终止频率ftrm，在以时间轴为横轴以频率轴为纵轴的关系图上表现为斜坡向下。
92.本发明可实现任意波形的扫频，具体实现方式为：
93.本发明的任意波形扫频表现为由多段依次连接组成，每段的扫频方向可为上行扫频、下行扫频和平行扫频的任意一种，每一段可对应不同的扫频时长；对于相邻的相同方向的扫频段，若扫频时间不同，可认为是不同段；为便于说明，本发明的实例采用3段进行举例，实际应用中可对任意波形的段数进行拓展。锯齿波分为上锯齿波和下锯齿波，上锯齿波可表征为一段上行的扫频段；下锯齿波可表征为一段下行的扫频段；三角波可表征为一段上行的扫频段连接一段下行的扫频段；梯形波可表征为一段上行的扫频段连接一段平行的扫频段再连接一段下行的扫频段。
94.为了实现对任意波形的扫描，需要对根据实际需要对每段扫频信号段进行标记，其中，扫频信号段的个数可以根据实际扫频信号的需求进行设计，本实施例仅举例到第8段，但并不是限定为8段，仅是提供一种可以实现的方式额思路。
95.为便于说明，本发明的第一段的起始整数分频比标记为nint_ramp0，第一段的起始小数分频比标记为nfrac_ramp0，第一段的扫频步进标记为step_ramp0；第二段的起始整数分频比即第一段的终止整数分频比，标记为nint_ramp1，第二段的起始小数分频比即第一段的终止小数分频比，标记为nfrac_ramp1，第二段的扫频步进标记为step_ramp1；第三段的起始整数分频比即第二段的终止整数分频比，标记为nint_ramp2，第三段的起始小数分频比即第二段的终止小数分频比，标记为nfrac_ramp2，第三段的扫频步进标记为step_ramp2；第四段的起始整数分频比即第三段的终止整数分频比，标记为nint_ramp3，第四段的起始小数分频比即第三段的终止小数分频比，标记为nfrac_ramp3，第四段的扫频步进标记为step_ramp3；第五段的起始整数分频比即第四段的终止整数分频比，标记为nint_ramp4，第五段的起始小数分频比即第四段的终止小数分频比，标记为nfrac_ramp4，第五段的扫频步进标记为step_ramp4；第六段的起始整数分频比即第五段的终止整数分频比，标记为nint_ramp5，第六段的起始小数分频比即第五段的终止小数分频比，标记为nfrac_ramp5，第六段的扫频步进标记为step_ramp5；第七段的起始整数分频比即第六段的终止整数分频比，标记为nint_ramp6，第七段的起始小数分频比即第六段的终止小数分频比，标记为nfrac_ramp6，第七段的扫频步进标记为step_ramp6；第八段的起始整数分频比即第七段
的终止整数分频比，标记为nint_ramp7，第八段的起始小数分频比即第七段的终止小数分频比，标记为nfrac_ramp7，第八段的扫频步进标记为step_ramp7；第八段的终止整数分频比标记为nint_ramp8，第八段的终止小数分频比标记为nfrac_ramp8。上述的分频比和步进需根据应用波形进行设置，并通过选通器进行段数选择，对于无效的扫频段进行屏蔽。
96.所述的上锯齿波扫频，需按照设计要求配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1，屏蔽其它分频比和步进，同时需至少保证满足以下两种条件之一：
97.1)nint_ramp0＜nint_ramp1；
98.2)nint_ramp0＝nint_ramp1且nfrac_ramp0＜nfrac_ramp1
99.所述的下锯齿波扫频，需按照设计要求配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1，屏蔽其它分频比和步进，同时需至少保证满足以下两种条件之一：
100.1)nint_ramp0＞nint_ramp1；
101.2)nint_ramp0＝nint_ramp1且nfrac_ramp0＞nfrac_ramp1；
102.所述的三角波扫频，需按照设计要求配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1、step_ramp1、nint_ramp2、nfrac_ramp2，屏蔽其它分频比和步进，同时需至少保证满足以下四种条件之一：
103.1)nint_ramp0＜nint_ramp1且nint_ramp1＞nint_ramp2；
104.2)nint_ramp0＝nint_ramp1且nfrac_ramp0＜nfrac_ramp1且nint_ramp1＞
105.nint_ramp2；
106.3)nint_ramp0＜nint_ramp1且nint_ramp1＝nint_ramp2且nfrac_ramp1＞
107.nfrac_ramp2；
108.4)nint_ramp0＝nint_ramp1且nfrac_ramp0＜nfrac_ramp1且nint_ramp1＝
109.nint_ramp2且nfrac_ramp1＞nfrac_ramp2；
110.所述的梯形波扫频，需按照设计要求配置nint_ramp0、nfrac_ramp0、step_ramp0、nint_ramp1、nfrac_ramp1、step_ramp1、nint_ramp2、nfrac_ramp2、step_ramp2、nint_ramp3、nfrac_ramp3，屏蔽其它分频比和步进，同时需至少保证满足以下四种条件之一：
111.1)nint_ramp0＜nint_ramp1且nint_ramp2＞nint_ramp3且nint_ramp1＝
112.nint_ramp2且nfrac_ramp1＝nfrac_ramp2；
113.2)nint_ramp0＝nint_ramp1且nfrac_ramp0＜nfrac_ramp1且nint_ramp2＞
114.nint_ramp3且nint_ramp1＝nint_ramp2且nfrac_ramp1＝nfrac_ramp2；
115.3)nint_ramp0＜nint_ramp1且nint_ramp2＝nint_ramp3且nfrac_ramp2＞
116.nfrac_ramp3且nint_ramp1＝nint_ramp2且nfrac_ramp1＝nfrac_ramp2；
117.4)nint_ramp0＝nint_ramp1且nfrac_ramp0＜nfrac_ramp1且nint_ramp2＝
118.nint_ramp3且nfrac_ramp2＞nfrac_ramp3且nint_ramp1＝nint_ramp2且nfrac_ramp1
119.＝nfrac_ramp2；
120.本发明所述的扫频时长为从起始至终止频率的历经时间t，扫频的斜率k可由下列公式可得：
121.k＝(ftrm-fstr)/t
122.所述的扫频步进step与扫频时长t的关系式如下所示：
123.step＝t
×
fref
124.上式表征扫频时长与扫频步进和鉴相频率成正比关系。
125.为了便于描述，在以下论述中，将2的幂次方分频器定义为odiv。
126.本发明所述的s1状态的步骤为：
127.第一步，对输入的起始整数分频比nint_str、起始小数分频比nfrac_str、起始odiv分频比odiv_str进行移位算法操作，处理成扩展起始整数分频比nint_str_expand和扩展起始小数分频比nfrac_str_expand；算法处理方法为：
128.1)当odiv_str＝1，即起始odiv分频比为1分频时，nint_str_expand＝nint_str，
129.nfrac_str_expand＝nfrac_str；
130.2)当odiv_str＝2，即起始odiv分频比为2分频时，需要对整数分频比nint_str和小数分频比nfrac_str都要做乘2算法，并要考虑nfrac_str的进位问题，因此采用以下步骤：
131.a)将二者分别转化为二进制后，位数由delta-sigma小数调制器的位数决定，在移位算法进行过程中各自保持不变；
132.b)对nint_str左移1位并暂存为nint_str_a；
133.c)根据nfrac_str的最高位是否为1来判决是否进位：
134.i.当二进制的nfrac_str的最高位为1时，需要向整数进1位，即
135.nint_str_a 1＝nint_str_expand；
136.ii.当二进制的nfrac_str的最高位为0时，不需要向整数进位，即
137.nint_str_a＝nint_str_expand；
138.d)再对nfrac_str左移1位即得到了nfrac_str_expand。
139.3)当odiv_str＝4，即起始odiv分频比为4分频时，需要对整数分频比nint_str和小数分频比nfrac_str都要做乘4算法，并要考虑nfrac_str的进位问题，由于相当于是乘2后再乘2的运算，因此进位运算要考虑4种情况，因此采用以下步骤：
140.a)将二者分别转化为二进制后，位数由delta-sigma小数调制器的位数决定，在移位算法进行过程中各自保持不变；
141.b)对nint_str左移2位并暂存为nint_str_b；
142.c)根据nfrac_str的最高位和次高位(即高二位)来选择进位情况：
143.i.当二进制的nfrac_str的最高位和次高位分别为1和1时，需要向整数进3位，即nint_str_b 3＝nint_str_expand；
144.ii.当二进制的nfrac_str的最高位和次高位分别为1和0时，需要向整数进2位，即nint_str_b 2＝nint_str_expand；
145.iii.当二进制的nfrac_str的最高位和次高位分别为0和1时，需要向整数进1位，即nint_str_b 1＝nint_str_expand；
146.iv.当二进制的nfrac_str的最高位和次高位分别为0和0时，不需要向整数进位，即nint_str_b＝nint_str_expand；
147.d)再对nfrac_str左移2位即得到了nfrac_str_expand。
148.4)当odiv_str＝8，即起始odiv分频比为8分频时，需要对整数分频比nint_str和小数分频比nfrac_str都要做乘8算法，并要考虑nfrac_str的进位问题，由于相当于是乘2后再乘2再乘2的运算，因此进位运算要考虑8种情况，因此采用以下步骤：
149.a)将二者分别转化为二进制后，位数由delta-sigma小数调制器的位数决定，在移位算法进行过程中各自保持不变；
150.b)对nint_str左移3位并暂存为nint_str_c；
151.c)根据nfrac_str的高三位来选择进位情况：
152.i.当二进制的nfrac_str的高三位分别为111时，需要向整数进7位，即
153.nint_str_c 7＝nint_str_expand；
154.ii.当二进制的nfrac_str的高三位分别为110时，需要向整数进6位，即
155.nint_str_c 6＝nint_str_expand；
156.iii.当二进制的nfrac_str的高三位分别为101时，需要向整数进5位，即
157.nint_str_c 5＝nint_str_expand；
158.iv.当二进制的nfrac_str的高三位分别为100时，需要向整数进4位，即
159.nint_str_c 4＝nint_str_expand；
160.v.当二进制的nfrac_str的高三位分别为011时，需要向整数进3位，即
161.nint_str_c 3＝nint_str_expand；
162.vi.当二进制的nfrac_str的高三位分别为010时，需要向整数进2位，即
163.nint_str_c 2＝nint_str_expand；
164.vii.当二进制的nfrac_str的高三位分别为001时，需要向整数进1位，即
165.nint_str_c 1＝nint_str_expand；
166.viii.当二进制的nfrac_str的高三位分别为000时，不需要向整数进位，即
167.nint_str_c＝nint_str_expand；
168.d)再对nfrac_str左移3位即得到了nfrac_str_expand。
169.5)以此类推，当odiv_str＝2^m(m表示幂次，2^m表示2的幂次方)，即起始odiv分频比为2^m分频时，需要对整数分频比nint_str和小数分频比nfrac_str都要做乘2^m算法，并要考虑nfrac_str的进位问题，由于相当于是m次乘2的运算，因此进位运算要考虑2^m种情况，因此采用以下步骤：
170.a)将二者分别转化为二进制后，位数由delta-sigma小数调制器的位数决定，在移位算法进行过程中各自保持不变；
171.b)对nint_str左移m位并暂存为nint_str_c；
172.c)根据nfrac_str的高m位来选择进位情况：
173.i.当二进制的nfrac_str的高m位分别为全1(记为k，k＝2^m-1)时，需要向整数进2^m-1位，即nint_str_c 2^m-1＝nint_str_expand；
174.ii.当二进制的nfrac_str的高m位分别为k-1(对应的二进制)时，需要向整数进2^m-2位，即nint_str_c 2^m-1＝nint_str_expand；
175.iii.以下以此类推
176.iv.当二进制的nfrac_str的高m位分别为1时，需要向整数进1位，即
177.nint_str_c 1＝nint_str_expand；
178.v.当二进制的nfrac_str的高m位分别为全0时，不需要向整数进位，即nint_str_c＝nint_str_expand；
179.d)再对nfrac_str左移m位即得到了nfrac_str_expand；
180.e)将nfrac_str_expand存于临时寄存器nfrac_tmp，将nint_str_expand存于临时寄存器nint_tmp中。
181.第二步，对输入的终止整数分频比nint_trm、终止小数分频比nfrac_trm、终止odiv分频比odiv_trm进行移位算法操作，处理成扩展终止整数分频比nint_trm_expand和扩展终止小数分频比nfrac_trm_expand；算法处理方法为：
182.1)当odiv_trm＝1，即终止odiv分频比为1分频时，nint_trm_expand＝nint_trm，
183.nfrac_trm_expand＝nfrac_trm；
184.2)当odiv_trm＝2，即终止odiv分频比为2分频时，需要对整数分频比nint_trm和小数分频比nfrac_trm都要做乘2算法，并要考虑nfrac_trm的进位问题，因此采用以下步骤：
185.a)将二者分别转化为二进制后，位数由delta-sigma小数调制器的位数决定，在移位算法进行过程中各自保持不变；
186.b)对nint_trm左移1位并暂存为nint_trm_a；
187.c)根据nfrac_trm的最高位是否为1来判决是否进位：
188.i.当二进制的nfrac_trm的最高位为1时，需要向整数进1位，即
189.nint_trm_a 1＝nint_trm_expand；
190.ii.当二进制的nfrac_trm的最高位为0时，不需要向整数进位，即
191.nint_trm_a＝nint_trm_expand；
192.d)再对nfrac_trm左移1位即得到了nfrac_trm_expand。
193.3)当odiv_str＝4，即终止odiv分频比为4分频时，需要对整数分频比nint_trm和小数分频比nfrac_trm都要做乘4算法，并要考虑nfrac_trm的进位问题，由于相当于是乘2后再乘2的运算，因此进位运算要考虑4种情况，因此采用以下步骤：
194.a)将二者分别转化为二进制后，位数由delta-sigma小数调制器的位数决定，在移位算法进行过程中各自保持不变；
195.b)对nint_trm左移2位并暂存为nint_trm_b；
196.c)根据nfrac_trm的最高位和次高位(即高二位)来选择进位情况：
197.i.当二进制的nfrac_trm的最高位和次高位分别为1和1时，需要向整数进3位，即nint_trm_b 3＝nint_trm_expand；
198.ii.当二进制的nfrac_trm的最高位和次高位分别为1和0时，需要向整数进2位，即nint_trm_b 2＝nint_trm_expand；
199.iii.当二进制的nfrac_trm的最高位和次高位分别为0和1时，需要向整数进1位，即nint_trm_b 1＝nint_trm_expand；
200.iv.当二进制的nfrac_trm的最高位和次高位分别为0和0时，不需要向整数进位，即nint_trm_b＝nint_trm_expand；
201.d)再对nfrac_trm左移2位即得到了nfrac_trm_expand。
202.4)当odiv_trm＝8，即终止odiv分频比为8分频时，需要对整数分频比nint_trm和
小数分频比nfrac_trm都要做乘8算法，并要考虑nfrac_trm的进位问题，由于相当于是乘2后再乘2再乘2的运算，因此进位运算要考虑8种情况，因此采用以下步骤：
203.a)将二者分别转化为二进制后，位数由delta-sigma小数调制器的位数决定，在移位算法进行过程中各自保持不变；
204.b)对nint_trm左移3位并暂存为nint_trm_c；
205.c)根据nfrac_trm的高三位来选择进位情况：
206.i.当二进制的nfrac_trm的高三位分别为111时，需要向整数进7位，即nint_trm_c 7＝nint_trm_expand；
207.ii.当二进制的nfrac_trm的高三位分别为110时，需要向整数进6位，即nint_trm_c 6＝nint_trm_expand；
208.iii.当二进制的nfrac_trm的高三位分别为101时，需要向整数进5位，即nint_trm_c 5＝nint_trm_expand；
209.iv.当二进制的nfrac_trm的高三位分别为100时，需要向整数进4位，即nint_trm_c 4＝nint_trm_expand；
210.v.当二进制的nfrac_trm的高三位分别为011时，需要向整数进3位，即nint_trm_c 3＝nint_trm_expand；
211.vi.当二进制的nfrac_trm的高三位分别为010时，需要向整数进2位，即nint_trm_c 2＝nint_trm_expand；
212.vii.当二进制的nfrac_trm的高三位分别为001时，需要向整数进1位，即nint_trm_c 1＝nint_trm_expand；
213.viii.当二进制的nfrac_trm的高三位分别为000时，不需要向整数进位，即nint_trm_c＝nint_trm_expand；
214.d)再对nfrac_trm左移3位即得到了nfrac_trm_expand。
215.5)以此类推，当odiv_trm＝2^m(m表示幂次，2^m表示2的幂次方)，即终止odiv分频比为2^m分频时，需要对整数分频比nint_trm和小数分频比nfrac_trm都要做乘2^m算法，并要考虑nfrac_trm的进位问题，由于相当于是m次乘2的运算，因此进位运算要考虑2^m种情况，因此采用以下步骤：
216.a)将二者分别转化为二进制后，位数由delta-sigma小数调制器的位数决定，在移位算法进行过程中各自保持不变；
217.b)对nint_trm左移m位并暂存为nint_trm_c；
218.c)根据nfrac_trm的高m位来选择进位情况：
219.i.当二进制的nfrac_trm的高m位分别为全1(记为k，k＝2^m-1)时，
220.需要向整数进2^m-1位，即nint_trm_c 2^m-1＝nint_trm_expand；
221.ii.当二进制的nfrac_trm的高m位分别为k-1(对应的二进制)时，需要向整数进2^m-2位，即nint_trm_c 2^m-1＝nint_trm_expand；
222.iii.以下以此类推
223.iv.当二进制的nfrac_trm的高m位分别为1时，需要向整数进1位，即
224.nint_trm_c 1＝nint_trm_expand；
225.v.当二进制的nfrac_trm的高m位分别为全0时，不需要向整数进位，即nint_trm_c
＝nint_trm_expand；
226.d)再对nfrac_trm左移m位即得到了nfrac_trm_expand。
227.第三步，通过锁定指示ldt判决当前锁相环的状态，若锁相环为锁定状态，则进入到下一个状态s2。若锁相环为失锁状态，则从s1状态切换至s5状态，进入重锁过程，锁定完成后回到s1状态，并立即切换到s2状态。
228.本发明所述的s2状态根据外部设定的扫频模式来判决扫频的方式，以及判决扫频的方向(上行或下行)，该状态的步骤为：
229.第一步，根据外部设定的扫频模式方式做判决。以本发明为例，扫频模式包括连续式双向扫频、触发式双向扫频、触发式单向扫频等三种模式。连续式双向扫频是指上行扫频和下行扫频交替进行，即在上行扫频以后紧接着进行下行扫频，下行扫频之后紧接着进行上行扫频，以此类推，连续进行扫频，从而实现了三角形的波形；触发式双向扫频类似于连续式双向扫频的方向，也是上行和下行交替进行扫频，但上行或下行扫频需要通过外部触发信号来控制启动；触发式单向扫频采用上行扫频，在上行扫频结束后回来起始频率点，且也需要通过外部触发信号来控制每次上行扫频的启动。对于本状态的扫频模式，如要增加任意扫频波形的方式，可参见在申请的专利《基于连续控制delta-sigma小数调制器的任意波形扫频方法》。
230.第二步，设置odiv变化方向指针，即指明2的幂次方分频器的分频比在扫频过程中的变化情况，指针记为odiv_updw，当odiv从高分频比变成低分频比时，扫频是从低频向高频扫描，odiv_up＝1，若无跳变则为0；当odiv从低分频比变成高分频比时，扫频是从高频向低频扫描，odiv_dw＝1，若无跳变则为0。通过设置odiv_up和odiv_dw指针，能保证在不同倍频程之间，能实现扫频的连续覆盖。将odiv_str存于临时寄存器odiv_tmp，并在完成一个倍频程的扫频以后，切换至下一个倍频程，并更新相应的odiv_tmp，直至达到odiv_trm则结束更新。
231.第三步，确定好扫频模式以后，需要对上行或者下行扫频进行判决。以本发明为例，对于连续式双向扫频和触发式双向扫频，当采用上行扫频时，由本状态s2切换到状态s3，当采用下行扫频时，由本状态s2切换到状态s4。对于触发式单向扫频，由于只采用上行扫频，因此直接由本状态s2切换到状态s3。
232.本发明所述的s3为上行扫频处理。
233.步骤如下：
234.第一步，通过以步进step累加nfrac_tmp来获得扫频模块分频比的递增，以实现上行扫频，该步进受控于clk_swp时钟，即是每当clk_swp的上升沿来一次，nint_tmp与nfrac_tmp的值完成一次更新；
235.第二步，当上述步骤完成后，若出现失锁的异常，需要立即转入失锁后异常处理阶段，即通过锁定指示ldt判决是否进行状态切换，当出现失锁，则从s3状态切换至s6状态；若仍保持锁定，则继续本状态(s3)；
236.第三步，对nint_tmp和nfrac_tmp是否到达终止整数分频比和终止小数分频比进行判决，该到达判决根据如下准则进行：
237.1)当当前的2的幂次方分频器的分频比为odiv_trm且nint_tmp》nint_trm_expand；
238.2)当nint_tmp＝nint_trm_expand且nfrac_tmp》nfrac_trm_expand。
239.当上述两个准则只要有一个满足就认为到达，需要同时从s3状态切换至s8状态。若两者都不满足，则继续本状态(s3)。
240.本发明所述的s4为下行扫频处理，步骤如下：
241.第一步，通过以步进step递减nfrac_tmp来获得扫频模块分频比的逐渐减小，以实现下行扫频，该步进受控于clk_swp时钟，即是每当clk_swp的上升沿来一次，nint_tmp与nfrac_tmp的值完成一次更新；
242.第二步，当上述步骤完成后，若出现失锁的异常，需要立即转入失锁后异常处理阶段，即通过锁定指示ldt判决是否进行状态切换，当出现失锁，则从s4状态切换至s7状态；若仍保持锁定，则继续本状态(s4)；
243.第三步，对nint_tmp和nfrac_tmp是否到达第一段的起始整数分频比和起始小数分频比进行判决，该到达判决根据如下准则进行：
244.1)当当前的2的幂次方分频器的分频比为odiv_str且nint_tmp《nint_str_expand；
245.2)当nint_tmp＝nint_str_expand且nfrac_tmp《nfrac_str_expand。
246.当上述两个准则只要有一个满足就认为到达，需要同时从s4状态切换至s8状态。若两者都不满足，则继续本状态(s4)。
247.本发明所述的s5状态的步骤为通过外部配置定时器的时长，让定时器从0计时，当计满以后由s5状态切换回到s1状态，目的是让扫频模块进入休眠，在休眠过程中等待锁相环完成从失锁到重新锁定。
248.本发明所述的s6状态的步骤为：
249.第一步，当指针odiv_up＝1时，说明2的幂次方分频器的分频比从高分频比跳至低分频比，此时需要nint_tmp和nfrac_tmp中的值分别除以2，以适应新的倍频程，在二进制上进行移位算法为同时向右移一位。
250.第二步，通过外部配置定时器的时长，让定时器从0计时，当计满以后由s6状态切换回到s3状态，目的是让扫频模块进入休眠，在休眠过程中等待锁相环完成从失锁到重新锁定。
251.本发明所述的s7状态的步骤为：
252.第一步，当指针odiv_dw＝1时，说明2的幂次方分频器的分频比从低分频比跳至高分频比，此时需要nint_tmp和nfrac_tmp中的值分别乘以2，以适应新的倍频程，在二进制上进行移位算法为同时向左移一位。
253.第二步，通过外部配置定时器的时长，让定时器从0计时，当计满以后由s7状态切换回到s4状态，目的是让扫频模块进入休眠，在休眠过程中等待锁相环完成从失锁到重新锁定。
254.本发明所述的s8状态为根据扫频模式来判决下一个状态，当扫频模式为连续式，在本发明中为连续式双向扫频，则由s8切换至状态s2，自动进入新一轮上行和下行的扫频，实现了连续扫频的工作；当扫频模式为触发式，在本发明中为触发式双向扫频和触发式单向扫频，则由s8切换至s1，需要进入重新锁定的过程，并在重新锁定结束后，由s1切换至s2，等待外部触发信号的指示命令，再进入新一轮的扫频，从而实现了触发式扫频。
255.上述的各个状态的转换图如图2所示。
256.从启动扫频开始进入s1状态，在s1中完成初始化参数的配置后，经过锁定判决，若失锁则切换至s5状态，s5等待锁相环重新锁定后再切回s1状态，若锁定则切换至s2状态；在s2状态中进行扫频模式判决，在进行扫频方向的判决，若为上行扫频，则由s2切换至s3状态，若为下行扫频，则由s2切换至s4状态，并对2的幂次方分频比跳变的指针进行设置，以便对扫频的倍频程切换做出指示；在s3状态中进行上行扫频控制，并进行达到终止分频比判决，同时进行锁定判决，若失锁则切换至s6；在s4状态中进行下行扫频控制，并进行达到起始分频比判决，同时进行锁定判决，若失锁则切换至s7；s5状态进行初始过程中的锁定判决，若锁定切换回s1状态；s6状态进行上行过程中的锁定判决，若锁定切换回s3状态；s7状态进行下行过程中的锁定判决，若锁定切换回s4状态；s8状态根据扫频模式决定进入下一段扫频状态，若为连续式扫频，则切换至s2，若为触发式扫频，则切换至s1。
257.实施例二
258.在实施例一的基础上，本发明的实施例二以实现连续双向扫频的三角波为例，三角波的上行和下行扫频部分的时长都为50us，锁相环输出给扫频模块的时钟的鉴相频率为100mhz，输出给delta-sigma小数调制器的时钟的分频频率为100mhz，delta-sigma小数调制器为8位。可得在单倍频程下所配置的最低分频比的整数分频比为42，小数分频比为0.5，最高分频比的整数分频比为47，小数分频比为0.5，在单倍频程下的最低频率为4250mhz，最高频率为4750mhz，由公式step＝t
×
fref可得扫频步进。2的幂次方分频器的最高分频比为2，最低分频比为1。
259.对应配置如下参数：
260.nint_str＝42
261.nfrac_str＝0.5
262.step＝5000
263.nint_trm＝47
264.nfrac_trm＝0.5
265.odiv_str＝2
266.odiv_trm＝1
267.由公式fref
×
(nint.nfrac@min)/odiv_str可得多倍频扫频的最低频率为2125mhz，由公式fref
×
(nint.nfrac@max)/odiv_trm可得最高频率为4750mz。相较于单倍频程的扫频范围，多倍频的扫频范围扩展了2125mhz。
268.以上配置满足前述的三角波的设计要求。
269.启动扫频，进入s1状态，将配置的nint_str＝42存于临时寄存器nint_tmp，将nfrac_str＝0.5存于临时寄存器nfrac_tmp，同时在clk_swp上升沿来临时输出给delta-sigma小数调制器。通过锁定指示ldt判决当前锁相环的状态，若锁相环为失锁状态，则从s1状态切换至s5状态；本实例的锁相环初始状态为失锁状态，则从s1状态切换至s5状态，在s5通过外部配置定时器的时长，扫频模块进入休眠，在休眠过程中等待锁相环完成从失锁到重新锁定，再由s5状态切换回到s1状态。
270.对输入的起始整数分频比nint_str、起始小数分频比nfrac_str、起始odiv分频比odiv_str进行移位算法操作，处理成扩展起始整数分频比nint_str_expand和扩展起始小
数分频比nfrac_str_expand；算法处理方法为：
271.1)由于odiv_str＝2，即起始odiv分频比为2分频时，需要对整数分频比nint_str和小数分频比nfrac_str都要做乘2算法，并要考虑nfrac_str的进位问题，因此采用以下步骤：
272.a)将二者分别转化为二进制，位数约定为8位，nint_str＝42转化为二进制为00101010，由公式：十进制的nfrac_str
×
2^8＝128，再转成二进制的nfrac_str可得到10000000；
273.b)对nint_str左移1位并暂存为nint_str_a＝01010100，对应十进制为84；
274.c)根据nfrac_str的最高位是否为1来判决是否进位，由于nfrac_str的最高位为1时，需要向整数进1位，即nint_str_a 1＝nint_str_expand，得到01010101，对应十进制为85；
275.d)再对nfrac_str左移1位即得到了nfrac_str_expand，得到
276.nfrac_str_expand＝00000000，对应十进制为0；
277.e)由上验证可知，42.5
×
2＝85。
278.2)当odiv_trm＝1，即终止odiv分频比为1分频时，nint_trm_expand＝nint_trm，nfrac_trm_expand＝nfrac_trm，即nint_trm_expand＝00101111，nfrac_trm_expand＝10000000。
279.再在s1状态中指明2的幂次方分频器的分频比在上行扫频中是从高分频比2变成低分频比1，在下行扫频中是从低分频比1变成高分频比2。再通过锁定指示ldt判决当前锁相环的状态，若锁相环为锁定状态，则进入到下一个状态s2。若锁相环为失锁状态，则从s1状态切换至s5状态，进入重锁过程，锁定完成后回到s1状态，并立即切换到s2状态。
280.在s2状态中，首先判决扫频模式，由于设计要求采用的是连续双向扫频，当采用上行扫频时，由本状态s2切换到状态s3，先进入上行扫频阶段，并将odiv_str＝2存于临时寄存器odiv_tmp。
281.在s3状态中，以步进step＝5000累加nfrac_tmp来获得扫频模块分频比的递增，以实现上行扫频，该步进受控于clk_swp时钟，即是每当clk_swp的上升沿来一次，nint_tmp与nfrac_tmp的值完成一次更新，当此步骤完成后，若出现失锁的异常，需要立即转入失锁后异常处理阶段，即通过锁定指示ldt判决是否进行状态切换，本发明实例中锁相环仍保持锁定，则继续本状态(s3)；对指示倍频程切换的指针信号进行设置。同时对nint_tmp和nfrac_tmp是否到达终止整数分频比nint_trm_expand和终止小数分频比nfrac_trm_expand进行判决，在本案例中尚不满足，则继续本状态(s3)。当该倍频程已扫描完成，在本案例中，扫频范围为2125m～4250mhz。指示信号odiv_up＝1，表明需要进入下一个倍频程时，将会出现失锁，立即转入上行失锁处理状态s6。在该案例中，由高分频比2切换至低分频比1，进入了第二个倍频程阶段。
282.在s6状态中，对odiv_up＝1的指示信号做出响应，对nint_tmp和nfrac_tmp做出除2的操作，在二进制上即是进行向右移1位，并进入重锁阶段，锁定后回到s3状态。
283.在s3状态中继续进行第二个倍频程阶段的上行扫频的递增运算，如果满足到达终止整数分频比和终止小数分频比的目标，即当满足下面条件其中一个：
284.1)当当前的2的幂次方分频器的分频比为odiv_trm且nint_tmp》nint_trm_
expand；
285.2)当nint_tmp＝nint_trm_expand且nfrac_tmp》nfrac_trm_expand。
286.则进入状态s8，完成了第二个倍频程的上行扫频范围为4250m～4750mhz，两个倍频程的连续切换实现了2125m～4750mhz的上行扫频范围。
287.在s8中，根据扫频模式判决为连续式双向扫频，则切换至s2。在s2中从上行扫频过度至下行扫频，并由s2切换至s4。
288.在s4中通过以步进step＝5000递减nfrac_tmp来获得扫频模块分频比的逐渐减小，以实现下行扫频，该步进受控于clk_swp时钟，即是每当clk_swp的上升沿来一次，nint_tmp与nfrac_tmp的值完成一次更新，当此步骤完成后，若出现失锁的异常，需要立即转入失锁后异常处理阶段，即通过锁定指示ldt判决是否进行状态切换，本发明实例中锁相环仍保持锁定，则继续本状态(s4)，同时对nint_tmp和nfrac_tmp是否到达起始整数分频比nint_str和终止小数分频比nfrac_str进行判决，当不满足，则继续本状态(s4)。当该倍频程已扫描完成，在本案例中，扫频范围为4750m～4250mhz。指示信号odiv_dw＝1，表明需要进入下一个倍频程时，将会出现失锁，立即转入上行失锁处理状态s7。在该案例中，由低分频比1切换至高分频比2，进入了第二个倍频程阶段。
289.在s7状态中，对odiv_dw＝1的指示信号做出响应，对nint_tmp和nfrac_tmp做出乘2的操作，在二进制上即是进行向左移1位，并进入重锁阶段，锁定后回到s4状态。
290.在s4状态中继续进行第二个倍频程阶段的上行扫频的递减运算，如果满足到达起始整数分频比和起始小数分频比的目标，即当满足下面条件其中一个：
291.1)当当前的2的幂次方分频器的分频比为odiv_str且nint_tmp《nint_str_expand；
292.2)当nint_tmp＝nint_str_expand且nfrac_tmp《nfrac_str_expand。
293.则进入状态s8，完成了第二个倍频程的上行扫频范围为4250m～2125mhz，两个倍频程的连续切换实现了4750m～2125mhz的下行扫频范围。
294.在s8中，根据扫频模式判决为连续式双向扫频，则切换至s2。在s2中从下行扫频过度至上行扫频，并由s2切换至s3，重复上述的操作步骤，实现了连续双向的扫频。
295.尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
296.显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。