晶体管驱动电路的制作方法

技术特征：
1.一种晶体管驱动电路，所述晶体管驱动电路驱动要被驱动的晶体管，所述晶体管驱动电路包括：控制器，所述控制器执行控制，以使得在时间上改变有助于所述要被驱动的晶体管的上升时间或下降时间的电路参数。2.根据权利要求1所述的晶体管驱动电路，其中所述电路参数是被供应给所述要被驱动的晶体管的控制端子的电流。3.根据权利要求2所述的晶体管驱动电路，还包括：预驱动器，所述预驱动器包括所述电流流过的第一晶体管部分，其中所述控制器使得在时间上改变所述第一晶体管部分的导通电阻。4.根据权利要求3所述的晶体管驱动电路，其中所述第一晶体管部分包括并联连接在电源电压的应用端子与所述控制端子之间的多个第一晶体管，并且所述控制器使得在时间上改变所述多个第一晶体管中处于启用状态并且能够导通/关断的并联连接的第一晶体管的数量。5.根据权利要求4所述的晶体管驱动电路，其中所述多个第一晶体管中的每个第一晶体管是pmos晶体管，并且所述预驱动器包括：第一开关，所述第一开关被设置在栅极信号的应用端子与所述多个第一晶体管中的所述每个第一晶体管的栅极之间；以及第二开关，所述第二开关被设置在所述多个第一晶体管中的所述每个第一晶体管的所述栅极与源极之间。6.根据权利要求1所述的晶体管驱动电路，其中所述电路参数是从所述要被驱动的晶体管的控制端子汲取的电流。7.根据权利要求6所述的晶体管驱动电路，还包括：预驱动器，所述预驱动器包括所述电流流过的第二晶体管部分，其中所述控制器使得在时间上改变所述第二晶体管部分的导通电阻。8.根据权利要求7所述的晶体管驱动电路，其中所述第二晶体管部包括：并联连接在所述控制端子与参考电位的应用端子之间的多个第二晶体管，并且所述控制器使得在时间上改变所述多个第二晶体管中处于启用状态并且能够导通/关断的并联连接的第二晶体管的数量。9.根据权利要求8所述的晶体管驱动电路，其中所述多个第二晶体管中的每个第二晶体管是nmos晶体管，并且所述预驱动器包括：第三开关，所述第三开关被设置在栅极信号的应用端子与所述多个第二晶体管中的所述每个第二晶体管的栅极之间；以及第四开关，所述第四开关被设置在所述多个第二晶体管中的所述每个第二晶体管的所述栅极与源极之间。10.根据权利要求1所述的晶体管驱动电路，其中
所述电路参数是所述要被驱动的晶体管的反馈电容。11.根据权利要求10所述的晶体管驱动电路，其中所述控制器使得在时间上改变并联连接的反馈电容的数量，所述并联连接的反馈电容包括：作为所述要被驱动的晶体管的寄生电容的第一反馈电容、以及除了第一反馈电容之外的至少一个第二反馈电容中的被启用的第二反馈电容。12.根据权利要求11所述的晶体管驱动电路，其中所述控制器控制第五开关以便在所述至少一个第二反馈电容的启用和禁用状态之间切换。13.根据权利要求3所述的晶体管驱动电路，其中所述第一晶体管部分包括pmos晶体管，并且所述控制器使得在时间上改变所述预驱动器的电源电压。14.根据权利要求13所述的晶体管驱动电路，其中所述电源电压是由自举生成的启动电压。15.根据权利要求14所述的晶体管驱动电路，其中所述控制器使得在时间上改变施加到包括在自举中的二极管的阳极的电压。16.一种切换电路，包括：根据权利要求1至15中任一项所述的晶体管驱动电路；以及所述要被驱动的晶体管。17.根据权利要求16所述的切换电路，其中所述要被驱动的晶体管是nmos晶体管。18.根据权利要求17所述的切换电路，还包括：在低电位侧上的nmos晶体管，所述在低电位侧上的nmos晶体管与在高电位侧上的所述要被驱动的晶体管串联连接。19.一种切换电源电路，包括：根据权利要求16至18中任一项所述的切换电路。

技术总结
提供了一种晶体管驱动电路，所述晶体管驱动电路驱动要被驱动的晶体管，并且具有包括控制器的配置，所述控制器执行控制以使得在时间上改变有助于所述要被驱动的晶体管的上升时间或下降时间的电路参数。间或下降时间的电路参数。间或下降时间的电路参数。


技术研发人员：今村飞马
受保护的技术使用者：罗姆股份有限公司
技术研发日：2021.03.16
技术公布日：2022/11/11