一种残膜回收机防缠绕挑膜装置的制 一种秧草收获机用电力驱动行走机构

半导体器件的制造方法及半导体器件与流程

2022-11-14 01:15:08 来源:中国专利 TAG:


1.本发明涉及半导体技术领域,尤其涉及一种半导体器件的制造方法及半导体器件。


背景技术:

2.在半导体制程中,为了降低层间寄生电容或者隔离干扰,往往会在半导体器件或线路层之间制造较厚的隔离层,然后在隔离层中设置金属线路连通隔离层两侧。例如,在设有射频集成电路、带有mim(金属绝缘体金属)电容器和/或mom(金属氧化物金属)电容器的模拟/混合信号集成电路的半导体器件中,具有较厚的顶层凹槽层(utv)和顶层金属层(utm)。
3.参照图1和图2,图1为半导体隔离层制程中一阶段的结构示意图;图2为半导体隔离层制程中一阶段的结构示意图。目前,对于较厚的隔离层的制程中将整个隔离层分为两部分进行。如图1所示,先在半导体器件上形成一较薄的隔离层,并在该隔离层中沉积金属线路;然后,如图2所示,在该较薄的隔离层上在形成较薄的隔离层,并沉积金属线路,两部分的金属线路连接。然后由于金属线路分为两次制程,其接触部分存在较大的接触电阻。并且两次隔离层制程基本相同,制程步骤多,效率较低。


技术实现要素:

4.本发明的主要目的在于提供一种半导体器件的制造方法及半导体器件,旨在解决现有技术中较厚的隔离层中金属线路中存在较大的接触电阻,以及隔离层制程效率低的技术问题。
5.为实现上述目的,本发明提供一种半导体器件的制造方法,包括:
6.提供一半导体衬底;
7.在半导体衬底上形成第一隔离层;
8.在第一隔离层中形成第一凹槽;
9.在第一隔离层上形成第二隔离层;
10.在第二隔离层中形成第二凹槽,并使第二凹槽与第一凹槽连通形成通孔,通孔贯穿第一隔离层和第二隔离层;
11.在通孔内沉积金属材料,形成金属线路。
12.可选的,在第一隔离层中形成第一凹槽,包括:
13.对第一隔离层中的预设位置进行蚀刻,直至蚀刻深度达到预设深度,形成第一凹槽,预设深度高于第一隔离层的底面。
14.可选的,在第二隔离层中形成第二凹槽,并使第二凹槽与第一凹槽连通形成通孔,包括:
15.对第二隔离层中位于第一凹槽上方的区域进行蚀刻,形成第二凹槽;
16.将第二凹槽的底部与第一凹槽连通;
17.对第一凹槽进行蚀刻,使第一凹槽贯穿第一隔离层,形成通孔。
18.可选的,在半导体衬底上形成第一隔离层,包括:
19.在半导体衬底上依次沉积第一氮化硅薄膜、第一氧化薄膜和第一氮氧化硅薄膜,形成第一隔离层。
20.可选的,预设深度为第一氮化硅薄膜的顶面。
21.可选的,在第一隔离层上形成第二隔离层,包括:
22.去除第一氮氧化硅薄膜;
23.在第一氧化薄膜上依次沉积第二氮化硅薄膜、第二氧化薄膜和第二氮氧化硅薄膜,形成第二隔离层。
24.可选的,第一凹槽和第二凹槽的纵横比大于5。
25.可选的,在通孔内沉积金属材料,形成金属线路,包括:
26.通过物理气相沉积工艺在通孔内和第二隔离层上沉积金属材料,形成金属层;
27.去除金属层高于第二隔离层的部分,并保留通孔内的金属层部分,形成金属线路。
28.可选的,第二隔离层包括从下至上依次重叠的氮化硅薄膜、氧化薄膜和氮氧化硅薄膜;
29.去除金属层高于第二隔离层的部分,包括:
30.去除第二隔离层中的氮氧化硅薄膜及氮氧化硅薄膜以上的部分。
31.此外,为实现上述目的,本发明还提出一种半导体器件,半导体器件利用如上述的制造方法制得。
32.本发明中,通过提供一半导体衬底;在半导体衬底上形成第一隔离层;然后在第一隔离层中形成第一凹槽;再在第一隔离层上形成第二隔离层;在第二隔离层中形成第二凹槽,并使第二凹槽与第一凹槽连通形成通孔,通孔贯穿第一隔离层和第二隔离层;最后在通孔内沉积金属材料,形成金属线路;从而提高了较厚的隔离层的制程效率,同时由于隔离层内的金属线路为一次成型形成大马士革结构,避免了金属线路采用两次沉积而导致的较大的接触电阻。
附图说明
33.图1为半导体隔离层制程中一阶段的结构示意图;
34.图2为半导体隔离层制程中一阶段的结构示意图;
35.图3为本发明半导体器件的制造方法第一实施例的流程示意图;
36.图4为本发明半导体衬底一实施方式的结构示意图;
37.图5为本发明半导体器件制程中一阶段的结构示意图;
38.图6为本发明半导体器件制程中另一阶段的结构示意图;
39.图7为本发明半导体器件制程中又一阶段的结构示意图;
40.图8为本发明半导体器件制程中又一阶段的结构示意图;
41.图9为本发明半导体器件的制造方法第二实施例的流程示意图;
42.图10为本发明半导体器件制程中又一阶段的结构示意图;
43.图11为本发明半导体器件制程中又一阶段的结构示意图;
44.图12为本发明半导体器件制程中又一阶段的结构示意图;
45.图13为本发明半导体器件制程中又一阶段的结构示意图。
46.附图标号说明:
47.标号名称标号名称10走线层50第二隔离层20半导体元件51第二化硅薄膜30第一隔离层52第二氧化薄膜31第一氮化硅薄膜53第二氮氧化硅薄膜32第一氧化薄膜60第二凹槽33第一氮氧化硅薄膜70金属线路40第一凹槽
ꢀꢀ
48.本发明目的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
49.应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
50.下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
51.需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
52.另外,在本发明中涉及“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
53.参照图3,图3为本发明半导体器件的制造方法第一实施例的流程示意图。本发明提出半导体器件的制造方法的第一实施例。
54.在本实施方式中,半导体器件的制造方法,包括:
55.步骤s10:提供一半导体衬底。
56.需要说明的是,本实施方式中的制程主要目的在于在半导体衬底上形成较厚的隔离层,并在隔离层中设置连通隔离层两侧的线路。因此,本实施方式中的制程通常为半导体制程中的一部分制程。
57.参照图4,图4为本发明半导体衬底一实施方式的结构示意图。半导体衬底是指未完全制成的半导体器件。如图4所示,半导体衬底可以包括走线层10和/或半导体元件20。其中,走线层10可以包括基板和/或至少一层金属走线,半导体元件20可以为mim(金属绝缘体金属)电容器和mom(金属氧化物金属)电容器。当然,上述结构仅为示例,半导体衬底还可以为其他结构,本实施方式对此不加以限制。
58.步骤s20:在半导体衬底上形成第一隔离层。
59.可以理解的是,较厚的隔离层容易导致隔离层中的线路沉积不完全,因此本实施方式将隔离层分为两次制程,分别对沉积线路的通孔进行设计,最后通过一次沉积,形成连通隔离层两侧的线路。
60.第一隔离层的厚度可以为整个隔离层厚度的一半,第一隔离层可以由一种材料组成,也可以由多层不同材料堆叠而成。其中,第一隔离层可选用的材料包括氮化硅薄膜、氧化薄膜和氮氧化硅薄膜等。通过将选用的薄膜材料在半导体衬底上进行沉积,从而形成第一隔离层。
61.步骤s30:在第一隔离层中形成第一凹槽。
62.参照图5,图5为本发明半导体器件制程中一阶段的结构示意图。图5所表示的结构为经过步骤s30之后的半导体器件的结构示意图。如图5所示,第一凹槽40可以形成在第一隔离层30上的多个位置。由于第一凹槽40后续用于形成线路,因此第一隔离层30的位置可以位于半导体元件20上方,或者走线层10中金属走线上方。第一隔离层30的上表面为平整面,由于半导体衬底各区域的高度不同,因此第一凹槽40在不同位置的深度也不同。第一凹槽40的具体位置可以根据线路设计需求进行设置,本实施方式对此不加以限制。
63.在具体实现时,第一凹槽40的制程可以采用干法刻蚀进行,干法刻蚀是用等离子体进行薄膜刻蚀的技术。等离子体中的这些气体化学活性比常态下时要强很多,根据被刻蚀材料的不同,选择合适的气体,就可以更快地与材料进行反应,实现刻蚀去除的目的;另外,还可以利用电场对等离子体进行引导和加速,使其具备一定能量,当其轰击被刻蚀物的表面时,会将被刻蚀物材料的原子击出,从而达到利用物理上的能量转移来实现刻蚀的目的。通过对第一隔离层30进行曝光、显影、刻蚀,去除第一隔离层30中特定区域的材料,形成第一凹槽40。随着蚀刻深度的增加,刻蚀效果出现变化,因此第一凹槽40的侧壁呈现向中心倾斜的斜坡状。干法刻蚀相关的工艺已有成熟技术,本实施方式在此不再赘述。
64.步骤s40:在第一隔离层上形成第二隔离层。
65.可以理解的是,第二隔离层的厚度为整个隔离层厚度减去第一隔离层的厚度。同样,第二隔离层的可以由一种材料组成,也可以由多层不同材料堆叠而成。其中,第二隔离层可选用的材料包括氮化硅薄膜、氧化薄膜和氮氧化硅薄膜等。通过将选用的薄膜材料在第一隔离层上进行沉积,从而形成第二隔离层。为便于制程方便,第二隔离层可以采用与第一隔离层相同的材料,避免在制程中更换材料。
66.参照图6,图6为本发明半导体器件制程中另一阶段的结构示意图。图6所表示的结构为经过步骤s40之后的半导体器件的结构示意图。如图6所示,由于第一隔离层上第一凹槽40的存在,在沉积第二隔离层50时,部分材料会填充至第一凹槽40内,致使第一凹槽40的空腔减小,形成密闭空腔。需要注意的是,图6中密闭空腔的形状仅为示例,其实际形状呈多样性。
67.步骤s50:在第二隔离层中形成第二凹槽,并使第二凹槽与第一凹槽连通形成通孔,通孔贯穿第一隔离层和第二隔离层。
68.参照图7,图7为本发明半导体器件制程中又一阶段的结构示意图。图7所表示的结构为经过步骤s50之后的半导体器件的结构示意图,如图7所示,第二凹槽60位于第一凹槽40的正上方,且第二凹槽60与第一凹槽40连通,形成通孔。为便于后续沉积金属材料,第二
凹槽60的宽度大于第一凹槽40的宽度。第二凹槽60的制程同样可以采用干法刻蚀进行。
69.具体的,步骤s50可以包括:对第二隔离层中位于第一凹槽上方的区域进行蚀刻,形成第二凹槽;将第二凹槽的底部与第一凹槽连通;对第一凹槽进行蚀刻,使第一凹槽贯穿第一隔离层,形成通孔。
70.需要说明的是,在第二凹槽60蚀刻完之后,干法刻蚀制程需要继续对因沉积而缩小后的第一凹槽40再次进行蚀刻。但由于第一凹槽40并非完全被填满,因此第一凹槽40的二次蚀刻的难度降低,这保证第一凹槽40的二次蚀刻能够正常达到预设的尺寸。第一凹槽40的二次蚀刻需要使第一隔离层30下方的走线层10或者半导体元件20暴露出来,以便于后续线路的连接。
71.步骤s60:在通孔内沉积金属材料,形成金属线路。
72.参照图8,图8为本发明半导体器件制程中又一阶段的结构示意图。图8所表示的结构为经过步骤s60之后的半导体器件的结构示意图,如图8所示,金属线路70一端与第一隔离层30下方的走线层10或者半导体元件20连接,另一端暴露在第二隔离层50外,以与后续形成的线路连接。其中,金属材料可以为铜、锡等。
73.在具体实现时,步骤s60可以包括:通过物理气相沉积工艺在通孔内和第二隔离层上沉积金属材料,形成金属层;去除金属层高于第二隔离层的部分,并保留通孔内的金属层部分,形成金属线路。
74.可以理解的是,在向通孔内沉积金属材料时,为保证通孔内填满金属材料,沉积的金属材料通常会蔓延到通孔之外的区域,即金属层会覆盖第二隔离层。因此在金属材料沉积后,还需要去除除通孔之外的金属材料,仅保留位于通孔内的金属材料,形成金属线路70。其中,去除除通孔之外的金属材料的制程可以采用化学机械抛光工艺,该工艺已有成熟的技术,本实施方式在此不再赘述。
75.需要说明的是,第一凹槽40和第二凹槽60的纵横比大于5。其中,纵横比是指凹槽的深度与宽度的比值。凹槽的纵横比会对沉积效果产生影响。具体的,若宽高比过小,容易导致凹槽内沉积的金属材料中存在间隙,进而影响金属线路70的导电性。因此,本实施方式将第一凹槽40和第二凹槽60的纵横比均设计为大于5,保证凹槽内沉积金属材料后没有间隙。
76.另外,由于半导体元件20的存在,不同位置的凹槽深度并不相同,为便于在不同深度的凹槽内沉积金属线路7,对不同深度对应的开口宽度进行调整优化,使得不同位置的凹槽所对应的纵横比相同。
77.在本实施方式中,通过提供一半导体衬底;在半导体衬底上形成第一隔离层;然后在第一隔离层中形成第一凹槽;再在第一隔离层上形成第二隔离层;在第二隔离层中形成第二凹槽,并使第二凹槽与第一凹槽连通形成通孔,通孔贯穿第一隔离层和第二隔离层;最后在通孔内沉积金属材料,形成金属线路;从而提高了较厚的隔离层的制程效率,同时由于隔离层内的金属线路为一次成型形成大马士革结构,避免了金属线路采用两次沉积而导致的较大的接触电阻。
78.参照图9,图9为本发明半导体器件的制造方法第二实施例的流程示意图。基于上述实施例,本发明提出半导体器件的制造方法的第二实施例。
79.在本实施方式中,步骤s30可以包括:
80.步骤s301:对第一隔离层中的预设位置进行蚀刻,直至蚀刻深度达到预设深度,形成第一凹槽,预设深度高于第一隔离层的底面。
81.参照图10,图10为本发明半导体器件制程中又一阶段的结构示意图。图10所表示的结构为经过步骤s301之后的半导体器件的结构示意图,如图10所示,第一凹槽40的底部与走线层10和半导体元件20之间还保留有一部分第一隔离层30,该部分的第一隔离层30能够起到对走线层10和半导体元件20的保护作用,避免走线层10和半导体元件20被后续制程损伤。
82.作为一种示例,第一隔离层30和第二隔离层50均可以采用包括氮化硅薄膜、氧化薄膜和氮氧化硅薄膜。故,步骤s20可以为:在半导体衬底上依次沉积第一氮化硅薄膜、第一氧化薄膜和第一氮氧化硅薄膜,形成第一隔离层。
83.如图10所示,第一氮化硅薄膜31、第一氧化薄膜32和第一氮氧化硅薄膜33从下至上地设置在走线层10和半导体元件20上。基于此,可以将预设深度设置为第一氮化硅薄膜31的顶面。即,在刻蚀第一凹槽40时,当刻蚀深度达到第一氮化硅薄膜31的顶面时,停止刻蚀。
84.需要说明的是,氮氧化硅薄膜主要起保护作用,因此,在第一凹槽40形成之后,需要去除第一氮化硅薄膜31,以形成第二隔离层50。具体的,步骤s40可以包括:
85.步骤s401:去除第一氮氧化硅薄膜;在第一氧化薄膜上依次沉积第二氮化硅薄膜、第二氧化薄膜和第二氮氧化硅薄膜,形成第二隔离层。
86.参照图11,图11为本发明半导体器件制程中又一阶段的结构示意图。图11所表示的结构为经过步骤s401之后的半导体器件的结构示意图,如图11所示,第二氮化硅薄膜51、第二氧化薄膜52和第二氮氧化硅薄膜53从下至上地设置在第一氧化薄膜32上。其中,去除第一氮化硅薄膜31的制程同样可以采用化学机械抛光工艺。
87.同样,第二氮氧化硅薄膜53也是主要起到保护作用,因此,在形成金属线路70之后,第二氮氧化硅薄膜53同样也需要去除。具体的,第二氮氧化硅薄膜53可以与去除多余部分的金属层在同一制程中去除。该制程的步骤可以为:去除第二隔离层中的氮氧化硅薄膜及氮氧化硅薄膜以上的部分。
88.参照图12和图13,图12为本发明半导体器件制程中又一阶段的结构示意图,图13为本发明半导体器件制程中又一阶段的结构示意图,图12所表示的结构为沉积金属材料之后的半导体器件的结构示意图,图13所表示的结构为去除多余部分的金属材料之后的半导体器件的结构示意图。如图12所示,金属材料覆盖了第二氮氧化硅薄膜53上方,通过过量的沉积金属材料,保证了通孔内的金属材料不会存在间隙,提高了金属线路70的可靠性。如图13所示,第二氮氧化硅薄膜53连同其上方的金属材料被去除了,利用化学机械抛光工艺保证剩余的第二氧化薄膜52及金属线路70表层的平坦性,有利于后续制程进行。
89.在本实施方式中,在第一隔离层形成第一凹槽时,通过对第一隔离层中的预设位置进行蚀刻,直至蚀刻深度达到预设深度,形成第一凹槽,预设深度高于第一隔离层的底面;从而在第一凹槽的底部与走线层和半导体元件之间还保留有一部分第一隔离层,该部分的第一隔离层能够起到对走线层和半导体元件的保护作用,避免走线层和半导体元件被后续制程损伤。
90.此外,为实现上述目的,本发明还提出一种半导体器件,半导体器件利用如上述的
制造方法制得。该制造方法的具体流程参照上述实施例,由于半导体器件可以采用上述所有实施例的技术方案,因此至少具有上述实施例的技术方案所带来的有益效果,在此不再一一赘述。
91.以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
再多了解一些

本文用于创业者技术爱好者查询,仅供学习研究,如用于商业用途,请联系技术所有人。

发表评论 共有条评论
用户名: 密码:
验证码: 匿名发表

相关文献