3D封装结构及其制作方法与流程

3d封装结构及其制作方法
技术领域
1.本发明涉及半导体封装技术领域，具体地涉及一种3d封装结构及其制作方法。


背景技术：

2.3d晶圆级封装（又称为3d封装）指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术，它起源于快闪存储器(nor/nand)及sdram的叠层封装。主要特点包括：多功能、高效能、大容量高密度、单位体积上的功能及应用成倍提升以及低成本等。
3.3d封装改善了芯片的许多性能，例如尺寸、重量、速度、产量及耗能等，但当前3d封装存在很多需要改进的结构和工艺。


技术实现要素：

4.本发明实施例的目的是提供一种3d封装结构，该3d封装结构可以改进现有封装的结构和工艺。
5.为了实现上述目的，本发明实施例提供一种3d封装结构，所述3d封装结构包括第一组芯片、第二组芯片、基板以及外接焊球，其中，所述基板具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述连接点根据所述基板内的连接线布置，所述第一组芯片和所述第二组芯片为倒装芯片，所述第一组芯片通过所述连接点连接所述基板的第一表面，所述第二组芯片通过所述连接点连接所述基板的第二表面，所述外接焊球连接所述基板的第一表面，所述第一组芯片的内部芯片之间、所述第二组芯片的内部芯片之间以及所述第一组芯片和所述第二组芯片之间通过所述基板内的连接线进行通信。
6.可选的，所述连接点为焊锡球或铜核焊锡球。
7.可选的，所述第一表面的连接点的熔点高于所述第二表面的连接点的熔点。
8.可选的，所述外接焊球为铜核焊锡球。
9.可选的，所述外接焊球的高度根据所述第一组芯片的厚度设置。
10.本发明实施例还提供一种3d封装结构的制作方法，所述3d封装结构的基板具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述连接点根据所述基板内的连接线布置，所述第一组芯片和所述第二组芯片为倒装芯片，所述3d封装结构的制作方法包括：将第一组芯片通过所述连接点连接在所述基板的第一表面；将第二组芯片通过所述连接点连接在所述基板的第二表面；以及将外接焊球连接在所述基板的第一表面，所述第一组芯片的内部芯片之间、所述第二组芯片的内部芯片之间以及所述第一组芯片和所述第二组芯片之间通过所述基板内的连接线进行通信。
11.可选的，通过热压键合或铜柱加焊锡帽工艺，将所述第一组芯片连接在所述基板的第一表面，将所述第二组芯片连接在所述基板的第二表面。
12.可选的，在所述将第二组芯片通过所述连接点连接在所述基板的第二表面之后，所述3d封装结构的制作方法还包括：在所述第二组芯片和所述第二表面之间进行底部填充
或上模胶。
13.可选的，所述外接焊球为铜核焊锡球。
14.可选的，所述外接焊球的高度根据所述第一组芯片的厚度设置。
15.通过上述技术方案，本发明实施例的3d封装结构中，基板具有双面连接点，使得第一组芯片和第二组芯片可以垂直连接，通过最短的距离传输信号，可以减少信号延迟和失真，从而提高带宽；多个芯片没有直接堆叠，散热不会互相干扰。
16.本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
17.附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：图1是本发明实施例提供的3d封装结构的切面结构示意图；图2是本发明实施例提供的3d封装结构的俯视示意图；图3a是示例3d封装结构的切面结构示意图；图3b是示例3d封装结构的俯视示意图；图4是本发明实施例提供的3d封装结构的制作方法流程示意图；图5a-5c是示例3d封装结构的制作步骤示意图。
18.附图标记说明1-第一组芯片；2-第二组芯片；3-基板；4-外接焊球。
具体实施方式
19.以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
20.图1是本发明实施例提供的3d封装结构的切面结构示意图；图2是本发明实施例提供的3d封装结构的俯视示意图，请参考图1和图2，所述3d封装结构包括第一组芯片1、第二组芯片2、基板3以及外接焊球4，其中，所述基板3具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述连接点根据所述基板3内的连接线布置，所述第一组芯片和所述第二组芯片为倒装芯片，所述第一组芯片1通过所述连接点连接所述基板3的第一表面，所述第二组芯片2通过所述连接点连接所述基板3的第二表面，所述外接焊球4连接所述基板3的第一表面。
21.当前3d封装存在很多需要改进的结构和工艺。例如，现有3d封装技术主要通过两个芯片相邻，边边连接，这种边边连接的布线很大程度上受到线宽和线距的限制，需要增加布线层数来增加布线的密度，需要比较长的导线连接。导线长度的增加，降低了传输带宽。本发明实施例通过芯片之间垂直方向的面互联，以减少芯片之间的距离，提高带宽，这种方式也不需要太多的布线。这种面面的互联也可以通过两个面来散热，散热效率高。
22.所述第一组芯片1可以包括一个或多个芯片，所述第二组芯片3也可以包括一个或多个芯片，所述第一组芯片1的内部芯片之间、所述第二组芯片2的内部芯片之间以及所述第一组芯片1和所述第二组芯片2之间通过所述基板3内的连接线（例如，导线）进行通信。
23.连接线（例如，导线）在基板中，而非外接连接线（例如打线工艺，wire-bonding），可以进一步缩短通信距离，且导线的布置可以根据多芯片之间通信进行灵活设计，可以增强该3d封装结构电路设计的复杂性，更适用于高端产品。
24.本发明实施例的3d封装结构中，基板3具有双面连接点，使得第一组芯片1和第二组芯片2可以垂直连接，通过最短的距离传输信号，可以减少信号延迟和失真，从而提高带宽；多个芯片没有直接堆叠，散热不会互相干扰。
25.进一步地，所述第一组芯片和所述第二组芯片为倒装芯片。倒装芯片（flip chip）是一种无引脚结构，是在i/o pad上沉积连接点（例如，焊锡球），然后将芯片翻转加热，利用熔融的连接点与基板相结合，替换常规打线接合。该封装形式的芯片结构和i/o端方向朝下，实现面对面的连接，不仅增加了i/o通道数，也缩短了i/o的导线长度，信息传输的带宽会有很大的提升。另外，由于芯片位于基板的两侧，也利于芯片散热。
26.基板材料（substrate material）是制造半导体元件及印制电路板的基础材料，例如，半导体工业用的材料硅、砷化镓、硅外延针稼拓榴石等。从材料的角度出发，基板可以包括无机基板和有机基板。无机基板（例如，陶瓷基板）一般由高纯度氧化铝(矾土)为主要原料经高压成型、高温烧成，再经切割、抛光制成的，陶瓷基板是制造射频电路、光学器件，高散热器件等薄膜电路的基础材料。有机基板是现代中央处理器（cpu），图像处理器（gpu），人工智能等芯片的重要组成部分，是芯片与外界电路之间的桥梁。基板在封装中起到以下作用：1）实现芯片与外界之间进行电流和信号的传输；2）对芯片进行机械的保护和支撑；3）是芯片向外界散热的主要途径；4）是芯片与外界电路之间空间上的过渡。
27.本发明实施例优选的所述连接点为焊锡球或铜核焊锡球。
28.优选的所述第一表面的连接点的熔点可以高于所述第二表面的连接点的熔点。
29.以示例说明，第一组芯片1、第二组芯片2可以使用高熔点的焊锡或铜柱加焊锡帽（copper pillar with solder cap ，c2）的100%金属化合物（inter-metallic compound ，imc），连接到基板3的两表面。若连接点为焊锡球时，若在制作该3d封装结构的过程中，先制作连接第一组芯片1，再制作连接第二组芯片2，则第一表面的连接点的熔点高于所述第二表面的连接点的熔点，以防制作第二组芯片2时，影响第一组芯片1的连接；但若先制作连接第二组芯片2，再制作连接第一组芯片1，则第二表面的连接点的熔点高于所述第一表面的连接点的熔点，以防制作第一组芯片1时，影响第二组芯片2的连接。
30.本发明实施例优选的所述外接焊球4为铜核焊锡球，可以解决基板连接外接焊球4时，过度坍塌而造成短路。
31.优选的所述外接焊球4的高度根据所述第一组芯片1的厚度设置。
32.以示例说明，在基板3上制作外接焊球4时，外接焊球4之间具有预设的间隔，防止外接焊球之间的焊锡在融化过程中造成的短路。优选采用铜核焊球来控制高度，该高度根据所述第一组芯片1的厚度设置。
33.图3a、图3b示出了第一组芯片1包括一个芯片，第二组芯片2包括4个芯片的堆叠。芯片2、芯片3、芯片4、芯片5 可以通过较短的距离直接和芯片1连接，芯片1例如是cpu或gpu，芯片2、芯片3、芯片4、芯片5例如是存储芯片、外设南北桥的芯片、机器学习的人工智能芯片、电源管理的芯片、通讯的芯片等。
34.图4是本发明实施例提供的3d封装结构的制作方法流程示意图，请参考图4，所述
3d封装结构的基板3具有相对的第一表面和第二表面，且该第一表面和第二表面上均有连接点，所述第一组芯片和所述第二组芯片为倒装芯片，所述连接点根据所述基板内的连接线布置，所述3d封装结构的制作方法可以包括以下步骤：步骤s110：将第一组芯片1通过所述连接点连接在所述基板3的第一表面。
35.优选的，通过热压键合（thermal compression bonding，tcb）或铜柱加焊锡帽c2工艺，将所述第一组芯片1连接在所述基板3的第一表面。
36.请参考图5a，以先制作第一组芯片1为例，在所述基板3的内部布置连接线，如果所述基板3翘曲过大，可以将基板3通过第二表面固定在载板上，通过tcb或c2工艺的高熔点焊锡，将所述第一组芯片1连接在所述基板3的第一表面。
37.连接线（例如，导线）在基板中，而非外接连接线（例如打线工艺，wire-bonding），可以进一步缩短通信距离，且导线的布置可以根据多芯片之间通信进行灵活设计，可以增强该3d封装结构电路设计的复杂性，更适用于高端产品。
38.进一步地，所述第一组芯片和所述第二组芯片为倒装芯片。倒装芯片（flip chip）是一种无引脚结构，是在i/o pad上沉积连接点（例如，焊锡球），然后将芯片翻转加热，利用熔融的连接点与基板相结合，替换常规打线接合。该封装形式的芯片结构和i/o端方向朝下，利于芯片散热。
39.步骤s120：将第二组芯片2通过所述连接点连接在所述基板3的第二表面。
40.优选的，通过热压键合或铜柱加焊锡帽工艺，将所述第二组芯片连接在所述基板的第二表面。
41.请参考图5a和5b，承接上述示例，去掉第二表面的载板，通过tcb或c2工艺的高熔点焊锡，将所述第一组芯片1连接在所述基板3的第一表面，其中，所述第一表面的连接点的熔点高于所述第二表面的连接点的熔点，以防制作第二组芯片2时，影响第一组芯片1的连接。
42.需要说明，本发明实施例的步骤s110和步骤s120可以更换先后顺序，即可以先制作连接第二组芯片2，再制作连接第一组芯片1，则第二表面的连接点的熔点高于所述第一表面的连接点的熔点，以防制作第一组芯片1时，影响第二组芯片2的连接。
43.本发明实施例优选的在步骤s120之后，所述3d封装结构的制作方法还包括：在所述第二组芯片2和所述第二表面之间进行底部填充或上模胶。
44.步骤s130：将外接焊球连接在所述基板的第一表面。
45.所述第一组芯片的内部芯片之间、所述第二组芯片的内部芯片之间以及所述第一组芯片和所述第二组芯片之间通过所述基板内的连接线进行通信。
46.本发明实施例优选的所述外接焊球为铜核焊锡球。
47.优选的所述外接焊球的高度根据所述第一组芯片1的厚度设置。
48.请参考图5c，承接上述示例，在基板3上制作外接焊球4时，外接焊球4之间具有预设的间隔，防止外接焊球之间的焊锡在融化过程中造成的短路。优选采用铜核焊球来控制高度，该高度根据所述第一组芯片1的厚度设置。
49.据此，基板3具有双面连接点，使得第一组芯片1和第二组芯片2可以垂直连接，通过最短的距离传输信号，可以减少信号延迟和失真，从而提高带宽；多个芯片没有直接堆叠，散热不会互相干扰。
50.还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
51.以上仅为本技术的实施例而已，并不用于限制本技术。对于本领域技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本技术的权利要求范围之内。